JP2611465B2 - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JP2611465B2 JP2611465B2 JP471090A JP471090A JP2611465B2 JP 2611465 B2 JP2611465 B2 JP 2611465B2 JP 471090 A JP471090 A JP 471090A JP 471090 A JP471090 A JP 471090A JP 2611465 B2 JP2611465 B2 JP 2611465B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- output
- capacitor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、昇圧回路に関し、特にＮ型電界効果トラン
ジスタ４個で構成されたＨブリッジ回路を出力段に持
ち、さらにコントロール系電源と、モーター系電源が異
なるFDD、HDD（フロッピィディスク装置，ハードディス
ク装置）内に使用されるモータドライブ用半導体集積回
路内に用いられる昇圧回路に関する。
ジスタ４個で構成されたＨブリッジ回路を出力段に持
ち、さらにコントロール系電源と、モーター系電源が異
なるFDD、HDD（フロッピィディスク装置，ハードディス
ク装置）内に使用されるモータドライブ用半導体集積回
路内に用いられる昇圧回路に関する。
従来、この種の回路には、ダイオードとコンデンサと
発振回路を組み合わせた昇圧回路があった。すなわち、
第５図に示す様に、電源９で駆動される発振回路10の出
力をインバータ３とダイオード7,8,18とを直列に介して
出力回路12のＮチャンネルトランジスタのゲートに接続
するとともに、コンデンサ６を介して接地し、インバー
タ３の入力側とダイオード７と８との接続点との間にコ
ンデンサ４を接続し、さらにインバータ３の出力側とダ
イオード８と18との接続点との間にコンデンサ５を接続
して、ダイオード18とコンデンサ６との接続点に昇圧さ
れた電圧を得ていた。発振回路10は具体的には、第６図
に示される様にインバータ19,20,21が直列に接続されイ
ンバータ19の入力と出力の間に抵抗23が接続され、さら
にインバータ20の出力とインバータ19の入力との間にコ
ンデンサ22が接続される回路が用いられる。次に従来回
路の動作について説明する。発振回路10からは方形波が
出力されそれをインバータ３を通す事により逆相の方形
波を作っている。ダイオード7,8,18は電流が逆流するの
を防止する働きをしている。初めダイオード７と８の接
点（ａ）が電源ライン９の電位（通常5V）になりコンデ
ンサ4,5には5Vの電荷が蓄えられているため、発振回路
の出力が5Vの場合接点（ａ）の電位は10Vに持ち上げら
れる。よってダイオード８と18の接点（ｂ）は10Vまで
昇圧される。インバータの出力が5Vになった時は、前記
と同様の働きで接点（ｂ）は15Vになりダイオード18の
出力点（ｃ）は15Vまで昇圧される。この従来回路で問
題になる点として、発振回路が動きだしてからコンデン
サに電荷を蓄え始めるためその時間がかかり昇圧スピー
ドが遅い事及び昇圧電圧として電源電圧の３倍の高い電
圧がかかるため、出力トランジスタがMOS型であるので
信号切り換え時にスパイクノイズが発生し出力トランジ
スタのゲート電極が破壊してしまう事があった。
発振回路を組み合わせた昇圧回路があった。すなわち、
第５図に示す様に、電源９で駆動される発振回路10の出
力をインバータ３とダイオード7,8,18とを直列に介して
出力回路12のＮチャンネルトランジスタのゲートに接続
するとともに、コンデンサ６を介して接地し、インバー
タ３の入力側とダイオード７と８との接続点との間にコ
ンデンサ４を接続し、さらにインバータ３の出力側とダ
イオード８と18との接続点との間にコンデンサ５を接続
して、ダイオード18とコンデンサ６との接続点に昇圧さ
れた電圧を得ていた。発振回路10は具体的には、第６図
に示される様にインバータ19,20,21が直列に接続されイ
ンバータ19の入力と出力の間に抵抗23が接続され、さら
にインバータ20の出力とインバータ19の入力との間にコ
ンデンサ22が接続される回路が用いられる。次に従来回
路の動作について説明する。発振回路10からは方形波が
出力されそれをインバータ３を通す事により逆相の方形
波を作っている。ダイオード7,8,18は電流が逆流するの
を防止する働きをしている。初めダイオード７と８の接
点（ａ）が電源ライン９の電位（通常5V）になりコンデ
ンサ4,5には5Vの電荷が蓄えられているため、発振回路
の出力が5Vの場合接点（ａ）の電位は10Vに持ち上げら
れる。よってダイオード８と18の接点（ｂ）は10Vまで
昇圧される。インバータの出力が5Vになった時は、前記
と同様の働きで接点（ｂ）は15Vになりダイオード18の
出力点（ｃ）は15Vまで昇圧される。この従来回路で問
題になる点として、発振回路が動きだしてからコンデン
サに電荷を蓄え始めるためその時間がかかり昇圧スピー
ドが遅い事及び昇圧電圧として電源電圧の３倍の高い電
圧がかかるため、出力トランジスタがMOS型であるので
信号切り換え時にスパイクノイズが発生し出力トランジ
スタのゲート電極が破壊してしまう事があった。
前述した従来技術の昇圧回路は、第１に電源を投入し
てから出力トランジスタを駆動するのに必要な電圧まで
昇圧する時間が長い事、及び昇圧電圧として電源の３倍
まで持ち上げる為電源電圧の変動及びサージ等による過
電圧が出力トランジスタのゲートに印加された場合、出
力トランジスタが破壊に至る欠点がある。又第２に従来
技術の昇圧回路は、発振回路10の電源電圧VCの３倍まで
昇圧していたが、これはＮ型電界効果トランジスタのオ
ン抵抗を下げるため、出力回路の電源電圧VMより昇圧す
る必要があるからである。具体的には、VCとVMが5Vの場
合昇圧電圧は、15Vになり出力回路を駆動するのに十分
な電圧を得るがしかし、VCよりVMが高い場合例えばFDD,
HDD等で用いられる様にコントロール電源と出力回路電
源が5Vと12Vとそれぞれ異なる場合VCが5VでVMが12Vにな
りこの場合VMからの昇圧電圧が3V程度になりオン抵抗が
増加してしまう欠点がある。
てから出力トランジスタを駆動するのに必要な電圧まで
昇圧する時間が長い事、及び昇圧電圧として電源の３倍
まで持ち上げる為電源電圧の変動及びサージ等による過
電圧が出力トランジスタのゲートに印加された場合、出
力トランジスタが破壊に至る欠点がある。又第２に従来
技術の昇圧回路は、発振回路10の電源電圧VCの３倍まで
昇圧していたが、これはＮ型電界効果トランジスタのオ
ン抵抗を下げるため、出力回路の電源電圧VMより昇圧す
る必要があるからである。具体的には、VCとVMが5Vの場
合昇圧電圧は、15Vになり出力回路を駆動するのに十分
な電圧を得るがしかし、VCよりVMが高い場合例えばFDD,
HDD等で用いられる様にコントロール電源と出力回路電
源が5Vと12Vとそれぞれ異なる場合VCが5VでVMが12Vにな
りこの場合VMからの昇圧電圧が3V程度になりオン抵抗が
増加してしまう欠点がある。
本発明の昇圧回路は、第１の問題点を解決するために
電源端子と、電源端子に接続された発振回路と、この発
振回路の出力を受けるインバータと、このインバータの
出力を受ける第１のコンデンサと、第１及び第２のダイ
オードとの直列接続回路と、この直列接続回路の出力に
接続された出力回路及び第２のコンデンサと、前記イン
バータの入力側と、前記第１と第２のダイオードの接続
点との間に接続された第３のコンデンサと、前記第１の
コンデンサと前記第１のダイオードとの接続点と前記電
源端子との間に接続された第１のツェナーダイオード
と、前記電源端子と、前記第１および第２のダイオード
の接続点との間に接続された第２のツェナーダイオード
とを含んで構成されている。すなわち、本発明の昇圧回
路は、従来、電源とコンデンサを直接結んでいなかった
ものをダイオードを用いて接続し、電源電圧までコンデ
ンサの電位を高くしておく事で昇圧時間を従来のものに
比べて短くし、さらにこのダイオードをツェナーダイオ
ードにする事で昇圧回路自体に過電圧保護機能を持た
せ、出力回路として構成される出力トランジスタのゲー
ト電極の過電圧破壊を防止できる。さらに第２の問題も
合わせて解決するため前記した昇圧回路をさらに発展さ
せた昇圧回路として、第１の電源端子VCに接続された発
振回路と、この発振回路の出力を受けるインバータと、
このインバータの出力を受ける第１のコンデンサと、第
１及び第２のダイオードとの直列接続回路と、この直列
接続回路の出力に接続された出力回路及び第２のコンデ
ンサと、インバータの入力側と第１と第２のダイオード
の接続点との間に接続された第３のコンデンサと、第１
のコンデンサと第１のダイオードとの接続点と第２の電
源端子との間に接続された第１のツェナーダイオード
と、第２の電源端子と前記第１及び第２のダイオードの
接続点との間に接続された第２のツェナーダイオードを
含みさらに第１の電源端子VCと前記第２の電源端子の間
に接続された第３のツェナーダイオードと前記第２の電
源端子と第３の電源端子VMの間に接続された第４のツェ
ナーダイオードで構成されている。すなわち、本発明の
昇圧回路は、従来、電源とコンデンサを直接結んでいな
かったものをダイオードを用いて接続し、さらにこの電
源ラインと発振回路等のコントロール電源VCと出力回路
の電源VMをダイオードを用いて接続し、昇圧電圧VCがVM
より高い時はVCの３倍まで又、VCがVMより低い時VM＋２
倍のVCにする事で常に出力回路の電源より10V程度高く
なる様にして、出力回路電圧がコントロール電源より高
くても出力回路の低オン抵抗化を可能にしている。この
本発明の回路では、従来回路の第１及び第２の問題点を
解決する事ができる。
電源端子と、電源端子に接続された発振回路と、この発
振回路の出力を受けるインバータと、このインバータの
出力を受ける第１のコンデンサと、第１及び第２のダイ
オードとの直列接続回路と、この直列接続回路の出力に
接続された出力回路及び第２のコンデンサと、前記イン
バータの入力側と、前記第１と第２のダイオードの接続
点との間に接続された第３のコンデンサと、前記第１の
コンデンサと前記第１のダイオードとの接続点と前記電
源端子との間に接続された第１のツェナーダイオード
と、前記電源端子と、前記第１および第２のダイオード
の接続点との間に接続された第２のツェナーダイオード
とを含んで構成されている。すなわち、本発明の昇圧回
路は、従来、電源とコンデンサを直接結んでいなかった
ものをダイオードを用いて接続し、電源電圧までコンデ
ンサの電位を高くしておく事で昇圧時間を従来のものに
比べて短くし、さらにこのダイオードをツェナーダイオ
ードにする事で昇圧回路自体に過電圧保護機能を持た
せ、出力回路として構成される出力トランジスタのゲー
ト電極の過電圧破壊を防止できる。さらに第２の問題も
合わせて解決するため前記した昇圧回路をさらに発展さ
せた昇圧回路として、第１の電源端子VCに接続された発
振回路と、この発振回路の出力を受けるインバータと、
このインバータの出力を受ける第１のコンデンサと、第
１及び第２のダイオードとの直列接続回路と、この直列
接続回路の出力に接続された出力回路及び第２のコンデ
ンサと、インバータの入力側と第１と第２のダイオード
の接続点との間に接続された第３のコンデンサと、第１
のコンデンサと第１のダイオードとの接続点と第２の電
源端子との間に接続された第１のツェナーダイオード
と、第２の電源端子と前記第１及び第２のダイオードの
接続点との間に接続された第２のツェナーダイオードを
含みさらに第１の電源端子VCと前記第２の電源端子の間
に接続された第３のツェナーダイオードと前記第２の電
源端子と第３の電源端子VMの間に接続された第４のツェ
ナーダイオードで構成されている。すなわち、本発明の
昇圧回路は、従来、電源とコンデンサを直接結んでいな
かったものをダイオードを用いて接続し、さらにこの電
源ラインと発振回路等のコントロール電源VCと出力回路
の電源VMをダイオードを用いて接続し、昇圧電圧VCがVM
より高い時はVCの３倍まで又、VCがVMより低い時VM＋２
倍のVCにする事で常に出力回路の電源より10V程度高く
なる様にして、出力回路電圧がコントロール電源より高
くても出力回路の低オン抵抗化を可能にしている。この
本発明の回路では、従来回路の第１及び第２の問題点を
解決する事ができる。
次に本発明について図面を参照して説明する 第１図は、本発明を説明するための参照例を示す昇圧
回路の回路図である。発振回路10は電源ライン９で駆動
されている。発振回路10の出力はインバータ3,コンデン
サ4,ダイオード７およびダイオード８の直列回路を介し
て出力回路12内の出力トランジスタのゲートに接続され
るとともにコンデンサ６に接続されている。コンデンサ
５は、インバータ３の入力端とダイオード７と８との接
続点との間に接続されている。ダイオード７の両端は、
それぞれツェナーダイオード1,2を介して電源ライン９
に接続されている。すなわち、ツェナーダイオード２に
よってダイオード８を介してコンデンサ６は予め電源電
圧まで充電されているので、昇圧時間を短くする事を可
能としている。ダイオード7,8、ツェナーダイオード1,2
は電流の逆流防止であり回路動作としては従来回路と同
じである。又ツェナー電圧を所定の電圧に選ぶ事で昇圧
電圧が一定以上に上がらない過電圧防止回路の機能も持
ち合わせている。よって新たに過電圧防止回路を付け加
える必要がないため必要最小限の素子で高速でなおかつ
過電圧防止回路の機能も持ち合わせた昇圧回路を実現で
きる。第２図は第１図の回路をさらに発展させた本発明
の一実施例を示す昇圧回路の回路図である。発振回路10
は、電源ライン９で駆動されている。発振回路10の出力
は、インバータ3,コンデンサ4,ダイオード7,およびダイ
オード８の直列回路を介して出力回路12に接続されると
ともに、コンデンサ６に接続されている。コンデンサ５
はインバータ３の入力端とダイオード７と８との接続点
との間に接続されている。ダイオード７の両端は、それ
ぞれツェナーダイオード1,2を介して電源ライン15に接
続されている。電源ライン15はダイオード13,14を介し
てそれぞれ電源ライン９及び電源ライン11に接続されて
いる。よって電源ライン15は、電源ライン９および11の
うち電圧の高い電位になるため、第１図の場合と同様に
この電圧を基準にさらに電源ライン９の電圧の２倍まで
の昇圧可能になる。FDD,HDDシステムでは電源ライン９
が5V,電源ライン11が12Vが一般的に用いられる。
回路の回路図である。発振回路10は電源ライン９で駆動
されている。発振回路10の出力はインバータ3,コンデン
サ4,ダイオード７およびダイオード８の直列回路を介し
て出力回路12内の出力トランジスタのゲートに接続され
るとともにコンデンサ６に接続されている。コンデンサ
５は、インバータ３の入力端とダイオード７と８との接
続点との間に接続されている。ダイオード７の両端は、
それぞれツェナーダイオード1,2を介して電源ライン９
に接続されている。すなわち、ツェナーダイオード２に
よってダイオード８を介してコンデンサ６は予め電源電
圧まで充電されているので、昇圧時間を短くする事を可
能としている。ダイオード7,8、ツェナーダイオード1,2
は電流の逆流防止であり回路動作としては従来回路と同
じである。又ツェナー電圧を所定の電圧に選ぶ事で昇圧
電圧が一定以上に上がらない過電圧防止回路の機能も持
ち合わせている。よって新たに過電圧防止回路を付け加
える必要がないため必要最小限の素子で高速でなおかつ
過電圧防止回路の機能も持ち合わせた昇圧回路を実現で
きる。第２図は第１図の回路をさらに発展させた本発明
の一実施例を示す昇圧回路の回路図である。発振回路10
は、電源ライン９で駆動されている。発振回路10の出力
は、インバータ3,コンデンサ4,ダイオード7,およびダイ
オード８の直列回路を介して出力回路12に接続されると
ともに、コンデンサ６に接続されている。コンデンサ５
はインバータ３の入力端とダイオード７と８との接続点
との間に接続されている。ダイオード７の両端は、それ
ぞれツェナーダイオード1,2を介して電源ライン15に接
続されている。電源ライン15はダイオード13,14を介し
てそれぞれ電源ライン９及び電源ライン11に接続されて
いる。よって電源ライン15は、電源ライン９および11の
うち電圧の高い電位になるため、第１図の場合と同様に
この電圧を基準にさらに電源ライン９の電圧の２倍まで
の昇圧可能になる。FDD,HDDシステムでは電源ライン９
が5V,電源ライン11が12Vが一般的に用いられる。
第３図は、本発明の他の実施例の回路である。基本動
作は、第２図の場合と同じであり、特に、コンデンサー
６が短絡破壊した時の電源保護の為にツェナーダイオー
ド1,2と電源ライン15との間にそれぞれ抵抗16,17を入れ
ている。この様にすると動作は、第２図の実施例と変わ
りなくさらに電源保護機能を含んだ昇圧回路を構成でき
る。
作は、第２図の場合と同じであり、特に、コンデンサー
６が短絡破壊した時の電源保護の為にツェナーダイオー
ド1,2と電源ライン15との間にそれぞれ抵抗16,17を入れ
ている。この様にすると動作は、第２図の実施例と変わ
りなくさらに電源保護機能を含んだ昇圧回路を構成でき
る。
第２図〜第３図に示した本発明の回路は全て２段構成
の昇圧回路例を示してある。これはFDD,HDD内で用いら
れる5V/12V系電源の場合この回路構成が用いられるため
である。第４図に第３図の場合の１段構成の昇圧回路を
示す。この様に昇圧回路の段数を必要に応じて可変する
のが可能である。
の昇圧回路例を示してある。これはFDD,HDD内で用いら
れる5V/12V系電源の場合この回路構成が用いられるため
である。第４図に第３図の場合の１段構成の昇圧回路を
示す。この様に昇圧回路の段数を必要に応じて可変する
のが可能である。
出力回路12として具体的には、第７図で示されるＮチ
ャンネルトランジスタ30,31,32,33で構成されるＨブリ
ッジ構造の場合と第８図及び第９図で示される様な電源
側にＮチャンネルトランジスタ30を構成する場合及び接
地端子側にＮチャンネルトランジスタ30を構成する場合
等が用いられる。３つの回路とも昇圧電圧入力端子24で
昇圧電圧を受け出力トランジスタのゲートへ印加して入
力信号端子25,26の信号によりゲートを切り換えるよう
になっている。第７図のＨブリッジの場合はモータ負荷
を駆動する場合又、第8,第９図はソレノイド負荷を駆動
する場合にそれぞれ用いられる。
ャンネルトランジスタ30,31,32,33で構成されるＨブリ
ッジ構造の場合と第８図及び第９図で示される様な電源
側にＮチャンネルトランジスタ30を構成する場合及び接
地端子側にＮチャンネルトランジスタ30を構成する場合
等が用いられる。３つの回路とも昇圧電圧入力端子24で
昇圧電圧を受け出力トランジスタのゲートへ印加して入
力信号端子25,26の信号によりゲートを切り換えるよう
になっている。第７図のＨブリッジの場合はモータ負荷
を駆動する場合又、第8,第９図はソレノイド負荷を駆動
する場合にそれぞれ用いられる。
以上説明した様に、本発明は、昇圧回路に新たにツェ
ナーダイオードを用いて電源とコンデンサーを接続する
事により、昇圧時間を第10図に示すように従来回路に比
べて1/5程度に短くする効果がある。又、一定電圧以上
に電圧が昇圧するのを防止する過電圧防止機能を持った
昇圧回路を実現できる。又、さらにコントロール電源
と、出力回路の電源が異なるシステムにおいては、発振
回路のコントロール電源と出力回路の電源と昇圧回路を
新たにツェナーダイオードを用いて接続することによ
り、第11図に示すように出力回路の電源VMを基準にさら
にコントロール電源VCの２倍まで昇圧する事が可能にな
る。これにより例えば出力回路にＮ型電界効果トランジ
スタ４個で構成されたＨブリッジ回路を用いた時、第12
図に示すように従来の回路では出力回路の電源電圧が高
くなると出力回路のオン抵抗が急激に高くなるが本発明
の回路は、出力回路の電源電圧が高くなってもほぼ一定
のオン抵抗にする事が可能になる。
ナーダイオードを用いて電源とコンデンサーを接続する
事により、昇圧時間を第10図に示すように従来回路に比
べて1/5程度に短くする効果がある。又、一定電圧以上
に電圧が昇圧するのを防止する過電圧防止機能を持った
昇圧回路を実現できる。又、さらにコントロール電源
と、出力回路の電源が異なるシステムにおいては、発振
回路のコントロール電源と出力回路の電源と昇圧回路を
新たにツェナーダイオードを用いて接続することによ
り、第11図に示すように出力回路の電源VMを基準にさら
にコントロール電源VCの２倍まで昇圧する事が可能にな
る。これにより例えば出力回路にＮ型電界効果トランジ
スタ４個で構成されたＨブリッジ回路を用いた時、第12
図に示すように従来の回路では出力回路の電源電圧が高
くなると出力回路のオン抵抗が急激に高くなるが本発明
の回路は、出力回路の電源電圧が高くなってもほぼ一定
のオン抵抗にする事が可能になる。
第１図は、本発明を説明するための参照例であり、第2,
3,4図はそれぞれ本発明による昇圧回路の回路図であ
り、第５図は、従来技術の昇圧回路の回路図である。第
６図は本発明で用いられる発振回路の具体的な回路図で
あり、第7,8,9図は、それぞれ出力回路の具体的な構成
例を示す図である。第10,11図はそれぞれ昇圧時間と、
昇圧電圧との関係を示す図、第12図は出力回路の電源電
圧と出力回路のオン抵抗との関係を示す図である。 １……ツェナーダイオード、２……ツェナーダイオー
ド、３……インバータ、４……コンデンサー、５……コ
ンデンサー、６……コンデンサー、７……ダイオード、
８……ダイオード、９……電源ライン、10……発振回
路、11……電源ライン、12……出力回路、13……ツェナ
ーダイオード、14……ツェナーダイオード、15……電源
ライン、16……抵抗、17……抵抗、18……ダイオード、
19……インバータ、20……インバータ、21……インバー
タ、22……コンデンサ、23……抵抗、24……昇圧電圧入
力端子、25……入力信号端子１、26……入力信号端子
２、27……レベルシフト回路、28……出力端子、29……
出力端子、30……出力トランジスタ、31……出力トラン
ジスタ、32……出力トランジスタ、33……出力トランジ
スタ。
3,4図はそれぞれ本発明による昇圧回路の回路図であ
り、第５図は、従来技術の昇圧回路の回路図である。第
６図は本発明で用いられる発振回路の具体的な回路図で
あり、第7,8,9図は、それぞれ出力回路の具体的な構成
例を示す図である。第10,11図はそれぞれ昇圧時間と、
昇圧電圧との関係を示す図、第12図は出力回路の電源電
圧と出力回路のオン抵抗との関係を示す図である。 １……ツェナーダイオード、２……ツェナーダイオー
ド、３……インバータ、４……コンデンサー、５……コ
ンデンサー、６……コンデンサー、７……ダイオード、
８……ダイオード、９……電源ライン、10……発振回
路、11……電源ライン、12……出力回路、13……ツェナ
ーダイオード、14……ツェナーダイオード、15……電源
ライン、16……抵抗、17……抵抗、18……ダイオード、
19……インバータ、20……インバータ、21……インバー
タ、22……コンデンサ、23……抵抗、24……昇圧電圧入
力端子、25……入力信号端子１、26……入力信号端子
２、27……レベルシフト回路、28……出力端子、29……
出力端子、30……出力トランジスタ、31……出力トラン
ジスタ、32……出力トランジスタ、33……出力トランジ
スタ。
Claims (4)
- 【請求項１】第１の電源端子と、該第１の電源端子に接
続された発振回路と、該発振回路の出力を受けるインバ
ータとこのインバータの出力を受ける第１のコンデンサ
と第１及び第２のダイオードとの直列接続回路と、この
直列接続回路の出力に接続された出力回路及び第２のコ
ンデンサと、前記インバータの入力側と前記第１と第２
のダイオードの接続点との間に接続された第３のコンデ
ンサと、前記第１のコンデンサと前記第１のダイオード
との接続点と第２の電源端子との間に接続された第１ツ
ェナーダイオードと、前記第２の電源端子と前記第１及
び第２のダイオードの接続点との間に接続された第２の
ツェナーダイオードと、前記第１の電源端子と前記第２
の電源端子との間に接続された第３のツェナーダイオー
ドと前記第２の電源端子と第３の電源端子の間に接続さ
れた第４のツェナーダイオードとを含むことを特徴とす
る昇圧回路。 - 【請求項２】前記第１及び第２のツェナーダイオードに
それぞれ直列に抵抗が接続されていることを特徴とする
請求項１記載の昇圧回路。 - 【請求項３】第１の電源端子と、前記第１の電源端子に
接続された発振回路と、第２の電源端子と、前記第２の
電源端子に接続された出力回路と、前記発振回路の出力
に一端が接続された第１のコンデンサと、前記第１のコ
ンデンサの他端と前記出力回路とに接続されたダイオー
ドと、前記ダイオードと前記出力回路との接続点に接続
された第２のコンデンサと、前記第１の電源端子に接続
された第１のツェナーダイオードと、前記第１のツェナ
ーダイオードと前記第２の電源端子との間に接続された
第２のツェナーダイオードと、前記第１及び第２のツェ
ナーダイオードの接続点と前記第１のコンデンサと前記
ダイオードとの接続点との間に接続された第３のツェナ
ーダイオードとを含むことを特徴とする昇圧回路。 - 【請求項４】前記第１及び第２のツェナーダイオードの
接続点と前記第３のツェナーダイオードとの間に抵抗が
接続されていることを特徴とする請求項３記載の昇圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP471090A JP2611465B2 (ja) | 1989-01-11 | 1990-01-11 | 昇圧回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP510189 | 1989-01-11 | ||
| JP1-5101 | 1989-01-11 | ||
| JP471090A JP2611465B2 (ja) | 1989-01-11 | 1990-01-11 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02276468A JPH02276468A (ja) | 1990-11-13 |
| JP2611465B2 true JP2611465B2 (ja) | 1997-05-21 |
Family
ID=26338526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP471090A Expired - Lifetime JP2611465B2 (ja) | 1989-01-11 | 1990-01-11 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611465B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09163766A (ja) * | 1995-12-07 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 超音波モータの駆動方法およびその駆動回路 |
| JP4522201B2 (ja) * | 2004-09-09 | 2010-08-11 | 三洋電機株式会社 | 電源回路とモータ駆動回路 |
-
1990
- 1990-01-11 JP JP471090A patent/JP2611465B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02276468A (ja) | 1990-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5377094A (en) | Push-pull output stage for driving motors which generates auxiliary voltage supply | |
| US10763843B2 (en) | Trickle charge control | |
| US5508874A (en) | Disconnect switch circuit to power head retract in hard disk drive memories | |
| US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
| US5034875A (en) | Voltage multiplier circuit | |
| US5801557A (en) | High voltage drivers which avoid -Vs failure modes | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| US6222751B1 (en) | Driver circuit for a polyphase DC motor with minimized voltage spikes | |
| JP2611465B2 (ja) | 昇圧回路 | |
| US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
| JP3473007B2 (ja) | モータ駆動装置 | |
| JP3006320B2 (ja) | 高効率ドライバ−を有する電圧変換回路 | |
| JP2001292564A (ja) | 電子チャージ・ポンプ装置 | |
| EP1183780B1 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JP2001177388A (ja) | ドライブ回路 | |
| JPH11285239A (ja) | スイッチング素子を駆動する回路 | |
| JP2522054B2 (ja) | 半導体装置 | |
| WO2005117509A2 (en) | High current charge pump for intelligent power switch driver | |
| US5453905A (en) | Circuit for increasing the breakdown voltage of a bipolar transistor | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| JP3099571B2 (ja) | パワ−用半導体装置 | |
| JP4133563B2 (ja) | 電圧駆動素子の駆動回路 | |
| WO2023079820A1 (ja) | 半導体装置 | |
| US20220173734A1 (en) | Drive circuit and drive system |