JP2608975B2 - 半導体装置およびそれを用いたイグナイタ装置 - Google Patents
半導体装置およびそれを用いたイグナイタ装置Info
- Publication number
- JP2608975B2 JP2608975B2 JP22578690A JP22578690A JP2608975B2 JP 2608975 B2 JP2608975 B2 JP 2608975B2 JP 22578690 A JP22578690 A JP 22578690A JP 22578690 A JP22578690 A JP 22578690A JP 2608975 B2 JP2608975 B2 JP 2608975B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- conductivity type
- mosfet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000010304 firing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高耐量が要望されるイグナイタ用パワー素子
として利用することができる半導体装置とそれを用いた
イグナイタ装置に関する。
として利用することができる半導体装置とそれを用いた
イグナイタ装置に関する。
従来の技術 従来、MOSFETをスイッチング素子としてイグナイタに
使用する場合、スイッチング部は、第３図に示すように
MOSFET13のドレイン・ソース間にサージ保護用の高耐量
ダイオード14を接続した構成にすることが必要であっ
た。なお、第３図中、12はトランス、15は発火点であ
る。ここで、ダイオーオ14が必要な理由について第４図
とともに説明する。第４図には、第３図のMOSFETを動作
16,17、停止18,19した時のドレイン電圧を示した。第４
図ａが外付けダイオード有り、第４図ｂが無しの場合で
ある。一点鎖線22,23がMOSFETのドレイン・ソース間降
伏電圧である。負荷がインダクタンス負荷のためMOSFET
が停止した瞬間、正電圧のサージ20,21が発生する。
使用する場合、スイッチング部は、第３図に示すように
MOSFET13のドレイン・ソース間にサージ保護用の高耐量
ダイオード14を接続した構成にすることが必要であっ
た。なお、第３図中、12はトランス、15は発火点であ
る。ここで、ダイオーオ14が必要な理由について第４図
とともに説明する。第４図には、第３図のMOSFETを動作
16,17、停止18,19した時のドレイン電圧を示した。第４
図ａが外付けダイオード有り、第４図ｂが無しの場合で
ある。一点鎖線22,23がMOSFETのドレイン・ソース間降
伏電圧である。負荷がインダクタンス負荷のためMOSFET
が停止した瞬間、正電圧のサージ20,21が発生する。
外付けサージ保護ダイオードが無い場合は、サージ電
圧がMOSFETのドレイン・ソース間降伏電圧より高くなる
ためMOSFETは、ドレイン・ソース間で降伏し、第５図に
示すようにドレイン28からソース31に降伏電流が流れる
と、半導体基板35の抵抗成分34による電圧差が生じ寄生
バイポーラトランジスタ33が動作し、温度上昇を引き起
こし熱破壊にいたる。そこで、MOSFETの降伏電圧時のア
バランシェ耐量を大幅に強化するか、またはMOSFETの降
伏電圧より低い降伏電圧の高耐量ダイオードをMOSFETの
ドレイン・ソース間に挿入する必要があった。
圧がMOSFETのドレイン・ソース間降伏電圧より高くなる
ためMOSFETは、ドレイン・ソース間で降伏し、第５図に
示すようにドレイン28からソース31に降伏電流が流れる
と、半導体基板35の抵抗成分34による電圧差が生じ寄生
バイポーラトランジスタ33が動作し、温度上昇を引き起
こし熱破壊にいたる。そこで、MOSFETの降伏電圧時のア
バランシェ耐量を大幅に強化するか、またはMOSFETの降
伏電圧より低い降伏電圧の高耐量ダイオードをMOSFETの
ドレイン・ソース間に挿入する必要があった。
なお、第５図中、24はドレイン電極、25はソース電
極、26は酸化シリコン膜、27はゲート電極、29は第一導
電型領域、30は延長ドレンイン領域、32は基板コンタク
ト領域である。
極、26は酸化シリコン膜、27はゲート電極、29は第一導
電型領域、30は延長ドレンイン領域、32は基板コンタク
ト領域である。
発明が解決しようとする課題 以上のように、従来の構造では、サージ保護用の高耐
量ダイオードが必要であるという問題があった。
量ダイオードが必要であるという問題があった。
課題を解決するための手段 本発明では、上記の課題を解決するために、下記に示
す横型MOSFET構造をとる。
す横型MOSFET構造をとる。
すなわち、第一導電型の半導体基板に形成した。第二
導電型のソース領域とドレインコンタクト領域の間に、
ドレインコンタクト領域に接する第二導電型の延長ドレ
イン領域を設け、延長ドレイン領域内の表面にドレイン
に対して逆バイアスされた第一導電型領域を設け、この
第一導電型領域とドレインコンタクト領域の間に、分離
した第一導電型領域を設け、この分離した第一導電型領
域内に第二導電型領域を設け、分離した第一導電型領域
は、ゲート電極と電気的に接続し、分離した第一導電型
領域内の第二導電型領域は、ドレイン電極と電気的に接
続し、ゲート・ドレイン間にダイオードを形成し、この
ダイオードはドレイン・ソース間の降伏電圧より低い電
圧で降伏が起こるようにした構造である。
導電型のソース領域とドレインコンタクト領域の間に、
ドレインコンタクト領域に接する第二導電型の延長ドレ
イン領域を設け、延長ドレイン領域内の表面にドレイン
に対して逆バイアスされた第一導電型領域を設け、この
第一導電型領域とドレインコンタクト領域の間に、分離
した第一導電型領域を設け、この分離した第一導電型領
域内に第二導電型領域を設け、分離した第一導電型領域
は、ゲート電極と電気的に接続し、分離した第一導電型
領域内の第二導電型領域は、ドレイン電極と電気的に接
続し、ゲート・ドレイン間にダイオードを形成し、この
ダイオードはドレイン・ソース間の降伏電圧より低い電
圧で降伏が起こるようにした構造である。
作用 このような本発明により、MOSFETの降伏電圧より低い
電圧でダイオードの降伏が起こり、このため電流はゲー
ト・ドレイン間のダイオードおよびゲート・ソース間の
抵抗を通って流れゲート電位が上がりMOSFETが動作する
ため、サージがMOSFETの動作で吸収され、MOSFETのドレ
イン・ソース間ダイオードのアバランシェ耐量が低くて
もサージ吸収が可能となる。
電圧でダイオードの降伏が起こり、このため電流はゲー
ト・ドレイン間のダイオードおよびゲート・ソース間の
抵抗を通って流れゲート電位が上がりMOSFETが動作する
ため、サージがMOSFETの動作で吸収され、MOSFETのドレ
イン・ソース間ダイオードのアバランシェ耐量が低くて
もサージ吸収が可能となる。
実 施 例 第１図に本発明の一実施例における横型MOSFETの断面
を示した。第一導電型の半導体基板10に設けた延長ドレ
イン領域６内の表面に、ドレインに対して逆バイアスさ
れた第一導電型領域７が設けられている。ドレイン６・
ソース８間に逆電圧が印加されたとき、領域７とドレイ
ン６間およびドレイン６と基板10間の両方から空乏層が
広がるため、領域７がない構造よりも延長ドレンイン領
域の濃度を高くし、かつ高耐圧を実現できるので、ドレ
イン６・ソース８間のオン抵抗を大幅に低減できる。な
お、第１図中、１はドレイン電極、２はソース電極、３
は酸化シリコン膜、４はゲート電極、５はドレインコン
タクト領域、９は基板コンタクト領域、11は第二導電型
領域である。
を示した。第一導電型の半導体基板10に設けた延長ドレ
イン領域６内の表面に、ドレインに対して逆バイアスさ
れた第一導電型領域７が設けられている。ドレイン６・
ソース８間に逆電圧が印加されたとき、領域７とドレイ
ン６間およびドレイン６と基板10間の両方から空乏層が
広がるため、領域７がない構造よりも延長ドレンイン領
域の濃度を高くし、かつ高耐圧を実現できるので、ドレ
イン６・ソース８間のオン抵抗を大幅に低減できる。な
お、第１図中、１はドレイン電極、２はソース電極、３
は酸化シリコン膜、４はゲート電極、５はドレインコン
タクト領域、９は基板コンタクト領域、11は第二導電型
領域である。
素子の特性をイグナイタ用とするため、半導体基板10
a濃度を３×E14cm−３とした。ソース領域８と接して基
板10のコンタクト領域９を形成し、同時にソース電極２
でコンタクトをとった。ゲート電極４としては多結晶シ
リコンを用い、延長ドレイン領域６の深さは５μｍ、延
長ドレイン領域６上の第一導電型領域７の深さは２μ
ｍ、また分離された第一導電型領域７′中の第二導電型
域11の深さを１μｍとした。
a濃度を３×E14cm−３とした。ソース領域８と接して基
板10のコンタクト領域９を形成し、同時にソース電極２
でコンタクトをとった。ゲート電極４としては多結晶シ
リコンを用い、延長ドレイン領域６の深さは５μｍ、延
長ドレイン領域６上の第一導電型領域７の深さは２μ
ｍ、また分離された第一導電型領域７′中の第二導電型
域11の深さを１μｍとした。
これにより、ダイオードの降伏電圧は30Vが得られ
た。このダイオードを13個直列に接続することにより、
ダイオードの降伏電圧は390Vとなり、MOSFETのソース・
ドレイン間降伏電圧450Vより低い電圧が得られた。第２
図は第１図のトランジスタを用いたイグナイタ装置であ
り、12はトランス、13は第１図に示したMOSFET、14はダ
イオード、15は発火点を示している。ＤはMOSFET13のド
レイン・ゲート間に形成されたダイオード成分、Ｒは同
ゲート・ソース間に形成された抵抗成分を示す。これら
ダイオード、抵抗成分D,Rによって、サージが吸収さ
れ、MOSFET13のドレイン・ソース間ダイオード14のアバ
ランシェ耐量が低くてもサージ吸収が可能となる。
た。このダイオードを13個直列に接続することにより、
ダイオードの降伏電圧は390Vとなり、MOSFETのソース・
ドレイン間降伏電圧450Vより低い電圧が得られた。第２
図は第１図のトランジスタを用いたイグナイタ装置であ
り、12はトランス、13は第１図に示したMOSFET、14はダ
イオード、15は発火点を示している。ＤはMOSFET13のド
レイン・ゲート間に形成されたダイオード成分、Ｒは同
ゲート・ソース間に形成された抵抗成分を示す。これら
ダイオード、抵抗成分D,Rによって、サージが吸収さ
れ、MOSFET13のドレイン・ソース間ダイオード14のアバ
ランシェ耐量が低くてもサージ吸収が可能となる。
発明の効果 以上のように本発明を用いることにより、MOSFETの降
伏電圧よりも低い降伏電圧を有するダイオードをドレイ
ン・ゲート間に１チップ内に作り込むことができる。
伏電圧よりも低い降伏電圧を有するダイオードをドレイ
ン・ゲート間に１チップ内に作り込むことができる。
第１図は本発明の一実施例における半導体装置の断面
図、第２図は同装置を用いたイグナイタ装置の回路図、
同３図は従来のイグナイタ装置の回路図、第４図はMOSF
ETのスイッチング時のドレイン電圧の変化を示す波形
図、第５図はMOSFETのドレイン・ソース間が降伏した時
に動作する寄生バイポーラトランジスタの断面説明図で
ある。 １……ドレイン電極、２……ソース電極、３……酸化シ
リコン膜、４……ゲート電極、５……ドレインコンタク
ト領域、６……延長ドレイン領域、７……第一導電型領
域、８……ソース領域、９……基板コンタクト領域、10
……半導体基板、11……第二導電型領域。
図、第２図は同装置を用いたイグナイタ装置の回路図、
同３図は従来のイグナイタ装置の回路図、第４図はMOSF
ETのスイッチング時のドレイン電圧の変化を示す波形
図、第５図はMOSFETのドレイン・ソース間が降伏した時
に動作する寄生バイポーラトランジスタの断面説明図で
ある。 １……ドレイン電極、２……ソース電極、３……酸化シ
リコン膜、４……ゲート電極、５……ドレインコンタク
ト領域、６……延長ドレイン領域、７……第一導電型領
域、８……ソース領域、９……基板コンタクト領域、10
……半導体基板、11……第二導電型領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 誠毅 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 進藤 裕之 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 宇野 利彦 大阪府門真市大字門真1006番地 松下電 子工業株式会社内
Claims (2)
- 【請求項１】第一導電型の半導体基板に形成した第二導
電型のソース領域とドレインコンタクト領域との間に、
上記ドレインコンタクト領域内に接する第二導電型の延
長ドレイン領域を設け、上記延長ドレイン領域内の表面
に延長ドレイン領域と逆バイアスされた第一導電型領域
を設け、ドレインコンタクト領域と上記逆バイアスされ
た第一導電型領域の間に、分離した第一導電型領域を設
け、この分離した第一導電型領域の内部に第二導電型領
域を設け、分離した第一導電型領域はゲート電極と電気
的に接続され、分離した第一導電型領域内の第２導電型
領域はドレイン電極と電気的に接続され、ゲート・ドレ
イン間にダイオードを設けた半導体装置。 - 【請求項２】請求項１に記載の半導体装置を用いたイグ
ナイタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22578690A JP2608975B2 (ja) | 1990-08-27 | 1990-08-27 | 半導体装置およびそれを用いたイグナイタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22578690A JP2608975B2 (ja) | 1990-08-27 | 1990-08-27 | 半導体装置およびそれを用いたイグナイタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107869A JPH04107869A (ja) | 1992-04-09 |
| JP2608975B2 true JP2608975B2 (ja) | 1997-05-14 |
Family
ID=16834758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22578690A Expired - Lifetime JP2608975B2 (ja) | 1990-08-27 | 1990-08-27 | 半導体装置およびそれを用いたイグナイタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608975B2 (ja) |
-
1990
- 1990-08-27 JP JP22578690A patent/JP2608975B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04107869A (ja) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246092B1 (en) | High breakdown voltage MOS semiconductor apparatus | |
| US5115369A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
| EP3987661B1 (en) | Device design for short circuit protection of transistors | |
| US5005061A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
| EP1469523B1 (en) | A junction electronic component and an integrated power device incorporating said component | |
| JPS60263465A (ja) | サイリスタ | |
| US6914297B2 (en) | Configuration for generating a voltage sense signal in a power semiconductor component | |
| US5401996A (en) | Overvoltage protected semiconductor switch | |
| JP3665367B2 (ja) | 半導体装置 | |
| KR960015952A (ko) | 음저항 특성을 갖는 보호소자를 구비한 반도체장치 | |
| US4969024A (en) | Metal-oxide-semiconductor device | |
| JP2011108684A (ja) | 半導体装置 | |
| KR940008225B1 (ko) | 전력스위칭용모스트랜지스터 | |
| JP2608975B2 (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| US20230418319A1 (en) | Semiconductor transistors having minimum gate-to-source voltage clamp circuits | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH05267675A (ja) | 半導体装置 | |
| JPH04107878A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JP2870558B2 (ja) | 自動車用パワー集積回路 | |
| JPH0478022B2 (ja) | ||
| JPH04107876A (ja) | 半導体装置及びれを用いたイグナイタ装置 | |
| JPH07105495B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH1197677A (ja) | 半導体装置およびその駆動方法 |