JP2608541B2

JP2608541B2 - データ受信機

Info

Publication number: JP2608541B2
Application number: JP59090828A
Authority: JP
Inventors: シン・リオン・タン; レ−ンデルト・ヨハン・フアン・デ・ポルデル; ヘラルド・デ・ハ−ン; フランシスクス・ウイルヘルムス・ペトルス・フレ−スウイエイク
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1983-05-06
Filing date: 1984-05-07
Publication date: 1997-05-07
Anticipated expiration: 2012-05-07
Also published as: DE3415725C2; FI76663C; US4625230A; SE8402381D0; NL8400926A; FI841761A; AU562589B2; NL194023C; ATA147084A; FR2545673A1; DE3415725A1; GB2140242A; SE459835B; IT8420811A0; NL194023B; CA1232057A; GB8411208D0; FI76663B; IT8420811A1; IT1196102B

Description

【発明の詳細な説明】本発明は少なくとも１個のデータ発生器と、少なくと
も１個のデータ受信機と、該データ発生器とデータ受信
機との間に設けられる伝送又はデータ蓄積チャネルとを
具え、データ発生器が輝度、色、同期及び識別情報を含
む信号を発生する少なくとも１個の信号源と、前記信号
の少なくとも一部を適切に時間圧縮して時分割多重符号
化する符号化回路とを具え、該符号化回路が前記伝送チ
ャネルを介して伝送するため又は前記データ蓄積チャネ
ルに蓄積するための時分割多重符号化信号を供給する出
力端子を有しており、前記データ受信機が前記チャネル
に結合されて、前記符号化回路の動作にほぼ適合する動
作をして、主として前記データ発生器における前記信号
源により発生されるデータに対応する少なくとも輝度及
び色情報を含む信号を供給する復合化回路を具えてい
る、時分割多重符号化によるカラーテレビジョン伝送又
はデータ蓄積方式に用いるデータ受信機に関するもので
ある。

このような方式、特に、伝送方式は英国の放送協会
（I.B.A.）から刊行されている「Experimental and Dev
elopnent Report 118/82」という報告書であって「MAC:
A Television System for High−Quality Satellite Br
oadcsting」と題する報告書に記載されている。この報
告書は所謂MAC（Multiplexed Analogue Component）画
像符号化のいくつかの変形例を記載している。この報告
所の第９頁の表から判かるように全ての変形例に対し
て、送信機の形態をしているデータ発生器で輝度及び色
（クロミナンス）情報が各々時間圧縮を受け、色情報に
対する時間圧縮が輝度情報に対する時間圧縮の２倍とな
るようにしている。ライン期間当り２つの成分を含む２
つの色情報のうちの１つが時間圧縮された形態で時分割
多重符号化信号に交互に含まれる。この信号には各ライ
ン期間に関連する輝度情報が時間圧縮された形態で存在
する。前記報告書は輝度情報の時間圧縮率は2/3と3/4と
し、色情報の時間圧縮率は1/3と3/8とすると述べてい
る。時分割多重符号化信号におけるライン期間当りの画
像情報は時間圧縮された輝度情報と、これと関連する２
つの時間圧縮された色情報の一つにより逐次構成され
る。

受信機では時分解多重符号化された信号が伝送チャネ
ル、特に衛星回線を経て受信され、且つその信号は、同
期情報及び識別情報を用いて輝度情報及び色情報に対し
て、場合により、時間圧縮解除、即ち伸張を行ない、次
いで圧縮解除した色情報を次のライン期間に繰返し供給
するようにした符号化回路に供給される。

伝送チャネル（本例では衛星回線とする）では画像デ
ータの伝送用帯域幅を制限している。前記報告書では、
提示されたそれぞれの変形例に応じてその帯域幅を8.4M
Hz、7.5MHz及び6.0MHzとすると記載されている。伝送チ
ャネル帯域幅が8.4MHzの場合は、輝度情報の時間圧縮率
を2/3として、圧縮されていない輝度情報の帯域幅が5.6
MHzとなるようにすることが提案されている。画像デー
タチャネルの帯域幅が7.5及び6.0MHzである場合は、輝
度情報の時間圧縮率を3/4とすることが提案されてお
り、圧縮されない輝度情報の帯域幅は5.6MHz及び4.5MHz
とする。伝送チャネルの帯域幅が限られている前記提案
の変形例と、伝送すべき時分割多重符号化信号につき提
案されている信号構造の場合には輝度情報及び色情報に
対する周波数を制限する必要がある。

前述したところでは一例として衛星回線の形態をした
伝送チャネルの場合につき述べたが、限られた帯域幅を
有するデータ伝送に対して必要とされる周波数の制限は
限られた帯域幅を有するデータ蓄積チャネルでも必要で
ある。このような蓄積チャネルは、例えば、テープやレ
コードの記録・再生装置のようなデータ蓄積及びデータ
再生装置を具えている。

本発明の目的は限られた（画像伝送）帯域幅を有する
チャネルを画像の輝度情報の伝送や蓄積用に最適に使用
できるカラーテレビジョン伝送又はデータ蓄積方式に用
いるデータ受信機を提供することにある。情報内容に応
じて、前記データ受信機の変形例の一つ又は後述する他
の変形例の一つを希望通りに使用することができる。

本発明は冒頭にて述べたデータ受信機において、前記
識別情報が、輝度情報及び色情報が適切に圧縮されて存
在するテレビジョンラインの可変数又はテレビジョンラ
インの可変部分にそれぞれ関連する複数の情報成分を含
み、且つ前記復号化回路が少なくとも１個のプリセット
可能なカウンタと、該カウンタに後続し、前記識別情報
によって制御される多重出力端子を有するプログラマブ
ルメモリと、該メモリに後続し、前記識別情報により切
り換えることのできるクロックパルス源の制御のもと
で、或る書込み速度及びいくつかの読出し速度のうちの
一つの読出し速度で輝度又は色情報を蓄積したり、出力
したりする少なくとも１個のメモリ用のスタート信号、
ストップ信号、選択信号及び書込み又は読出し信号を発
生するための論理回路とを具えていることを特徴とす
る。

本発明の好適例では、前記データ受信機における復号
化回路が、テレビジョンラインの部分を計数するライン
周波数でプリセット可能なカウンタと、テレビジョンラ
インを計数するフレーム又はフィールド周波数でプリセ
ット可能なカウンタとを具え、これらのカウンタの出力
端子をプログラマブルメモリのアドレス入力端子に結合
し、このプログラマブルメモリの出力端子を受信された
識別情報により切り換えることのできるマルチプレクサ
を介して論理回路に結合し、この論理回路がこの回路を
介して切り換えることのできるクロックパルス源と前記
識別情報の制御のもとで、同じ書込み速度と読出し速度
で色情報を蓄積したり出力したりするためのメモリと、
前記書込み速度といくつかの読出し速度の一つで輝度又
は色情報を蓄積したり出力したりするメモリとに対する
スタート信号、ストップ信号、選択信号及び書込み又は
読出し信号を発生するようにする。

図面につき本発明を詳細に説明する。

第１図はライン期間が64μｓで、１フィールド期間に
PL本のテレビジョンラインを有するカラーテレビジョン
信号の信号構造を略式図示したものである。PLの数の例
を挙げれば標準化された信号のインタレーステレビジョ
ン方式の場合312.5本と262.5本である。64μｓのライン
期間は、例えば、12μｓの帰線消去期間と52μｓの走査
期間とより成る。フィールド周波数は50又は60Hzとする
ことができる。この時、フィールド帰線消去期間はフィ
ールド期間の８％を占める。この二次元的に示された構
造を有する信号は信号源を具えるデータ発生器から送ら
れてくる。信号源は輝度、色（クロミナンス）、同期及
び識別情報を有する信号を供給するが、これらを第１図
にそれぞれ記号Y,C₁及びC₂,S並びにＩにより示してあ
る。第１図にＳで示した信号区域はランイ同期情報と、
例えば、音声情報及び／又は別の付加的情報とを含んで
いる。１で示した信号区域はフィールド同期情報と、例
えば、テレテキストのための付加的情報とを含んでい
る。さらに、識別情報を第１図に示したＩ信号区域以外
に発生させることができる。この図示した信号は時分割
多重符号化用の符号化回路で形成され、その信号は適切
に時間圧縮されている。データ受信機では図示した信号
が復号化回路（デコーディング回路）に加えられるが、
この復号化回路は基本的には前記復号化回路に対し相補
的であり、この復号化回路はデータ発生器内の信号源に
より生ずる情報に対応する少なくとも輝度情報と色情報
とを有する信号を供給するのに適している。

第１図で点線は信号区域間の４つの境界線a,b,d及び
ｅを示す。境界線ａ及びｂはフィールド走査の方向に延
在し、テレビジョンラインを左右に分割する。前述した
報告書はＳ＋C1＋Ｙ信号構造を記述しているが、この場
合、音声情報は標準のライン帰線消去期間内に位置する
Ｓ信号区域内の同期情報と組合わせた時分割多重符号内
に入れることができる。境界線ａ及びｂはテレビジョン
ラインを期間n1μs,（64−n1−n2）μｓ及びn2μｓを有
する３つの部分に分割する。本発明の一実施例によれ
ば、境界線a,b,d及びｅをテレビジョン方式内で随意に
動かすことができ、これを矢印にて図示してある。前述
した報告書に記載されている方式（S,C1,Y）と比較する
に、本発明を適用する方式では境界線ａ及びｂを輝度情
報Ｙと色情報C1との内容に応じて符号化回路内でシフト
させる（ずらせる）ことができる。復号化回路を斯様な
シフトに適合させるようにするためには、復号化回路に
識別情報を供給しなければならない。第１図ではこの識
別情報は、例えば、数n1及びn2により信号区域Ｉ内に存
在する。この図で、信号区域Ｉはm1L本のテレビジョン
ラインを具え、信号区域Ｙ内の輝度情報はm2L本のテレ
ビジョンラインを占める。残りの（ｐ−m1−m2）Ｌ本の
テレビジョンライン内にはC2という符号を付された区域
内に色情報C2が存在する。可変の符号化回路に適合させ
るために、復号化回路は別の情報成分として識別情報Ｉ
における数m1及びm2を受け取り、これにより可変の境界
線ｄ及びｅの位置を決められるようにする。信号区域Ｉ
及びC2は、例えば、標準のフィールド帰線消去期間内に
存在するが、信号区域C2はこの期間を超えることもあ
る。境界線をずらした時表示スクリーン上にライン走査
方向の変化した分解能と変化した縦横比とを表示するの
が望ましいこともある。

境界線a,b,d及びｅを随意ずらせる信号構造には主と
して３通りの構造がある。

第１の場合（S,I,C1,Y）は境界線ｅが本来境界線ｄが
ある位置に位置する場合である。この場合には識別情報
Ｉ内に情報成分m1＋m2＝ｐが存在する。情報成分n1及び
n2は識別情報Ｉ内で調整することができる。復号化回路
では数n1及びn2から信号の圧縮解除率を導き出すことが
できる。この圧縮解除率は輝度情報Ｙの場合52/n2に等
しくし、色信号C1の場合はに等しくする。この第１の場合には色情報C2は存在せ
ず、境界線ｄ迄の信号区域はフィールド帰線消去期間に
対応する。

第２の場合（S,I,C2,Y）は境界線ａとｂとが一致し、
色情報C1がなく、情報成分n1＋n2＝64が識別情報Ｉ内に
存在する。n2＝52（μｓ）で輝度情報Ｙは帯域幅が最大
になり、圧縮されない形態で存在する。圧縮された色情
報C2は（ｐ−m1−m2）本のテレビジョンライン内に存在
させることもできる。これは数m1及びm2から導き出せ
る。色情報C2に関して云えば、付加的な識別情報を一緒
に送らねばならない。色情報は同じ帯域幅を有するもの
でも有しなものでも信号区域C2内、特にライン又はフィ
ールド走行方向内の明確な正方形内に同じ又は異なる圧
縮率を持って存在させることができる。n2が52を越える
時は、輝度情報Ｙは伸張した形態で伝送するか、蓄積す
る。

第３の場合（S,I,C1,C2,Y）は境界線a,b,d及びｅが４
つとも全て図示した態様で存在する場合である。この信
号状態の識別はm1＋m2≠ｐ及びn1＋n2≠64という関係に
従う。輝度情報Ｙの圧縮解除率は52/n2とし、色情報
（成分）C1の圧縮解除率はとする。色情報（成分）C2に関して云えば、この場合に
も付加的識別情報を送る必要がある。

上述した３通りの場合のどれに従って信号を伝送した
り蓄積したりするか及びその中で境界線a,b,d及びｅの
位置をどうするかは表示すべきテレビジョン情報の内容
に基づいて適切なのを選定する。縦横比5:3以上のワイ
ドスクリーンの映画フィルムから取ったテレビジョン信
号を縦横比が4:3の標準化されたテレビジョン画面に適
合させることができる。

各ライン毎に色情報を処理することに関しても選択性
を望む場合には、識別情報Ｉ内に別の識別成分を入れね
ばならない。

例えば色情報（成分）C1及びC2に与えられた信号区域
の全部又は一部を輝度情報Ｙと交換することができ、そ
の際全部を交換してもそれらの各情報区域固有の面積は
保つようにすることは明らかである。

さらに、境界線ａ及びｅは標準通りに規定し、境界線
ｂ及びｄ又はその一つを随意ずらせるようにすることも
できる。この場合には境界線ｅの上では識別情報をなく
し、２つの順次のフィールド期間又はその整数倍の一つ
の端のラインの一つ、例えば、画像期間内で順次に番号
を付されたテレビジョンラインのライン625又は525に入
れるようにすることもできる。上述した３つの信号構造
の場合、対応して次のようになる。

ｐ及びm1を規定する第１の場合（S,C1,Y）、m2＝ｐ−
m1となる。数n1も規定する場合には、輝度情報Ｙ及び色
情報C1の圧縮解除率を決めるのに数n2だけを伝送するだ
けで済む。

p,m1及びn1を規定する第２の場合（S,C2,Y）には、n2
がn2＝52で示され、輝度情報Ｙが標準の変更されない態
様で存在する。n2が52を越える時は、輝度情報Ｙが伸張
された形態で存在し、この場合にはＹ圧縮率としてこの
率が52/n2に等しくなるようにする。

p,m1及びn1を規定し、m2及びn2を伝送したり、蓄積し
たりする第３の場合（S,C1,C2,Y）には、前述した第３
の場合（S,I,C1,C2,Y）について説明した通りである。

図面を簡明ならしめるため、第１図は４本の境界線a,
b,d及びｅしか示していないが、境界線の数をこれより
大きくすることも可能で、その場合は、例えば、時分割
多重方式での２つの画像の画像情報を一フィールド期間
内に伝送することができる。さらに、水平な境界線ｅと
ｄとの間に垂直な境界線を設けたり、垂直な境界線ａと
ｂとの間に水平な境界線を設けたりすることもできる。

第２図の第2a,2b,2c,2d及び2e図は可能な信号構造の
５つの例を示す。上から下へ２つのフィールド期間TV1
及びTV2から成る一画像期間が時間軸ｔに沿って2TVによ
り示されている。一ライン期間THが時間軸ｔに沿って左
から右へプロットしてある。例えば、フレーム期間に対
して2TV＝40ms、ライン期間に対してTH＝64μｓが成立
し、625個のライン期間THが一フレーム期間2TV内に存在
するものとする。第2aないし第2e図で符号１及び625は
テレビジョンラインを示す。第2a図でフィールド同期パ
ルスの位置を２個の×印で示してある。第2a図〜2e図で
は輝度情報を有する信号区域をＹで、色情報は情報成分
ＵとＶで示してある。符号tcは関連する信号区域に属す
る時間圧縮率を示す。第2aないし2e図の下と右にはAS,B
S,CS及びDS,ESで示した５つの信号も示してある。そし
てこれに番号1,2,3,4又は５が付してある。信号AS,BS及
びCSはライン周波数で生じ、信号DS及びESはそれぞれフ
ィールド周波数及びフレーム周波数で生ずる。

第2a図は前記報告書に記載されている信号構造を示
す。輝度情報Ｙは時間圧縮率で存在し、色情報成分ＵとＶは交互のラインに時間圧縮
率で存在する。これらの信号区域の外にはライン期間TH内
に１個のライン帰線消去期間が存在し、フレーム期間2T
V内には２つのフィールド帰線消去期間が存在する。第2
a図では、フィールド帰線消去がライン622からライン25
迄と、ライン310からライン336迄に存在する。信号ES1
の波形はこれと対応する。フレーム期間2TV全体を通し
てライン期間THにおける信号構造を詳細に説明するため
に、信号AS1とBS1の隣にいくつかの番号を付してある。
ライン期間THはクロックパルス源の助けを借りて1296個
のライン部分に分割される。ライン期間TH＝64μｓから
出発して、15625Hzのライン周波数でクロックパルス源
にて約49.4nsの期間と、20.25MHzの周波数が得られる。
信号AS1はクロックパルス１からクロックパルス283迄に
生ずるライン帰線消去期間に属する。色情報及び輝度情
報は順次にクロックパルス283からクロックパルス1296
迄に、即ち1014個のクロックパルス期間内に存在する。
色情報は、この内の1/3の部分に存在するから、この色
情報はのクロックパルス期間に相当し、これは信号BS1にてク
ロックパルスパルス283＋338＝621の冒頭に信号の縁部
を作る。第2a図に示した場合には信号構造は信号AS1,BS
1及びES1だけで規定され、従って信号CS1及びDS1は不必
要である。

第2b図は輝度情報Ｙが圧縮されない形態（tc＝１）で
存在する信号構造を示す。この信号構造の利点は輝度情
報Ｙが可能な最大の帯域幅で生ずることにある。この場
合色情報成分Ｕ及びＶは交互のラインに存在し、フィー
ルド期間TV1及びTV2の開始時点に４つの各別の信号区域
U,V,U,Vに時間圧縮率で存在する。第2b図は色情報がライン25からライン82迄
と、ライン337からライン394迄のテレビジョンライン内
に存在することを示している。この場合はフィールド帰
線消去期間を制限する。第2b図に示す信号DS2及びES2は
このような信号構造に関するものである。第2b図では信
号ES2は１つのライン期間の持続時間に相当するパルス
ライン81とライン393とに有する。４つの色区域が存在
する例の代りに、大きな時間圧縮で一層少ないラインを
有する一層多くの区域を選ぶこともできる。ライン期間
THについて考察する信号構造として、第2b図はライン帰
線消去期間がクロックパルス281の直前にて終了する場
合を示している。クロックパルス281からクロックパル
ス1296迄には1016個のクロックパルス期間が存在し、こ
れが等しい４つの部分、即ち254クロックパルス期間に
分割される。第2b図には信号BS2及びCS2に関連する信号
の縁部がクロックパルス535及び789の開始時に存在する
ことが示されている。４つの色区域U,V,U,Vの内で最初
から３つの色区域の出発点だけが信号A2,BS2及びCS2に
て規定されることが示されている。これは最初の２つの
色区域Ｕ及びＶのデータとして十分であり、次の第２の
２つの色区域Ｕ及びＶに対する境界は内部的に発生させ
ることができるため、AS2,BS2及びCS2に加えて更にライ
ン周波数の信号を必要とすることはない。

第2c図は第2a図及び第2b図につき説明した信号構造を
組合せた信号構造を示す。ここでは色情報成分Ｖは各ラ
インに存在し、Ｕは各交互のラインに存在する。成分Ｖ
は第2a図につき述べたように生じ、成分Ｕは第2b図の場
合と同じように３つの信号区域内に存在する。例えば、
成分Ｕは時間圧縮率で、ライン25からライン66迄と、ライン337からライン3
78迄とに存在する。ライン周波数の信号AS3,BS3及びCS3
とフィールド及びフレーム周波数の信号DS3及びES3はそ
れぞれ図示した信号構造に関連する。

第2d及び2e図は第2b図と同じ信号構造であるが、成分
Ｕ及びＶに対する時間圧縮率が２倍で、であり、輝度情報Ｙに対してはである。この場合には信号伝送又は蓄容量の半分だけが
テレビジョンラインの第１又は第２の半分内だけに存在
する輝度及び色情報YUVを有する第2d又は2e図に示した
信号構造で用いられる。信号伝送又は蓄積容量の他方の
半分は全く異なる画像情報の伝送又は蓄積に使用できる
が、代りに第2d及び2e図に示す信号構造の組合せを用い
ることもできる。こうすると３次元テレビジョンを実現
することも可能となる。この場合第2d図の情報は、例え
ば、視る人の左の眼に対して用いられ、第2e図の情報は
右の眼に対して用いられる。

第2a,2b及び2c図につき説明したように、信号AS4,BS
4,CS4,DS4及びES4は第2d図に示した信号構造に属し、信
号AS5,BS5,CS5,DS5及びES5は第2e図に示した信号構造に
属する。

第2a〜2e図は例として５通りの信号構造を示してい
る。この場合はどの形態の信号構造が受信されるかをデ
ータ受信機にて識別しなければならない。識別情報は少
なくとも３ビット形態の信号で送ることができる。進行
構造の態様数は８通りまでに広げることができる。４ビ
ットを用いると信号構造を16通りとすることができる。
例えば、テレビジョンライン625の時に識別情報として
の３つの情報ビットと１個又は複数個のチェックビット
とを伝送したり蓄積したりすることができる。

第３図は、第２図に示した信号構造の様々な形態に基
づいて、本発明に係るカラーテレビジョン方式で用いる
のに適したデータ受信機の復号化回路の適当な実施例を
示したものである。第３図に示した復号化回路は伝送チ
ャネル又はデータ蓄積チャネル（いずれも図示せず）に
接続される入力端子１を有している。この入力端子１は
データ受信機（図示せず）の一部を成し、このデータ受
信機内にはこの入力端子１のすぐ後に復号化回路が設け
られている。第３図に示す復号化回路はそれぞれ輝度信
号Ｙと色信号ＵとＶとを出力する３つの出力端子2,3及
び４を有している。入力端子１は信号分離器（S.S.）５
に接続する。この信号分離器５では輝度情報（Ｙ）と、
色情報（U,V）と、同期情報（Ｓ）と、識別情報（Ｉ）
とを含んでいる受信された時分割多重符号化信号をいく
つかの信号成分に分割する。輝度情報と色情報とが組合
わされている時分割多重信号（YUV）は遮断周波数が、
例えば、8MHzの低域フィルタ６に加えられる。同期情報
（Ｓ）はパルス状のフィールド即ち垂直同期信号VPとラ
イン即ち水平同期信号HDとして得られる。水平同期信号
HDは、例えば、クロックラン−イン信号と、符号信号
と、パルス状の同期信号等の形態とすることができる。
信号分離器５は識別情報Ｉも出力する。この識別情報Ｉ
は、例えば、テレビジョンライン625に含まれているビ
ット系列の形態で受信される。第２図につき述べた５通
りの信号構造の場合には、少なくとも３ビットが受信さ
れることになる。この識別情報Ｉは信号分離器５により
直並列変換器（S/P）７に加えられる。この直並列変換
器７からは３つの識別情報成分I1,I2及びI3が出力され
る。第２図につき述べた各信号構造の例は、例えば、二
進数方式で000から100までとして符号化することができ
る。

水平同期情報HDはフェーズロックドループ（PLL）を
具えている発振器８に加えられる。発振器８は、例え
ば、40.5MHzのクロックパルス周波数を有するクロック
パルスPCOをカウンタ回路９に供給する。カウンタ回路
９はテレビジョンラインの一部を計数するカウンタ（HC
T）と、テレビジョンラインを計数するカウンタ（VCT）
とを具えている。カウンタ（HCT）はライン周波数でプ
リセット可能なカウンタの形態をしており、発振器８の
フェーズロックドループから得られたライン同期パルス
HPはプリセット入力端子に加えられる。信号分離器５か
ら得られたフィールド同期パルスVPはフィールド周波数
でプリセット可能なカウンタ（VCT）のプリセット入力
端子に加えられる。後に第４図に説明するカウンタ（VC
T）についての詳細な説明から明らかなように、このカ
ウンタはフレーム周波数でプリセットすることもでき
る。

カウンタ９の出力端子はプログラマブルメモリ（PM）
10のアドレス入力端子A₀…A_nに結合される。メモリ10
は、例えば、プログラム可能な読出し専用メモリ（PRO
M）又はランダムアクセスメモリ（RAM）の形態とするこ
とができる。カウンタ９は３個の別の出力端子を有し、
これらがメモリ10に接続される３個の別の出力端子と組
合わさって、全部で６本のライン11を形成する。ライン
11はクロックパルスCP1〜CP6を搬送する。前に例示した
ようにクロックパルスCPOのクロックパルス周波数を40
1/2MHzとすると、次のようなクロックパルス周波数が得
られる。

比で表わすと、これらのクロックパルス周波数に対し
次式が成立する。

第２図ではこれらの数字は時間圧縮率tcとして説明し
ている。

６本のライン11はマルチプレクサ（MUX）12の入力端
子に接続する。マルチプレクサ12は３個の制御入力端子
を有し、それらの制御入力端子には識別情報成分I1,I2
及びI3が加えられる。マルチプレクサ12は３個の出力端
子を有し、これらの出力端子は識別情報成分I1,I2及びI
3の制御のもとで切り換えられた後に各々入力端子の一
つに接続される。マルチプレクサ12の出力側に付されて
いるUCP,VCP及びYCPという符号は後述するメモリの異な
る速度での読出しに関連するクロックパルスを示す。こ
のマルチプレクサ12は第４図で詳しく述べる。

プログラマブルメモリ10の出力端子はマルチプレクサ
13に接続する。このマルチプレクサ13も識別情報成分I
1,I2及びI3で制御される、メモリ10は各々が５個の出力
端子を有する５個の群を有するが、これらの出力端子群
は識別情報成分I1,I2及びI3に依存してマルチプレクサ1
3の５個の出力端子に切換え接続することができる。こ
れらの出力端子は、第４図に詳細に示すように、出力端
子の群に依存して番号１〜５を付してある図２の信号A
S,BS,DSW及びESを出力する。

マルチプレクサ13の後段には「プログラマブルアレー
ロジック」タイプの組合せ論理回路（P_rA_r）14が後続す
る。このようなプログラマブルな論理に基づく回路は、
ユーザによりプログラムでき、しかも入力端子が互いに
OR−AND機能により結び合っているゲートに接続される
マトリックスを具えている。第４図の例ではタイプ16L8
の３個の論理回路を示している。ここで16はプログラム
可能なマトリックスに運ばれる信号の数を表わし、Ｌは
レジスタなしでNOR出力と共に用いられることを表わ
し、８は出力端子の数を表わす。出力は３状態タイプの
ものである。論理回路14は組み合せ論理回路であって、
これは最も簡単な構造であり、レジスタなしの論理機能
だけをする。これと異なる一層複雑な構造はプログラム
可能な読出し専用メモリと並列入力並列出力のシフトレ
ジスタとを具え、後者のいくつかの出力はメモリにフィ
ードバックされる。組合せ論理回路としての構造は復号
化回路として重要なコストの観点から多数のデータ受信
機内に存在する。

論理回路14はメモリ回路を制御するためにスタート信
号（ST）、ストップ信号（SP）、書込み−読出し信号
（WR）及び選択信号（SE）を与えるために用いられる。
論理回路14はメモリ10から信号を受取るだけでなく、カ
ウンタ（VCT）（第４図）と直−並列変換器７からも信
号を受取る。

第３図はスタート信号（ST）と、ストップ信号（SP）
と、書込み−読出し信号（WR）とを担う論理回路14の出
力端子が制御回路（CC）15に接続され、制御回路15が色
（クロミナンス）メモリ（UVM）16を制御することを示
している。制御回路15にはクロックパルスCP1だけが加
えられ、その結果メモリ16の書込み速度と読出し速度と
は同じになる。メモリ16は記憶容量が80K8で、17本のア
ドレスラインを有するランダムアクセスメモリの形態と
することができる。メモリ16と、後述する輝度又は色情
報を蓄積し、出力するメモリとしては直列シフトレジス
タを用いるものとする。メモリ16の８個の並列な入力端
子は低域フィルタ６の後段に接続されているアナログ−
ディジタル変換器（A/D）17の８個の並列な出力端子に
接続される。クロックパルスCP1はA/D変換器17に加えら
れ、８個の並列な出力端子に周波数20 1/4MHzで輝度情
報Ｙ又は色情報成分Ｕ及びＶの一つの瞬時値として８ビ
ットワードを得るために利用される。A/D変換器17の８
個の並列な出力端子は更にマルチプレクサ18の８個の入
力端子にも接続する。マルチプレクサ18の８個の並列な
別の入力端子を色メモリ16の８個の並列な出力端子に接
続する。マルチプレクサ18の制御入力端子には論理回路
14から選択信号SEが加えられる。選択信号SEの制御のも
とで色メモリ16又はA/D変換器17の８個の並列な出力端
子のいずれかをマルチプレクサ18の８個の並列な出力端
子に接続する。第２図に示した信号構造の内の第2a図に
示した信号構造の場合には色メモリ16は接続されない
が、他の場合は色メモリ16はテレビジョンランイ25〜82
（第2b図）又は25〜66（第2c図）及びライン337〜394
（第2b図）又は337〜378（第2c図）の期間中に書込まれ
る。

マルチプレクサ18の８個の並列な出力端子は４個のラ
イン伸張、即ち圧縮解除メモリUL1,UL2,VL1及びVL2に接
続する。２個の最初に述べたメモリは詳細に示し、符号
19及び20を与えられている。これらは第５図につき詳細
に説明する。ライン伸張又は圧縮解除メモリ19及び20は
制御回路21により制御され、多重ビットアドレス入力端
子とクロックパルス入力端子とが図示の２通りの接続で
区別されている。論理回路14からメモリ19又は20の一つ
を書込み又は読出し（WR1又はWR2）のために選択するた
めの選択信号SEを所定の瞬時（ST1又はST2）から回路CC
に加える。クロックパルスCP1は書込み（Ｗ）のために
用いられ、読出し（Ｒ）はクロックパルスUCPに応答し
て行なわれる。クロックパルス周波数としては、書込み
時にはとなり、読出し時には第2a図及び第2c図の場合はとなり、第2b図の場合はとなり、第2d及び2e図の場合はとなるようにする。マルチプレクサ12を介して様々な読
出し速度が得られる。書込み速度を高くし、読出し速度
を低くすると、蓄積され、出力される情報に対して時間
伸張が生じ、それぞれの時間伸張率は所定の値に対して
3,4及び８が得られる。

ラインメモリ19及び20の後段に８ビットマルチプレク
サ22が続くが、このマルチプレクサ22は論理回路14から
来る選択信号SEにより制御される。マルチプレクサ22の
８個の並列な出力端子はディジタル−アナログ変換器
（D/A）23の８個の並列な入力端子に接続する。D/A変換
器23の唯一の出力端子の後段に切換え自在の低域フィル
タ24を設け、その出力端子を端子３に接続する。クロッ
クパルスUCPは変換器23に供給される。このクロックパ
ルスは低域フィルタ24にも供給され、このフィルタは2M
Hzと1MHzの間で切換えることができる。第2d図及び第2e
図につき述べたの場合はディジタル−アナログ変換中に生ずる雑音成分
を抑圧するために1MHzの帯域幅をとる。他の場合は2MHz
の帯域幅を選ぶ。

第３図では、構成素子（CC,VL1,VL2,MUX）が色成分Ｖ
を処理するための一つのブロック（19−22）に含まれて
いる。また、ここでは書込みのためにはクロックパルス
CP1だけが用いられ、他方のクロックパルスVCPは、既に
述べたように信号構造の態様如何により、異なるクロッ
クパルス周波数を有する。ディジタル−アナログ変換と
フィルタ処理後、伸張された色情報成分Ｖが出力端子４
に得られる。

輝度情報Ｙを処理することもブロック（19−22）を用
いて行なわれる。しかし、その８個の並列な入力端子は
アナログ−ディジタル変換器17の出力端子に直結され
る。ディジタル−アナログ変換の後、適切に（第2b図に
よらず）伸張された輝度情報Ｙが8MHzと4MHz（第2d図及
び第2e）間で切り換えることのできる低域フィルタ24′
を介して出力端子２に得られる。この時間伸張の場合
は、書込みクロックパルス周波数で、読出しクロックパルス周波数は第2a図と第2c図の時第2b図の時又は第2d図及び第2e図の時として、時間伸張率をそれぞれ1 1/2,1及び２とする。
クロックパルス周波数が10 1/8MHzの時、低域フィルタ2
4′は4MHz迄の帯域幅を有する。

上述したようにして第３図の復号回路を受信された信
号構造の態様に簡単に適切に適合させることができる。
この簡単な適合はライン周波数でプリセット可能なカウ
ンタHCTと、フィールド及びフレーム周波数でプリセッ
ト可能なカウンタVCTと、プログラマブルメモリ10と、
マルチプレクサ13と、論理回路14と、色メモリ16と、ラ
イン伸張モリ19及び20の組合せを用いることにより可能
となる。発振器８と、カウンタ回路（HCT）９と、マル
チプレクサ12と、制御回路21は切換え自在なクロックパ
ルス源（8,9,12,21）を形成するが、このクロックパル
ス源は論理回路14と、識別情報用の直並列変換器７とに
より制御される。前述した５つの態様の１個又は複数個
の信号構造の変化はプログロマブルメモリ10と論理回路
14とを適合させることにより簡単に行なうことができ
る。PROMメモリ10を用いる時は、異なる適応メモリを第
３図に示す回路に設けることができる。このような置換
えは論理回路14でも行なわねばならない。RAMメモリ10
を用いる時は、置換えを行なわず、内容だけを適合させ
る。これは個別に得られるメモリフィラーカセットを介
して又は普通に入力端子１で受信されるプログラム以外
の変化した情報で充たされたメモリフィラーカセットに
より可能となる。信号構造を８通りの態様に拡張した時
はマルチプレクサ13も拡張しなければならない。信号構
造の態様を更に拡大すると、識別情報の直並列変換器７
をそれに適合させることも必要となる。

既に述べたように第2a図に示すような信号構造を受信
する時は色メモリ16を用いない。ここで注意すべきこと
は、第2b図に示すような信号構造を受信する時は輝度ラ
インメモリ（YL1,19）（YL2,20）を時間伸張のためには
用いず、これらのメモリは１ライン期間の遅延を生ずる
だけであるということである。

第４図は第３図の復号化回路の一部を詳細に示したも
のである。第３図につき既に述べた素子と同じものには
同じ符号を付し、分割した素子にはサフィックスを付し
てある。このようにして、カウンタ回路９は３個のカウ
ンタ9₁,9₂及び9₃に分割される。カウンタ9₁は1/2除算器
30並びに直列接続された1/3除算器31及び1/2除算器32を
備えるが、このカウンタ9₁は発振器８のクロックパルス
出力端子に接続され、クロックパルスCP1,CP2及びPC4を
生ずる。カウンタ9₁はクロックパルスPC1をカウンタ9₂
に加える。カウンタ9₂は1/1296除算器の形態をしてお
り、12個の出力端子Q₀〜Q₁₁を有し、プリセットするた
めのライン周波数の信号HS1を受け取る。カウンタ9₂は
前述したプリセット可能なカウンタHCTであり、テレビ
ジョンラインの一部を計数し、その出力端子はプログラ
マブルメモリ10の12個のアドレス入力端子A₀……A₁₁に
結合されている。カウンタ9₂の最初の３個の出力端子は
クロックパルスCP3,CP5及びPC6を供給する。カウンタ9₃
は同じように1/625除算器として動作し、クロックパル
スとしてのライン同期パルスHPと、プリセットするため
のフレーム周波数の信号VS2とを受け取り、テレビジョ
ンラインを計数するためにフレーム周波数でプリセット
可能なカウンタVCPを形成する。カウンタ9₃の10個の出
力端子Q₀〜Q₉はプログラマブルメモリ10₂の10個のアド
レス入力端子A₀……A₉に結合される。メモリ10₁と10₂は
第４図に示すようにそれぞれ2K15と1K10の記憶内容を有
するPROMの形態をしている。15個の出力端子Q₀……Q₁₄
を有するメモリ10₁は３個の出力端子を有するマルチプ
レクサ13₁の15個の入力端子に結合される。５個の群の
入力端子の内の３個の入力端子はいつもマルチプレクサ
の３個の出力端子に接続される。マルチプレクサ13₁の
出力側には信号AS,BS及びCSが図示されているが、これ
らの信号については第２図の信号AS1,BS1,CS1;AS2,BS2,
CS2等につき説明した通りである。同じように、メモリ1
0₂の10個の出力端子Q₀〜Q₉はマルチプレクサ13₂の２個
の入力端子が一群を成す５個の群に接続される。マルチ
プレクサ13₂の２個の出力端子は信号DS及びESを出力す
る。論理回路14には信号AS〜ES及び識別情報成分I1,I2,
I3に加えて、カウンタ9₃からそれぞれライン期間の２倍
及び４倍である信号2HS及び4HSが加えられる。論理回路
14内で信号2HSは色情報成分Ｕ及びＶに対する２つのラ
イン期間のサイクルを決めるのに役立ち、このサイクル
は各ライン毎に色情報成分Ｕ及びＶを伝送することによ
り生ずる。信号4HSはU,非U,U,非Ｕの伝送によりひき起
こされる４つのライン期間に亘るサイクルを決めるのに
用いられ、この状況では２回目に受信されるＵ情報をメ
モリU12に蓄積しなければならない。同じことはＶ情報
についても云えることである。

説明を完全にすると、第４図は論理回路14の並列な出
力端子Q₀……Q_nの各々の後段にＤフリップフロップ33が
あることを示している。各フリップフロップ33のＤ入力
端子は論理回路14の出力端子に接続され、クロックパル
ス入力端子CPはクロックパルスCP1を受け取る。フリッ
プフロップ33の両方又は一方の出力端子Ｑ及びはスタ
ート信号ST、ストップ信号SP、書込み−読出し信号WR又
は選択信号SEを供給するのに使用できる。フリップフロ
ップ33の目的は信号源の同期をとることにある。

第４図ではマルチプレクサ12は異なるクロックパルス
周波数の読出しクロックパルスUCP,VCP及びYCPを供給す
るために３個のマルチプレクサ12₁,12₂及び12₃を具えて
いる。例えば、マルチプレクサ12₁の符号2a,2b,2c,2d及
び2eは５個の入力端子を示し、これらの入力端子は第2a
図に示す態様の信号構造が受信される時は出力端子にそ
のまま接続される。第４図に示すそれぞれのマルチプレ
クサ12₁及び12₂並びに12₃にはそれぞれクロックパルスC
P4,CP5,CP6及びCP2,CP1,CP3が加えられるが、これは前
述した読出しクロックパルス周波数に対応する。

正確に定められた計数又は除算を行なうために、カウ
ンタ9₂及び9₃はリッセト可能な形態のカウンタとする。
カウンタ9₂のプリセット入力端子は２個のＤフリップフ
ロップ34及び35を直列に接続した回路に接続する。フリ
ップフロップ34はクロックパルス入力端子CPにてライン
同期パルスHPを受け取る。フリップフロップ34のＤ入力
端子は接地するが、これは論理「０」に対応する。フリ
ップフロップ34のＱ出力端子はフリップフロップ35のＤ
入力端子に接続する。フリップフロップ35のクロックパ
ルス入力端子CPにはクロックパルスCP1が加えられる。
フリップフロップ35のＱ出力端子は信号HS1を出力す
る。信号HS1はカウンタ9₂をプリセットするために使用
され、またフリップフロップ34のセット入力端子Ｓに帰
還される。

直列回路（34,35）におけるフリップフロップ34及び3
5並びにカウンタ9₂の動作の説明はカウンタ9₂で行なわ
れる形数動作に基づくことになる。信号HS1が論理
「１」の時、カウンタ9₂はこの論理「１」に応答してイ
ネーブル状態にされる。更にフリップフロップ34のＱ出
力端子が論理「１」であるとすると、このフリップフロ
ップ34はＳ入力端子の論理「１」により導通させられ
る。同期パルスHp内に立上がり縁が生じると、フリップ
フロップ34は状態を変え、Ｑ出力端子はＤ入力端子の
「０」を受け取る。クロックパルスCP1の直ぐ後の立上
り縁はフリップフロップ35の状態を変え、Ｄ入力端子の
論理「０」がＱ出力端子に渡される。信号HS1の論理
「０」はカウンタ9₂の動作を阻止し、このカウンタ9₂を
ゼロ値にプリセットする。加えてフリップフロップ34の
Ｑ出力端子にはＳ入力端子を介して論理「１」が加えら
れる。クロックパルスCP1の直ぐ後の立上り縁はＤ入力
端子の論理「１」に応答してフリップフロップ35の状態
を変え、その結果再び信号HS1内に論理「１」を生ぜし
める。今度はカウンタ9₂が再びイネーブル状態にされ、
プリセットされていたゼロ値から計数してゆく。図示し
たクロックパルス期間TCPの時に論理「０」が信号HS1内
に生ずる期間（TH−TCP）が経過した後次のライン同期
パルスHTが生じ、カウンタ9₂はゼロ値にされる。ライン
期間TH＝64μｓでクロックパルス周波数をCH1＝20 1/4M
Hzに選んであるため、この期間中に1296個のクロックパ
ルス期間が入る。フリップフロップの直列回路（34,3
5）を使用するためそれぞれ正確な計数又は除算が行な
われる。

上述したところは、例としてフレーム周波数が50Hzの
飛越し625ライン標準方式をとりあげている。フレーム
周波数が60Hzの飛越し525ライン標準方式に合わせるに
は上述した復号回路を同じ構造とし、異なる時間間隔に
適合させるだけでよい。カウンタ9₂を適合させるために
は同じクロックパルス周波数を用いる時、標準方式で規定される63.555μｓのライン
期間に1287個のクロックパルス期間を入れることに注意
しなければならない。

カウンタ9₃のフレーム周波数でのプリセットは３個の
Ｄフリップフロップ36,37及び38の直列回路により行わ
れ、これにはフィールド同期パルスVPとライン同期パル
スHPとが加えられる。フレーム同期は元の色情報の半分
が伝送される信号構造では重要である。この場合、各ラ
インで色情報成分Ｕ及びＶを伝送するか又は一ラインで
は成分Ｕを、次のラインでは成分Ｖを伝送するかどうか
を選択することができる。いずれを選んでも、色情報に
は同期性が得られ、この周期は４つのフィールド期間、
即ち、２つのフレーム期間を１サイクルとする。表示さ
れている画像内で垂直方向の画像遷移が生ずると、フレ
ーム周波数の半分でカラーフリッカ現象が生ずるが、こ
のカラーフリッカ現象を防止するためにはフレーム周波
数の同期をとらねばならない。信号が第2c図に示した構
造（６個の区域Ｕがあり、t_c＝1/6）を有する時は完全
な色情報を伝送でき、フィールド周波数での同期で十分
である。信号構造で３個の区域Ｕと時間圧縮率t_c＝1/3
を用いる代わりに、例えば、６個の区域Ｕと時間圧縮率
t_c＝1/6を用いることによりテレビジョンラインの数を
減らすこともできる。このために必要な読み出しクロッ
クパルス周波数は第４図の1/2除算器32の後に1/2除算器
を接続することにより得られる。

第４図ではフィールド周期パルスVPがフリップフロッ
プ36のクロックパルス入力端子CPに加えられる。フリッ
プフロップ36のＤ入力端子にはライン同期パルスHPが加
えられる。フリップフロップ36のＱ出力端子をフリップ
フロップ37のクロックパルス入力端子CPに接続する。フ
リップフロップ37のＤ入力端子は接地し（論理
「０」）、Ｑ出力端子はフリップフロップ38のＤ入力端
子に接続する。フリップフロップ38のクロックパルス入
力端子CPにはライン同期パルスHPが加えられ、Ｑ出力端
子はカウンタ9₃のプリセット入力端子とフリップフロッ
プ37のセット入力端子Ｓとに接続する。

直列回路（36,37,38）の動作モードはパルスVPに立上
り縁が生じ、カウンタ9₃がイネーブル状態にされて動作
状態になり、フリップフロップ37及び38のＱ出力端子に
論理「１」が存在する瞬間から出発することは云うまで
もない。この状態ではパルスHP内に論理「１」（第2a図
のライン１の×印」又は論理「０」（第2a図のライン31
2の×印）が存在する。第４図ではフリップフロップ36
のＱ出力端子に信号VS1として結果が示されている。フ
ィールド期間TV1の開始時のパルスの立上り縁は第１の
ライン期間TH1においてフリップフロップ37のＱ出力端
子に論理「０」を生ずる。第２のライン期間TH2の次に
立上るライン同期パルスHPは信号VS2に示すようにフリ
ップフロップ38をしてその状態を論理「０」に変化させ
る。フリップフロップ37のＳ入力端子が論理「０」にな
ると、Ｑ出力端子は論理「１」になり、これに応答して
第３のライン期間の開始時のパルスHPの立上り縁がフリ
ップフロップ38をして状態を変化し、再び論理「１」に
する。この状態でゼロ値にプリセットされていたカウン
タ9₃がイネーブル状態にされ、次のゼロへのリセットの
動作時迄パルスHPを計数してゆく。このようにフリップ
フロップの直列回路（36,37,38）を用いると簡単にフレ
ーム周波数で同期がとられた1/625除算器／カウンタVCT
が得られる。

第５図はラインメモリ19（L1）及び20（L2）、制御回
路21（CC）並びにマルチプレクサ22を備えるブロック
（19−22）の詳細な構造を示す。制御回路21は２個のマ
ルチプレクサ21₁及び21₂により形成され、これらのマル
チプレクサにより、選択信号ESの制御のもとで、場合次
第で、書込みクロックパルスCP1又は読出しクロックパ
ルスUCP、VCP若しくはYCPの一つがメモリ19又は20のい
ずれかの一方に加えられる。これらのメモリ19及び20
は、例えば、記憶容量が2K8のRAMメモリとする。この時
アドレス回路21₃は11個の並列な出力端子の各一つから
それぞれのスタート信号ST1及びST2並びにそれぞれの書
込み−読出し信号WR1及びWR2の制御のもとで、メモリ19
及び20へのアドレス情報を与える。高いクロック周波数
CP1で迅速にメモリ19又は20に交互に情報が書き込まれ
た後、蓄積すべき輝度情報Ｙ又は色情報成分Ｕ若しくは
Ｖが加えられる時は、次のライン期間THの後に遅い読出
し動作が続き、この結果時間が伸張される。この時ライ
ンメモリYL1及びYL2は一回読み出され、他方、第2c図に
示した信号構造の態様を除いて、それぞれのラインメモ
リUL1,UL2及びVL1,VL2は順次に２回読み出される。

完全ならしめるため注意すべきことは、制御回路21
（CC）にはストップ信号SPが必要でなく、信号のスルー
プットはマルチプレクサ22で決まることである。この時
情報の変化が出力端子に直接接続されていない入力端子
で生ずることがある。

第６図はデータ発生器の符号化回路の一実施例を示し
たものである。第６図で符号50は輝度情報Ｙ、色情報成
分Ｕ及びＶ並びに合成同期情報Ｓを出力する信号源を示
す。符号51は識別情報Ｉを出力する信号源を示す。信号
源51についている符号52は第２図に示した信号構造のど
の態様のものに対して符号化回路を動作させるかを選択
できる選択キーを示す。第３図の復号化回路につきなさ
れた説明で識別情報Ｉが如何ように存在できるかを示し
た。第６図では情報Ｉは３ラインを介して信号発生器53
に加えられる。信号発生器53は第３図及び第４図につき
述べられた態様でそこに示された各構成素子を備える。
加えて、信号発生器53には更に信号分離器54で情報Ｓか
ら分離されたフィールド同期情報（VP）とライン同期情
報（HD）とが与えられる。信号発生器53は６本のライン
55とマルチプレクサ56（これは情報Ｉにより制御され
る）とを介してクロック周波数が異なるクロックパルス
YCP,UCP及びVCPを供給する。これらのクロックパルスは
メモリを書込むのに用いられる。メモリを読み出すため
の一定のクロックパルスCP1はライン55の傍らに示して
ある。信号発生器53は更にスタート信号ST、ストップ信
号SP、読出し−書込み信号WR及び選択信号SEを供給す
る。

信号源50から出た輝度情報Ｙは8MHzと4MHzとの間で切
り換えることのできる低域フィルタ57を介してアナログ
−ディジタル変換器58に与えられる。第2d図及び第2e図
に示した信号構造を選択した場合はクロックパルスYCP
で10 1/8MHzのクロック周波数が生じ、4MHz迄に限られ
た帯域幅が存在する。加えてA/D変換器58はこのクロッ
クパルスYCPを受け取る。A/D変換器58の８個の出力端子
を２個のライン圧縮メモリ59及び60の８個の入力端子に
接続する。これらのライン圧縮メモリ59及び60は制御回
路61により制御される。ラインメモリ59及び60並びに制
御回路61は第３図及び第５図（19,20及び21）につき述
べたように動作する。但し、書込みクロックパルスと読
出しクロックパルスとは交換される。ラインメモリ59及
び60の後段にマルチプレクサ62が続くが、このマルチプ
レクサ62には選択信号SEが加えられる。マルチプレクサ
62はマルチプレクサ63の８個の入力端子に接続する。こ
のマルチプレクサ63にも選択信号SEが加えられる。マル
チプレクサ63の別の８個の入力端子は２個の信号処理回
路64及び65の各々の８個の出力端子に接続する。信号処
理回路64及び65はそれぞれ色情報成分Ｕ及びＶに対する
もので素子57〜62を備えている。切り換え自在のフィル
タは2MHzと１メモリセルの帯域幅に適合させる。

マルチプレクサ63の後段には記憶容量が308K8のフィ
ールドメモリ66が続く。このフィールドメモリ66にはク
ロックパルスCP1とスタート−ストップ信号STPが与えら
れる。フィールドメモリ66は記憶単位を行と列に並べた
ものと考えられ、行はテレビジョンラインに対応する。
この場合メモリ66はシフトレジスタとして動作し、この
シフトレジスタは輝度情報だけが存在する時（第2b〜2e
図）又は輝度情報と色情報成分とが存在する時（第2a
図）に、クロックパルス281又は283ないし1296（第2b図
又は2a及び2c図）、クロックパルス281ないし789（第2d
図）又はクロックパルス789ないし1296（第2e図）のラ
イン期間THのクロックパルスCP1でライン順次に書き込
まれる。

信号処理回路64及び65の後段には色メモリ67が続く。
この色メモリ67はランダムアクセスメモリの形態とした
時、例えば、80K8の記憶容量を有する。この色メモリ67
は制御回路68から17本のアドレスラインを介して制御さ
れる。この制御回路68にはクロックパルスPC1、スター
ト信号ST、ストップ信号SP及び書込み−読出し信号WRが
加えられる。２個のメモリ60及び67の８個の出力端子は
マルチプレクサ69に接続する。マルチプレクサ69には選
択信号SEが与えられる。マルチプレクサ69は８個の出力
端子を有し、これらがディジタル−アナログ変換器70の
８個の入力端子に接続される。D/A変換器70にはクロッ
クパルスPC1が与えられる。D/A変換器70の出力端子は加
算回路71の入力端子に接続する。加算回路71には別に同
期情報Ｓと識別情報Ｉとが加えられる。加算回路71の出
力端子は8MHz迄の帯域幅を有する低域フィルタ72を介し
て第６図の符号化回路の出力端子73に接続する。出力端
子73には信号YUVSIが出力されるが、輝度情報Ｙ並びに
色情報成分Ｕ及びＶは、例えば、第２図に示した態様の
一つに従って構成される。情報Ｓ及びＩを情報YUVに組
合わせることは、図示した方法以外の方法で行なうこと
ができ、信号処理を後に行なうこともできる。

完全ならしめるため注意すべきことは第2a図に示した
信号構造の例では色メモリ67が用いられず、メモリ66は
唯フィールド遅延時間を与えるためだけ動作することで
ある。この時輝度情報と色情報とはメモリ66により処理
されるが、このメモリ66の主たる目的は第2b,2c,2d及び
2e図の信号構造の例の場合に輝度情報だけを処理するこ
とにある。この第2b,2c,2d及び2e図に示された例では輝
度情報Ｙが一フィールド期間中メモリ66に蓄積され、色
情報成分Ｕ及びＶは一フィールド期間メモリ67に蓄積さ
れ、その後で、時分割多重方式に従って、メモリ67及び
66が順次にマルチプレクサ69を介して読み出される。

第６図に示した信号発生器53における符号化回路は、
第３図に示した復号化回路のように、テレビジョンライ
ンの一部を計数するためのライン周波数でプリセット可
能なカウンタ（HCT）と、テレビジョンラインを計数す
るためのフレーム又はフィールド周波数でプリセット可
能なカウンタ（VCT）とを具える。これらのカウンタの
出力端子はプログラマブルメモリ（PM）のアドレス入力
端子に結合され、プログラマブルメモリ（PM）の入力端
子は識別情報（Ｉ）により切り換え可能なマルチプレク
サ（MUX）を介してスタート信号（ST）、ストップ信号
（SP）、選択信号（SE）及び書込み−読出し信号（WR）
を発生するための論理回路（Pr,Ar）に接続される。こ
れらの信号は、少なくとも一部が、クロックパルスCP1
の制御のもとで同じ書込み速度と読出し速度でそれぞれ
色情報又は輝度情報を蓄積し且つ供給するメモリ67及び
66に加えられる。加えて異なる書込み速度（クロックパ
ルスYCP,UCP及びVCP）及び同一の読出し速度（クロック
パルスCP1）で輝度情報又は色情報を蓄積し、且つ供給
するメモリ59及び60即ちYL1及びYL2;UL1,UL2並びにVL1,
VL2が存在する。この目的で第６図の符号化回路は切り
換え自在のクロックパルス源（PLL,HCT,56,61）を備
え、このクロックパルス源が論理回路と識別情報源51と
により制御される。

【図面の簡単な説明】

第１図は二次元図で本発明に係るカラーテレビジョン方
式の可能な一つの信号構造を示す説明図、第2aないし2e図は信号構造のいくつかの形態を示す説明
図、第２図はそこにおけるライン期間並びにフィールド
期間及び一画像期間の方向を示す説明図、第３図はデータ受信機における復号化回路の一実施例の
ブロック図、第４図は第３図に示した復号化回路の一部を詳細に示し
たブロック図、第５図は第３図の一部を一層詳細に示したブロック図、第６図はデータ発生器における符号化回路の一実施例の
ブロック図である。１……入力端子 2,3,4……出力端子、５……信号分離器６……低域フィルタ、７……直並列変換器８……発振器、９……カウンタ回路 10……プログラマブルメモリ 12……マルチプレクサ、13……マルチプレクサ 14……組合せ論理回路、15……制御回路 16……色メモリ、17……A/D変換器 18……マルチプレクサ 19,20……ライン伸張メモリ 21……制御回路、22……マルチプレクサ 23……D/A変換器、24……低域フィルタ 30……1/2除算器、31……1/3除算器 32……1/2除算器 33〜38……Ｄフリップフロップ 50……信号源（Y,U,V,S） 51……信号源（Ｉ）、52……選択キー 53……信号発生器、54……信号分離器 56……マルチプレクサ、57……低域フィルタ 58……A/D変換器 59〜60……ライン圧縮メモリ 61……制御回路 62,63……マルチプレクサ 64,65……信号処理回路 66……フィールドメモリ 67……色メモリ、68……制御回路 69……マルチプレクサ、70……D/A変換器 71……加算回路、72……低域フィルタ 73……出力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者ヘラルド・デ・ハ−ンオランダ国5621ベ−ア−・アインド−フエン・フル−ネヴアウツウエツハ１ (72)発明者フランシスクス・ウイルヘルムス・ペトルス・フレ−スウイエイクオランダ国5621ベ−ア−・アインド−フエン・フル−ネヴアウツウエツハ１ (56)参考文献特開昭53−5926（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも１個のデータ発生器と、少なく
とも１個のデータ受信機と、該データ発生器とデータ受
信機との間に設けられる伝送又はデータ蓄積チャネルと
を具え、データ発生器が輝度、色、同期及び識別情報を
含む信号を発生する少なくとも１個の信号源と、前記信
号の少なくとも一部を適切に時間圧縮して時分割多重符
号化する符号化回路とを具え、該符号化回路が前記伝送
チャネルを介して伝送するため又は前記データ蓄積チャ
ネルに蓄積するための時分割多重符号化信号を供給する
出力端子を有しており、前記データ受信機が前記チャネ
ルに結合されて、前記符号化回路の動作にほぼ適合する
動作をして、主として前記データ発生器における前記信
号源により発生されるデータに対応する少なくとも輝度
及び色情報を含む信号を供給する復合化回路を具えてい
る、時分割多重符号化によるカラーテレビジョン伝送又
はデータ蓄積方式に用いるデータ受信機において、前記
識別情報が、輝度情報及び色情報が適切に圧縮されて存
在するテレビジョンラインの可変数又はテレビジョンラ
インの可変部分にそれぞれ関連する複数の情報成分を含
み、且つ前記復合化回路が少なくとも１個のプリセット
可能なカウンタ（９）と、該カウンタに後続し、前記識
別情報によって制御される多重出力端子（13）を有する
プログラマブルメモリ（10）と、該メモリに後続し、前
記識別情報により切り換えることのできるクロックパル
ス源（8,9,12,21）の制御のもとで、或る書込み速度及
びいくつかの読出し速度のうちの一つの読出し速度で輝
度又は色情報を蓄積したり、出力したりする少なくとも
１個のメモリ用のスタート信号、ストップ信号、選択信
号及び書込み又は読出し信号を発生するための論理回路
（14）とを具えていることを特徴とするデータ受信機。
【請求項２】前記復合化回路が、テレビジョンラインの
部分を計数するライン周波数でプリセット可能なカウン
タと、テレビジョンラインを計数するフレーム又はフィ
ールド周波数でプリセット可能なカウンタとを具え、こ
れらのカウンタの出力端子をプログラマブルメモリのア
ドレス入力端子に結合させ、該プログラマブルメモリの
出力端子を、受信した識別情報により切り換えることの
できるマルチプレクサを介して論理回路に結合させ、該
論理回路がこの回路を介して切り換えることのできるク
ロックパルス源と前記識別情報の制御のもとで、同じ書
込み及び読出し速度で色情報を蓄積したり、出力したり
するためのメモリと、前記書込み速度及びいくつかの読
出し速度のうちの一つの読出し速度で輝度又は色情報を
蓄積したり出力したりするメモリとに対するスタート信
号、ストップ信号、選択信号及び書込み又は読出し信号
を発生するようにしたことを特徴とする特許請求の範囲
第１項に記載のデータ受信機。
【請求項３】前記論理回路が組合せ論理回路の形態をし
ていることを特徴とする特許請求の範囲第２項に記載の
データ受信機。
【請求項４】同じ書込み速度及び読出し速度で色情報を
蓄積したり、出力したりする前記メモリの入力及び出力
端子をマルチプレクサの入力端子に結合させ、該マルチ
プレクサを制御の目的で前記論理回路に結合させ、マル
チプレクサの後段に前記書込み速度及びいくつかの読出
速度のうちの一つの読出し速度で色情報を蓄積したり、
出力したりするメモリを後続させるようにしたことを特
徴とする特許請求の範囲第２に項記載のデータ受信機。
【請求項５】前記のプリセット可能な２個のカウンタの
プリセット入力端子にフリップフロップの直列回路を接
続し、この直列回路にライン同期パルスを供給するよう
にしたことを特徴とする特許請求の範囲第２項、第３項
及び第４項のいずれかに記載のデータ受信機。
【請求項６】フレーム周波数でプリセット可能なカウン
タにおける前記フリップフロップの直列回路にフィール
ド同期パルスも加えるようにしたことを特徴とする特許
請求の範囲第５項に記載のデータ受信機。
【請求項７】前記切り換えることのできるクロックパル
ス源が同期をとられた発振器と、この発振器に結合さ
れ、テレビジョンラインの部分を計数するライン周波数
でプリセット可能なカウンタと、出力側に異なるクロッ
ク周波数でクロックパルスが現われるマルチプレクサ
と、前記書込み速度といくつかの読出し速度の一つでメ
モリを制御するメモリ制御回路とを具えることを特徴と
する特許請求の範囲第２項ないし第６項のいずれかに記
載のデータ受信機。