JP2606178Y2 - デバイスの容量負荷特性測定回路 - Google Patents

デバイスの容量負荷特性測定回路

Info

Publication number
JP2606178Y2
JP2606178Y2 JP1992065858U JP6585892U JP2606178Y2 JP 2606178 Y2 JP2606178 Y2 JP 2606178Y2 JP 1992065858 U JP1992065858 U JP 1992065858U JP 6585892 U JP6585892 U JP 6585892U JP 2606178 Y2 JP2606178 Y2 JP 2606178Y2
Authority
JP
Japan
Prior art keywords
switch
capacitive load
output
comparator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1992065858U
Other languages
English (en)
Other versions
JPH0625774U (ja
Inventor
孝弘 永田
Original Assignee
安藤電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安藤電気株式会社 filed Critical 安藤電気株式会社
Priority to JP1992065858U priority Critical patent/JP2606178Y2/ja
Publication of JPH0625774U publication Critical patent/JPH0625774U/ja
Application granted granted Critical
Publication of JP2606178Y2 publication Critical patent/JP2606178Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】ICテスタなどでは、測定される
デバイスにスイッチを介して容量負荷を接続し、デバイ
スの容量負荷特性を測定する。この場合、スイッチの抵
抗分が原因で測定誤差が生ずる。この考案は、この測定
誤差を相殺し、容量成分だけを負荷としたときと同じ測
定結果が得られるデバイスの容量負荷特性測定回路につ
いてのものである。
【0002】
【従来の技術】次に、従来技術によるデバイスの容量負
荷特性測定回路を図2により説明する。図2の1はドラ
イバ、2はスイッチ、3は比較器、4は容量負荷、5は
スイッチ、7は反転回路、10は測定されるデバイスで
ある。スイッチ2はドライバ1をオンオフし、スイッチ
5は容量負荷4をデバイス10に接続したり、切り離し
たりする。ICテスタでは、図2のデバイス10に容量
負荷4を接続し、デバイス10の容量負荷特性を測定す
る。
【0003】端子8には、スイッチ2とスイッチ5をオ
ンオフする制御信号が加えられる。スイッチ5の制御信
号は反転回路7により反転されるので、スイッチ5とス
イッチ2は反転動作をする。デバイス10がIモード状
態ではスイッチ2をオンにし、ドライバ1の出力をデバ
イス10に加える。このとき、スイッチ5はオフなの
で、ドライバ1に容量負荷4は接続されない。
【0004】デバイス10が0モード状態では、スイッ
チ2をオフにし、ドライバ1をデバイス10から切り離
し、スイッチ5をオンにするので、デバイス10に容量
負荷4が接続される。端子9からはデバイス10の出力
電圧判定用の比較電圧が比較器3に加えられ、端子11
から比較器3の判定結果が出力される。
【0005】
【考案が解決しようとする課題】デバイス10が0モー
ド状態のときは、デバイス10に容量負荷4が接続され
る。このとき、スイッチ5がオンになると抵抗として作
用し、比較器3はデバイス10を容量と抵抗の直列回路
の負荷として測定するので、容量だけの負荷と比較し、
測定誤差が生じる。
【0006】この考案は、デバイスの容量負荷特性を測
定するとき、容量負荷にオン抵抗をもったスイッチが直
列に接続されても、このスイッチのオン抵抗を相殺し、
デバイスに対して容量負荷だけの測定結果が得られるデ
バイスの容量負荷特性測定回路の提供を目的とする。
【0007】
【課題を解決するための手段】上記目的は、ドライバ
(1)の出力ラインを第1のスイッチ(2)を介して
バイス(10)に接続し、該第1のスイッチ(2)によ
り前記ドライバ(1)から出力ラインに出力される出力
信号をオンオフし、デバイス(10)から出力される応
答出力を該出力ラインから分岐した分岐ラインを介して
比較器(3)の第1の入力端子に入力し、該比較器
(3)の第2の入力端子に比較電圧を入力し、前記分岐
ラインの途中に容量負荷(4)の一端を接続し、該容量
負荷(4)の他端を第2のスイッチ(5)を介して基準
電位ラインに接続し、前記第1のスイッチ(2)と前記
第2のスイッチ(5)とを逆相で動作させるように構成
されたデバイスの容量負荷特性測定回路において、前記
容量負荷(4)を前記比較器(3)の第1の入力端子と
第2の入力端子との間に接続し、前記第2のスイッチ
(5)と並列に抵抗(6)を接続し、該第2のスイッチ
(5)が接続された前記基準電位ラインに前記比較電圧
を入力させるとともに、該比較電圧を該第2のスイッチ
(5)と前記抵抗(6)を介して前記比較器(3)の第
2の入力端子に入力させるように構成したことを特徴と
するデバイスの容量負荷特性測定回路により達成され
【0008】
【作用】次に、この考案によるデバイスの容量負荷特性
測定回路を図1により説明する。図1の6は抵抗であ
り、その他の部品は図2と同じものである。抵抗6はス
イッチ5と並列に接続され、端子9からの比較電圧は抵
抗6を介して比較器3に接続される。スイッチ5がオフ
のとき、比較器3に比較電圧が供給されなくなるのを防
ぐため、抵抗6は数kΩ〜数十kΩのものを使用する。
【0009】図1のデバイス10が0モードのときは、
スイッチ2はオフ、スイッチ5はオンである。デバイス
10の出力電圧が変化すると、容量負荷4にAC電流が
流れ、デバイス10の負荷に対する電圧波形が比較器3
に加えられる。このときデバイス10にかかる負荷は容
量負荷4の容量成分と、スイッチ5のオン抵抗による抵
抗成分の直列回路となる。
【0010】比較器3に加えられる比較電圧もスイッチ
5の抵抗成分に流れるAC電流とともに変化するので、
みかけ上、比較器3の判定結果は、デバイス10の負荷
のうち抵抗成分の負荷は相殺され、容量成分だけの負荷
の測定結果が得られる。ただし、真の容量負荷だけを接
続したときのデバイス10の出力波形はデバイス10の
出力抵抗と容量負荷との時定数で決まるが、図1では容
量負荷と直列にスイッチ5のオン抵抗が含まれるので、
真のデバイス10の出力波形と一致させるため、容量負
荷4の値を計算で求める。
【0011】デバイス10の出力抵抗をR1、スイッチ
5のオン抵抗をR2、デバイス10に接続したい真の容
量負荷をC1、実際に使用する容量負荷4をC2とする
と、次の式(1) の関係が成立するので、式(2) が得られ
る。 C1×R1=C2×(R1×R2)………………(1) C2=(C1×R1)/(R1+R2)…………(2)
【0012】
【実施例】次に、デバイス10の真の容量負荷の波形を
図3により説明する。図3は、デバイス10の出力電圧
のHレベルを+ 2.5V、Lレベルを+ 0.5V、デバイス
10の出力抵抗を30Ω、容量負荷4を 100PFとしたと
きの理想状態の波形である。
【0013】次に、図2の容量負荷の波形を図4により
説明する。図4も、図3と同じ条件の値を設定している
が、図4では、スイッチ5のオン抵抗のために、図3と
同じ出力波形は得られない。
【0014】次に、図1の容量負荷の波形を図5により
説明する。図5は、図3と同様にデバイス10の出力電
圧のHレベルを+ 2.5V、Lレベルを+ 0.5V、デバイ
ス10の出力抵抗を30Ω、スイッチ5のオン抵抗を50Ω
とし、接続したい容量負荷を100PFとする。この関係
を式(2) に代入すると、C2=37.5PFが得られる。
【0015】このときのデバイス10の出力波形は図5
アに示すようになる。端子9から入力する比較電圧は、
スイッチ5のオン抵抗と、デバイス10の出力電圧の変
化によるAC電流のために図5イのようになる。したが
って、比較器3の判定波形としてはみかけ上、図5アの
電圧から図5イの電圧の変化分を差し引いた図5ウの波
形となる。図5ウは図3の波形と一致する。
【0016】
【考案の効果】この考案によれば、デバイスの容量負荷
特性を測定するとき、容量負荷にオン抵抗をもったスイ
ッチが直列に接続されても、このスイッチのオン抵抗を
相殺するので、デバイスの容量負荷接続時のAC特性を
測定誤差なく測定することができる。
【図面の簡単な説明】
【図1】この考案によるデバイスの容量負荷特性測定回
路の回路図である。
【図2】従来技術によるデバイスの容量負荷特性測定回
路の回路図である。
【図3】デバイス10の真の容量負荷の波形図である。
【図4】図2の場合の容量負荷の出力波形である。
【図5】図1の場合の容量負荷の出力波形である。
【符号の説明】
1 ドライバ 2 スイッチ 3 比較器 4 容量負荷 5 スイッチ 6 抵抗 7 反転回路 10 デバイス

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 ドライバ(1)の出力ラインを第1のス
    イッチ(2)を介してデバイス(10)に接続し、該第
    1のスイッチ(2)により前記ドライバ(1)から出力
    ラインに出力される出力信号をオンオフし、デバイス
    (10)から出力される応答出力を該出力ラインから分
    岐した分岐ラインを介して比較器(3)の第1の入力端
    子に入力し、該比較器(3)の第2の入力端子に比較電
    圧を入力し、前記分岐ラインの途中に容量負荷(4)の
    一端を接続し、該容量負荷(4)の他端を第2のスイッ
    チ(5)を介して基準電位ラインに接続し、前記第1の
    スイッチ(2)と前記第2のスイッチ(5)とを逆相で
    動作させるように構成されたデバイスの容量負荷特性測
    定回路において、前記容量負荷(4)を前記比較器(3)の第1の入力端
    子と第2の入力端子との間に接続し、前記第2のスイッ
    チ(5)と並列に抵抗(6)を接続し、該第2のスイッ
    チ(5)が接続された前記基準電位ラインに前記比較電
    圧を入力させるとともに、該比較電圧を該第2のスイッ
    チ(5)と前記抵抗(6)を介して前記比較器(3)の
    第2の入力端子に入力させるように構成した ことを特徴
    とするデバイスの容量負荷特性測定回路。
JP1992065858U 1992-08-27 1992-08-27 デバイスの容量負荷特性測定回路 Expired - Fee Related JP2606178Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992065858U JP2606178Y2 (ja) 1992-08-27 1992-08-27 デバイスの容量負荷特性測定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992065858U JP2606178Y2 (ja) 1992-08-27 1992-08-27 デバイスの容量負荷特性測定回路

Publications (2)

Publication Number Publication Date
JPH0625774U JPH0625774U (ja) 1994-04-08
JP2606178Y2 true JP2606178Y2 (ja) 2000-09-25

Family

ID=13299136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992065858U Expired - Fee Related JP2606178Y2 (ja) 1992-08-27 1992-08-27 デバイスの容量負荷特性測定回路

Country Status (1)

Country Link
JP (1) JP2606178Y2 (ja)

Also Published As

Publication number Publication date
JPH0625774U (ja) 1994-04-08

Similar Documents

Publication Publication Date Title
US4296413A (en) Resistance-bridge to frequency converter with automatic offset correction
WO2007032305A1 (ja) 座標位置検出装置
JP2606178Y2 (ja) デバイスの容量負荷特性測定回路
US4267468A (en) Temperature sensing circuit
JP2793909B2 (ja) 組合わせ入出力点を有する入出力モジュール
JPH057582Y2 (ja)
JPH0524222Y2 (ja)
JP3389528B2 (ja) インピーダンス/電圧変換装置
JP3433568B2 (ja) 終端回路
JPH01237702A (ja) プログラマブルコントローラの入力装置
CN1639548A (zh) 用于传导限位开关的现场设备电子装置
JPH0641179Y2 (ja) 電流切り換え回路
KR890008409Y1 (ko) 온도차 검출회로
JP2984936B2 (ja) 絶縁抵抗計
JP3006219B2 (ja) 測定用電圧印加回路
JPH0212066A (ja) 測定用電源装置
JPH09145748A (ja) 電流測定装置
JPH0353181Y2 (ja)
SU1039034A1 (ru) Электронный коммутатор аналоговых сигналов
JPH0731218B2 (ja) 抵抗測定装置
JP2554575B2 (ja) 素子特性値測定装置
JPH057583Y2 (ja)
JPH0134130Y2 (ja)
RU2099722C1 (ru) Измеритель малых сопротивлений
JPH0635195Y2 (ja) 時間間隔計測回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees