JP2597404B2

JP2597404B2 - 積分型ａ／ｄ変換器

Info

Publication number: JP2597404B2
Application number: JP1138316A
Authority: JP
Inventors: 邦雄森; 祥男田辺
Original assignee: 株式会社寺岡精工
Priority date: 1989-05-31
Filing date: 1989-05-31
Publication date: 1997-04-09
Anticipated expiration: 2012-04-09
Also published as: JPH033519A

Description

【発明の詳細な説明】

「産業上の利用分野」この発明はロードセル方式の電子秤装置などに用いて
好適な積分型A/D変換器に関する。「従来の技術」第６図は従来のA/D変換器を用いて構成されるロード
セル式電子秤装置の構成を示すブロック図である。同図
において、１はこの装置で取り扱われる品物の荷重が加
えられる歪ゲージ、２は歪ゲージ１の出力電圧を増幅す
るアンプ、３はアンプ２の出力電圧をデジタル信号に変
換するA/D変換器、４はこの装置全体を制御するCPU、５
はこの装置によって測定された品物の荷重、ｇ単価、金
額等を表示する表示部、６は操作部であって、キースイ
ッチ等を備えており、キースイッチによって入力される
品物のｇ単価等の情報を検知してCPU4に送る。歪ゲージ１の等価回路は、第６図に示すように、抵抗
R₁〜R₄からなるホイートストンブリッジで構成される。
第６図では、抵抗R₁およびR₃の共通接続点に基準電圧Vr
efが与えられ、抵抗R₂およびR₃の共通接続点が接地され
ており、抵抗R₁およびR₂の共通接続点の電位Vbと、抵抗
R₃およびR₄の共通接続点の電位Vaとの電位差をアンプ２
によって増幅するようになっている。ここで、ロードセ
ル１の荷重が増えると、抵抗R₁およびR₄の抵抗値は大き
くなって、抵抗R₂およびR₃の抵抗値は小さくなるように
なっている。従って、荷重が増えると、電位Vaは高くな
ると共に電位Vbは低くなり、アンプ２から荷重に比例し
たアナログ電圧が出力される。そして、このアナログ電
圧は、A/D変換器３によってデジタルデータに変換され
てCPU4に入力され、CPU4によってデジタルデータが示す
荷重と操作部６から入力された単価とに基づいて値段が
演算され、演算の結果得られた値段が重量、単価と共に
表示部５に表示される。ところで、実際には歪ゲージ１には、取り扱う品物の
荷重以外に、秤皿およびその取付部材等の初期荷重が加
えられるため、秤皿に品物が載っていない場合でも歪ゲ
ージ１の出力電圧Va−Vbは０にならない。従って、正確
な重量測定を行うためには、歪ゲーシ１の出力電圧から
初期荷重分を減算する処理、すなわち、ゼロ調整を実施
する必要がある。しかも、初期荷重は計量器の構造によ
って異なるので、ゼロ調整は、計量器の構造の異なった
個々のものについて、実施する必要がある。理論的には、A/D変換器３から出力されたデジタルデ
ータから初期荷重相当のデータを減算することにより、
ゼロ調整の実施が可能である。しかし、A/D変換器３に
は、A/D変換可能なアナログ入力電圧の範囲に対して制
限があるから、このようにデジタルデータに変換した後
でゼロ調整を行ったのでは、測定可能な品物の重量の範
囲が初期荷重分だけ狭くなってしまう。A/D変換器に
は、品物の重量と初期荷重との総和に対応したアナログ
電圧が入力されるからである。そして、かかる不具合が
生じないようにするためには、A/D変換器３の前段、す
なわち、アナログ回路部分でゼロ調整を行う必要があ
る。このため従来は、オフセット電圧を発生する回路を、
A/D変換器３の入力部に接続し、オフセット電圧をA/D変
換器３の入力電圧に加算すると共に、オフセット電圧値
を調整することによりゼロ調整が行われていた。このオ
フセット電圧の発生回路としては、例えば可変抵抗によ
ってバイアス電圧の切り換えが可能なアンプ、あるい
は、微調整を行う場合にはポテンショメータが用いられ
る。なお、この種のゼロ調整が可能なA/D変換器につい
ては、例えば特開昭57−207831号公報に開示されてい
る。「発明が解決しようとする課題」しかしながら、上述したように、バイアス電圧を調整
する方法を用いる場合、粗調整のためのバイアス抵抗値
切換用のディップスイッチと微調整用のポテンショメー
タが必要となる。このため下記の欠点がある。ディップスイッチ、抵抗、ポテンショメータが必要な
のでコスト高となる。特に精密抵抗、ポテンショメータ
は高価である。ディップスイッチ、抵抗、ポテンショメータを外部か
ら容易に調整可能な位置に配置しなければならず、配置
スペースが必要となる。しかも、これらの素子は配置場
所が制限されるので、プリント基板の配置、ひいては装
置の構成の大きな制約になる。ロードセルの出力を確認しながらディップスイッチと
ポテンショメータを調整しなければならず調整作業が複
雑で熟練を必要とする。この発明は上述した事情に鑑みてなされたものであ
り、A/D変換可能なアナログ入力電圧の範囲を狭めるこ
となく容易にゼロ調整を行うことができ、かつ、安価な
積分型A/D変換器を提供することを目的としている。「課題を解決するための手段」上記課題を解決するため、第１の発明は、少なくとも
積分器および計時手段を有し、前記積分器によって被変
換信号を積分すると共に、該積分値に応じた期間、前記
計時手段によって計時を行い、該計時データを前記被変
換信号に対応するデジタルデータとして出力するように
した積分型A/D変換器において、前記積分器に前記被変
換信号を第１のアナログスイッチを介して供給するよう
にすると共に、該積分器に電圧が一定なゼロ調整信号を
第２のアナログスイッチを介して供給するようにし、か
つ、前記第１のアナログスイッチを導通させて前記被変
換信号を前記積分器に供給する期間のうち、予め記憶さ
れたゼロ調整データに対応した期間だけ前記第２のアナ
ログスイッチを導通させ、前記被変換信号およびゼロ調
整信号を共に前記積分器に供給するようにしたことを特
徴としている。また、第２の発明は、少なくとも積分器および計時手
段を有し、前記積分器によって被変換信号を積分すると
共に、該積分値に応じた期間、前記計時手段によって計
時を行い、該計時データを前記被変換信号に対応するデ
ジタルデータとして出力するようにした積分型A/D変換
器において、一端に前記被変換信号が入力されると共に
電圧が一定なゼロ調整信号が第１のアナログスイッチを
介して入力され、これらの信号を加算した信号を増幅す
る増幅器を備えると共に、該増幅器の出力信号を第２の
アナログスイッチを介して前記積分器へ供給するように
し、前記第２のアナログスイッチを所定期間導通させて
前記増幅器の出力信号を前記積分器へ該所定期間供給す
ることにより前記被変換信号の積分を行うと共に、該所
定期間のうち予め記憶されたゼロ調整データに対応した
期間だけ前記第１のアナログスイッチを導通させるよう
にしたことを特徴としている。「作用」上記第１または第２の発明によれば、ゼロ調整信号が
積分される積分期間が、ゼロ調整データに基づいて制御
される。従って、被変換信号が基準値の時に出力デジタ
ルデータが基準値に対応するデータとなるように、ゼロ
調整データを調整することにより、ゼロ調整を行うこと
ができる。「実施例」以下、図面を参照して本発明の実施例を説明する。

【第１実施例】第１図は本発明の第１の実施例による積分型A/D変換
器の回路図である。なお、同図には、前述した歪ゲージ
１の出力電圧をA/D変換する場合の構成が示されてい
る。第１図において、11は歪ゲージ１の出力を増幅する差
動アンプであり、歪ゲージ１に加えられる荷重に応じた
負の電圧−Vxを出力する。また、12は、オペアンプ12
a、抵抗R₁₂₁およびR₁₂₂によって構成される増幅器であ
り、オペアンプ12aの非反転入力端は接地され、出力端
と反転入力端との間には抵抗R₁₂₂が帰還抵抗として介挿
され、反転入力端には抵抗R₁₂₁が入力抵抗として接続さ
れる。そして、増幅器12によって基準電圧Vrefが増幅さ
れ、電圧−Vz＝−（R₁₂₂/R₁₂₁）Vrefが得られる。13は
積分器であり、オペアンプ13aと、その出力端および反
転入力端の間に介挿接続される積分用コンデンサCfとか
らなり、さらにオペアンプ13aの非反転入力端はコンデ
ンサCjの一端に接続され、コンデンサCjの他端には接地
されている。14は積分器13の出力レベルを判定する比較
器であり、反転入力端には積分器13の出力電圧Vcが与え
られ、非反転入力端には接地電位が与えられる。上述の
コンデンサCjは、オフセット補正用として接続されてい
るものであり、オペアンプ13aおよび比較器14からなる
直列回路の入力オフセットをキャンセルする電圧が充電
されるようになっている。 AS₁〜AS₅は各々アナログスイッチである。また、21は
この積分型A/D変換器全体の制御を行う制御部、23はカ
ウンタ、24はバッテリバックアップされた不揮発性のメ
モリである。アナログスイッチAS₁の一端には差動アンプ11の出力
電圧−Vxが与えられ、アナログスイッチAS₂の一端には
基準電圧Vrefが与えられる。そして、アナログスイッチ
AS₁およびAS₂の各々の他端は共通接続され、抵抗R₁₁を
介し、オペアンプ13aの反転入力端に接続される。ま
た、アナログスイッチAS₄の一端は増幅器12の出力端に
接続され、アナログスイッチAS₃の一端には基準電圧Vre
fが与えられる。そして、アナログスイッチAS₃およびAS
₄の各々の他端は共通接続され、抵抗R₁₂を介し、オペア
ンプ13aの反転入力端に接続される。すなわち、抵抗R₁₁を介して入力される電流と抵抗R₁₂
を介して入力される電流との和が積分器13によって積分
されるようになっており、かつ、アナログスイッチAS₁
〜AS₄をオン／オフ切り換えることにより、各抵抗R₁₁お
よびR₁₂に流れる電流が切り換えられるようになってい
る。また、アナログスイッチAS₅は比較器14の出力端と
オペアンプ13aの非反転入力端（コンデンサCjの非接地
端子）との間に介挿接続され、制御部21によってオン／
オフ制御される。そして、以下説明するように、制御部21は、上位機器
からの指令に従って、カウンタ23のカウント制御および
メモリ24に対するデータ入出力を行うと共に、アナログ
スイッチAS1〜AS5のオン／オフ制御を行う。入出力ポートを介し、A/D変換の実行を指示する指令
が入力されると、制御部21は、不揮発性メモリ24に予め
記憶されたゼロ調整データを読み出す。なお、このゼロ
調整データについては後述する。次いで、制御信号RU,R
R,＋ZERO,−ZEROを“0"にしてアナログスイッチAS1〜AS
4をオフにし、制御信号OCを所定期間“1"にしてアナロ
グスイッチAS₅を所定期間オンにする。この結果、コン
デンサCjは、オペアンプ13aのオフセット電圧と、比較
器14のオフセット電圧との和に相当する電圧に充電さ
れ、オペアンプ13aおよび比較器14のオフセットがキャ
ンセルされる。次に、所定時間経過後（この時、アナログスイッチAS
₅がオフに戻っている）、以下説明するようにアナログ
スイッチAS1〜AS4のオン／オフ制御およびカウンタ23の
カウント制御が行われる。＜ゼロ調整データの数値部が０の場合＞被変換電圧Vxにオフセットがなく、ゼロ調整の必要が
ない場合、ゼロ調整データの数値部は「０」となってい
る。以下、第２図（ａ）を参照し、この場合の動作を説
明する。制御部21は、制御信号RUを“1"とし、アナログスイッ
チAS₁を期間ＴRの間オン状態とする。この期間、アナロ
グスイッチAS₁を介し、抵抗R₁₁に電流−Vx/R₁₁が流れ、
これが積分器13によって積分される。従って、この期間
ＴRにおいて、積分器13の出力電圧は被変換電圧Vxに比
例した勾配で上昇する。ここで、積分器13の出力電圧Vc
は正であるので、比較器14の出力は“0"となっている。期間ＴRが終了すると、制御部21はアナログスイッチA
S₁をオフし、かつ、アナログスイッチAS2をオンにする
と共に、カウンタ23に制御信号を送りカウンタ動作を開
始させる。これにより、基準電圧Vrefが抵抗R₁₁に与え
られ、抵抗R₁₁にはVref/R₁₁なる電流が流れる。そし
て、この電流が積分器13によって積分される。また、こ
の積分動作と並行し、カウンタ23のカウント動作が進め
られる。そして、積分器13の出力電圧Vcは基準電圧Vref
に比例した時間勾配で低下する。そして、電圧Vcが、比
較器14の基準レベル（接地レベル）に至ると、比較器14
の出力は“1"になる。比較器14の出力が“1"になると、制御部21はこれを検
知し、カウンタ23に制御信号を送ってカウント動作を停
止し、カウンタ23のカウント値、すなわち、基準電圧Vr
efに応じた勾配での積分動作が行われた期間Ｔに対応す
るデジタルデータを読む。以上説明したように、期間Ｔ
Rにおいては、被変換電圧Vxに比例した勾配で積分器13
の出力電圧Vcが上昇し、期間Ｔにおいては、基準電圧Vr
efに比例した勾配で出力電圧Vcが下降するので、 VrefT＝VxTR ……（１）なる関係が成り立つ。式（１）より明らかなように、期
間Ｔは被変換電圧Vxに比例しているから、この期間Ｔに
対応するカウンタ23のカウント値を被変換電圧Vxに対応
したデジタルデータとして用いることができる。そし
て、制御部21は、カウンタ23から取り込んだカウント値
を歪ゲージ１の荷重に対応したデジタルデータとして、
入出力ポート22を介し、上位機器に転送する。＜ゼロ調整データが負の場合＞次に、被変換電圧Vxに負のオフセットがある場合の動
作を、第２図（ｂ）を参照し説明する。この場合、メモ
リ24にはゼロ調整データとして負の数値が記憶されてい
る。そして、前述の期間ＴRにおいて、制御部21はアナ
ログスイッチAS1をオンすると共に、ゼロ調整データが
示す期間t₁だけ、制御信号−ZEROを“1"とし、アナログ
スイッチAS₄をオンとする。この結果、抵抗R₁₂に−Vz/R
₁₂なる電流が流れ、これが抵抗R₁₁に流れる電流−Vx/R
₁₁と共に積分器13によって積分される。ここで、抵抗R
₁₁と抵抗R₁の抵抗値が等しいものとすると、積分器13の
出力電圧Vcは被変換電圧Vxおよび電圧Vzに比例した勾配
で上昇する。そして、期間t₁が終了すると、制御信号−
ZEROを“0"とし、アナログスイッチAS4をオフする。こ
れにより、以後、積分器13の出力電圧Vcは、被変換電圧
Vxのみに比例した勾配で上昇する。そして、期間ＴRが
終了すると、上述と同様に、積分器13では基準電圧Vref
に従った積分動作が行われると共にこの積分期間T₁のカ
ウントが行われる。この場合、（Vx＋Vz）t₁＋Vx（ＴR
−t₁）＝VrefT₁ ……（２）なる関係が成り立つので、となる。すなわち、ゼロ調整データによって指定される
電圧Vzの印加期間t₁に従って、基準電圧Vrefに従って積
分が行われる期間T₁が変化する。従って、カウンタ23の
カウント値、すなわち、被変換電圧Vxに対応したデジタ
ルデータは、ゼロ調整データに従って変化する。第２図
（ｂ）における折れ線B₁,B₂,B₃はゼロ調整データの大き
さを各種変化させた場合の積分器13の出力電圧Vcの変化
の様子を示したものである。＜ゼロ調整データが正の場合＞次に、被変換電圧Vxに正のオフセットがある場合の動
作を、第２図（ｃ）を参照し説明する。この場合、メモ
リ24にはゼロ調整データとして正の数値が記憶されてい
る。そして、前述の期間ＴRにおいて、制御部21はアナ
ログスイッチAS1をオンすると共に、ゼロ調整データが
示す期間t₂だけ、制御信号＋ZEROを“1"とし、アナログ
スイッチAS₃をオンとする。この結果、抵抗R₁₂にVfef/R
₁₂なる電流が流れ、これが抵抗R₁₁に流れる電流−Vx/R
₁₁と共に積分器13によって積分される。ここで、抵抗R
₁₁と抵抗R₁の抵抗値が等しいものとすると、積分器13の
出力電圧Vcは基準電圧Vrefと被変換電圧Vxの差に比例し
た勾配で下降する。そして、期間t₂が終了すると、制御
信号＋ZEROを“0"とし、アナログスイッチAS₃をオフす
る。これにより、以後、積分器13の出力電圧Vcは、被変
換電圧Vxのみに比例した勾配で上昇する。そして、期間
ＴRが終了すると、上述と同様に、積分器13では基準電
圧Vrefに従った積分動作が行われると共にこの積分期間
T₂のカウントが行われる。この場合、（Vx−Vref）t₂＋Vx（ＴR−t₂）＝VrefT₂ ……（４）なる関係が成り立つので、となる。すなわち、ゼロ調整データによって指定される
期間t₂に従って、カウンタ23のカウント値、すなわち、
被変換電圧Vxに対応したデジタルデータが変化する。第
２図（ｃ）における折れ線C₁,C₂,C₃はゼロ調整データの
大きさをを各種変化させた場合の積分器13の出力電圧Vc
の変化の様子を示したものである。このように、本実施例では被変換電圧Vxに対応したデ
ジタルデータをゼロ調整データに従って変化させること
ができる。従って、被変換電圧Vxにオフセットがある場
合は、それに対応したゼロ調整データをメモリ24に書き
込んでおくことにより、A/D変換のゼロ調整を行うこと
ができる。

【第２実施例】第３図はこの発明の第２の実施例によるA/D変換器の
回路図である。なお、この図において、前述した第１図
と対応する部分には同一の符号を付し、その説明を省略
する。第３図において、15はオペアンプ15aおよび帰還抵抗R
₁₅によって構成される増幅器、16はオペアンプ16a、入
力抵抗R₁₆₁、帰還抵抗R₁₆₂およびR₁₆₃によって構成され
る増幅器である。ここで、増幅器15には歪ゲージの出力
電圧Vaが入力される。また、増幅器16を構成するオペア
ンプ16aの非反転入力には歪ゲージ１の出力電圧Vbが入
力され、反転入力には増幅器15の出力電圧Veが入力抵抗
R₁₆₁を介して入力される。そして、これらの増幅器15お
よび16により、歪ゲージ１の出力電圧VaおよびVbの差動
増幅が行われるようになっている。そして、増幅器16の
出力電圧VyがアナログスイッチAS₁および抵抗R₁₀を介
し、積分器13に入力されるようになっている。比較器14
の非反転入力と、オフセット補正用のコンデンサCjの積
分器13に接続されていない方の端子は共通接続され、こ
の共通接続点に増幅器15から共通電位として電圧Veが与
えられる。さらに、オペアンプ15aの反転入力端にはアナログス
イッチAS₆の一端が接続され、オペアンプ16aの帰還抵抗
R₁₆₂およびR₁₆₃の接続点にはアナログスイッチAS₇の一
端が接続されている。そして、アナログスイッチAS₆お
よびAS₇の各々の他端は正極が接地された定電流源CURの
負極に共に接続される。アナログスイッチAS6およびAS7
は、各々、制御信号−ZEROおよび＋ZEROによって、オン
／オフ制御される。この積分型A/D変換器において、積分器13および比較
器14のオフセットキャンセル動作は、前述の第１実施例
と同様であり、アナログスイッチAS₅をオンとし、アナ
ログスイッチAS₁をオフとすることにより行われる。他
の動作についても、基本的に第１実施例と同じである
が、第１実施例のように積分器13の入力部でゼロ調整デ
ータに応じた電流を加算するのではなく、ゼロ調整デー
タに応じた期間だけ、増幅器15あるいは16にオフセット
を与えるようにした点が第１実施例と異なる。ここで、増幅器15および16のオフセット制御について
説明する。ゼロ調整データが０の場合は、被変換電圧の
積分期間中（第２図のＴRに対応）、アナログスイッチA
S₆およびAS₇は共にオフにする。この場合、歪ゲージ１
の出力電圧Vaは、増幅器15を介し、シフトすることな
く、共通電位Veとなって、コンデンサCjおよび比較器14
の共通接続点に与えられる。また、増幅器16からは歪ゲ
ージ１の出力電圧Vbと、増幅器15の出力電圧Veとの差が
増幅される。そして、増幅器16の出力電圧Vyがアナログ
スイッチAS₁を介して抵抗R₁₀に与えら、抵抗R₁₀に流れ
る電流、すなわち、歪ゲージ１の出力電圧Va−Vbに比例
した電流が積分器13によって積分される。さて、ゼロ調整データが負の数値である場合、ゼロ調
整データによって指定される期間、アナログスイッチAS
₆がオンとされ、抵抗R₁₅に定電流源CURの電流Ｉが流れ
る。この結果、増幅器15の出力電圧Veに、電流Ｉによる
オフセットI R₁₅が生じ、増幅器16の出力電圧Vyの絶対
値が大きくなる。従って、積分器13の出力電圧Vcの勾配
が大きくなる。ゼロ調整データが正の数値の場合、ゼロ調整データに
よって指定される期間、アナログスイッチAS₇がオンと
され、抵抗R₁₆₃に定電流源CURの電流Ｉが流れる。この
結果、増幅器16の出力電圧Vyに、電流Ｉによるオフセッ
トI R₁₆₃が生じ、このオフセットI R₁₆₃によって、増幅
器16の出力電圧Vyが正の電圧に変化する。従って、この
場合、ゼロ調整データによって指定される期間、積分器
13の出力電圧Vcを下降する。このように、本実施例によれば、第１実施例と同様、
ゼロ調整データに従って、ゼロ調整を行うことができ
る。

【電子秤装置への応用例】

第４図は本発明を応用した電子秤装置の構成を示すブ
ロック図であり、1aは荷重に応じたアナログ電圧を出力
するロードセル、2aはロードセル1aの出力電圧を増幅す
る増幅器、3aは上述した第１実施例あるいは第２実施例
と同様の構成を有する積分型A/D変換器、７はROM、８は
一時記憶用のRAMである。なお、この図において、前述
の第６図と対応する部分には、同一の符号が付けられて
いる。そして、以上説明した各部はバスＢにより相互に
接続されており、CPU4はROM7に記憶されている制御プロ
グラムを読み出して実行し、各部の制御を行う。さて、A/D変換器3aとして、第１図の積分型A/D変換器
を用いている場合を例に、A/D変換のゼロ調整の動作を
以下説明する。第５図はCPU4によって実行されるゼロ調
整処理の処理フローを示すフローチャートである。この
ゼロ調整処理のプログラムはROM7に記憶されている。ゼ
ロ調整を実行する場合、使用者はロードセル1aに品物を
何も載せない状態（初期荷重のみの状態）で、操作部６
を操作し、ゼロ調整コマンドを入力する。これをCPU4が
操作部６を介して検知すると、ROM7からゼロ調整処理プ
ログラムが読み出され第５図に示す処理が実行される。このフローチャートにおいて、Ｄはゼロ調整データを
示す。このゼロ調整データＤは、８ビットのデータであ
り、最上位ビットが符号ビット、他のビットは数値ビッ
トとなっている。そして、その最上位ビットが“0"でＤ
が正の数である場合、データＤの下位７ビットは第１図
のアナログスイッチAS₃をオンとする時間を指定し、最
上位ビットが“1"でデータＤが負の数の場合、データＤ
の下位７ビットはアナログスイッチAS₄をオンとする時
間を指定する。さらに詳述すると、データＤ＝「00」の
場合、アナログスイッチAS₃のオン時間は０であり、「0
1」、「02」と進むに従ってオン時間が長くなる。ま
た、データＤ＝「80」の場合、アナログスイッチAS₄の
オン時間は０であり、「81」、「82」と進むに従ってオ
ン時間は長くなる。また、P₀は荷重０の場合に対応した
A/D変換器3aのデジタル出力の基準値であり、ＰはA/D変
換器3aの実際の出力デジタルデータである。まず、ステップSP1に進むと、ゼロ調整データＤに「0
0」を初期設定する。次いでステップSP2に進み、バスＢ
を介してA/D変換器3aに、ゼロ調整データＤおよびA/D変
換の実行指示コマンドを送る。この結果、A/D変換器に
おいて、前述した第１実施例で説明した動作が行われ、
デジタルデータＰがバスＢを介し、CPU4に取り込まれ
る。そして、ステップSP3に処理が進み、CPU4はデータ
Ｐが基準値P₀より小さいか否かを判断する。そして、判
断結果が「NO」の場合、すなわち、データＰが基準値P₀
より大きい場合は、ステップSP4に進んでゼロ調整デー
タＤをインクリメントし、次いでステップSP5に進んで
ゼロ調整データＤおよびゼロ調整コマンドをA/D変換器3
aに送ってA/D変換を実行する。そして、ステップSP6に
進んで、A/D変換器3aの出力デジタルデータＰが基準値P
₀以下になったか否かを判断する。そして、判断結果が
「NO」の場合、ステップSP4に戻る。そして、A/D変換器
3aの出力デジタルデータＰが基準値P₀以下になると、ス
テップSP6の判断結果が「YES」となってステップSP7に
進む。そして、当該時点におけるゼロ調整データＤをRA
M8に記憶する。一方、ステップSP3の判断結果が「YES」の場合はステ
ップSP8に進んでゼロ調整データＤに「80」を設定し、
次いでステップSP9に進んでゼロ調整データＤおよびゼ
ロ調整コマンドをA/D変換器3aに送ってA/D変換を実行す
る。そして、ステップSP10に進んで、A/D変換器3aの出
力デジタルデータＰが基準値P₀以上になったか否かを判
断する。そして、判断結果が「NO」の場合、ステップSP
11に進んでゼロ調整データＤをインクリメントし、ステ
ップSP9に戻る。そして、A/D変換器3aの出力デジタルデ
ータＰが基準値P₀以上になると、ステップSP10の判断結
果が「YES」となってステップSP7に進む。そして、当該
時点におけるゼロ調整データＤをRAM8に記憶する。そし
て、ゼロ調整データＤは、A/D変換器3aに送られ、第１
図における不揮発性メモリ24に記憶される。このようにして、ロードセル1aの荷重が０の場合に、
A/D変換器3aの出力デジタルデータＰが基準値_０に一致
するか極めて近付くように、ゼロ調整データＤが自動設
定され、以後、設定されたゼロ調整データＤに基づいて
被変換電圧の積分時に上記アナログスイッチの開閉が行
われる。なお、以上説明した実施例および応用例では、アナロ
グスイッチAS₃,AS₄（第２実施例の場合はAS₆,AS₇）のオ
ン期間は、被変換電圧の積分開始直後であったが、被変
換電圧の積分期間中であれば開始時に限定されない。また、上記応用例ではゼロ調整データＤを自動的に設
定する場合であったが、表示部５にA/D変換器3aの出力
データを表示させるとともにキー操作で１ステップずつ
ゼロ調整データＤを変化するように構成し、表示部５を
みながらオペレータが調整するようにしてもよい。また、上記実施例では、A/D変換器3aのメモリ24を不
揮発性メモリとしたが、RAM8を不揮発性メモリに構成し
てゼロ調整データＤを記憶するようにし、電源を投入し
た場合に、RAM8に記憶されているゼロ調整データをA/D
変換器3aのメモリ24に書き込むようにしてもよい。また、上記ゼロ調整処理を電源投入時のウォーミング
アップ完了時に自動的に行うようにしてもよい。また、上記実施例では、ゼロ調整用の基準データとし
て基準値P₀を予め記憶しておき、無負荷時にこの基準値
P₀と等しいかこれに近い出力デジタル値を与えるゼロ調
整データＤを自動的に設定するようにしているが、基準
データとして上限値P₁、下限値P₂を予め記憶しておき、
無負荷時の出力デジタル値ＰがP₂＜Ｐ＜P₁となる値を与
えるゼロ調整データを探し、これをゼロ調整データとし
て設定するようにしてもよい。また、上記実施例では、A/D変換器の制御をハードで
行っているが、マイクロコンピュータ（ワンチップCP
U）で行ってもよいことは言うまでもない。この場合、
電子秤全体の制御を行うCPU4を利用して行なうことも可
能である。また、実施例はロードセル式の電子秤であっ
たがこれに限定されず、ゼロ調整が必要なすべての積分
型A/D変換器に適用可能である。「発明の効果」以上説明したように、第１の発明によれば、積分器に
被変換信号を第１のアナログスイッチを介して供給する
ようにすると共に、該積分器に電圧が一定なゼロ調整信
号を第２のアナログスイッチを介して供給するように
し、かつ、第１のアナログスイッチを導通させて被変換
信号を積分器に供給する期間のうち、予め記憶されたゼ
ロ調整データに対応した期間だけ第２のアナログスイッ
チを導通させ、被変換信号およびゼロ調整信号を共に積
分器に供給するようにしたので、以下の効果が得られ
る。オフセット電圧値を変化させることによりゼロ調整を
行うものではないので、ディップスイッチ、ポテンショ
メータといったオフセット調整手段が不要であり、この
ため、装置全体のコストを低くすることができる。オフセット電圧値を変化させることによりゼロ調整を
行う場合、オフセット電圧を発生する精度によりゼロ調
整の精度が決定されてしまう。このため、高精度のゼロ
調整を行うためには上記オフセット調整手段として高精
度のものが要求される。しかし、本発明は、オフセット
電圧の電圧値の調整ではなく、一定電圧のゼロ調整信号
の積分期間を調整することによりゼロ調整を行うので、
このような高精度のオフセット調整手段を設けることな
く、高精度にゼロ調整を行うことができる。ゼロ調整データによりデジタル的にゼロ調整を行うこ
とができるので調整操作が簡単となる。ゼロ調整の際に回路部を直接調整する必要がないの
で、回路基板の配置の制約がなくなる。 A/D変換可能なアナログ入力電圧の範囲を狭めること
なくゼロ調整を行うことができる。また、第２の発明によれば、一端に被変換信号が入力
されると共に電圧が一定なゼロ調整信号が第１のアナロ
グスイッチを介して入力され、これらの信号を加算した
信号を増幅する増幅器を備えると共に、該増幅器の出力
信号を第２のアナログスイッチを介して積分器へ供給す
るようにし、第２のアナログスイッチを所定期間導通さ
せて増幅器の出力信号を積分器へ該所定期間供給するこ
とにより被変換信号の積分を行うと共に、該所定期間の
うち予め記憶されたゼロ調整データに対応した期間だけ
第１のアナログスイッチを導通させるようにしたので、
上記第１の発明と同様の効果が得られる。という利点がある。

【図面の簡単な説明】

第１図はこの発明の第１実施例による積分型A/D変換器
の構成を示す回路図、第２図は同実施例の動作を示すタ
イムチャート、第３図はこの発明の第２実施例による積
分型A/D変換器の構成を示す回路図、第４図はこの発明
を応用した電子秤装置の構成を示すプロック図、第５図
は第４図の電子秤装置の動作を示すフローチャート、第
６図は従来のA/D変換器を用いた電子秤装置のブロック
図である。 AS₁〜AS₇……アナログスイッチ、13……積分器、21……
制御部、23……カウンタ、24……不揮発性メモリ、15,1
6……増幅器、CUR……定電流源。

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも積分器および計時手段を有し、
前記積分器によって被変換信号を積分すると共に、該積
分値に応じた期間、前記計時手段によって計時を行い、
該計時データを前記被変換信号に対応するデジタルデー
タとして出力するようにした積分型A/D変換器におい
て、前記積分器に前記被変換信号を第１のアナログスイッチ
を介して供給するようにすると共に、該積分器に電圧が
一定なゼロ調整信号を第２のアナログスイッチを介して
供給するようにし、かつ、前記第１のアナログスイッチ
を導通させて前記被変換信号を前記積分器に供給する期
間のうち、予め記憶されたゼロ調整データに対応した期
間だけ前記第２のアナログスイッチを導通させ、前記被
変換信号およびゼロ調整信号を共に前記積分器に供給す
るようにしたことを特徴とする積分型A/D変換器。
【請求項２】少なくとも積分器および計時手段を有し、
前記積分器によって被変換信号を積分すると共に、該積
分値に応じた期間、前記計時手段によって計時を行い、
該計時データを前記被変換信号に対応するデジタルデー
タとして出力するようにした積分型A/D変換器におい
て、一端に前記被変換信号が入力されると共に電圧が一定な
ゼロ調整信号が第１のアナログスイッチを介して入力さ
れ、これらの信号を加算した信号を増幅する増幅器を備
えると共に、該増幅器の出力信号を第２のアナログスイ
ッチを介して前記積分器へ供給するようにし、前記第２のアナログスイッチを所定期間導通させて前記
増幅器の出力信号を前記積分器へ該所定期間供給するこ
とにより前記被変換信号の積分を行うと共に、該所定期
間のうち予め記憶されたゼロ調整データに対応した期間
だけ前記第１のアナログスイッチを導通させるようにし
たことを特徴とする積分型A/D変換器。