JP2596942B2 - 水平偏向回路 - Google Patents
水平偏向回路Info
- Publication number
- JP2596942B2 JP2596942B2 JP24300787A JP24300787A JP2596942B2 JP 2596942 B2 JP2596942 B2 JP 2596942B2 JP 24300787 A JP24300787 A JP 24300787A JP 24300787 A JP24300787 A JP 24300787A JP 2596942 B2 JP2596942 B2 JP 2596942B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal synchronization
- signal
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は水平偏向回路に関し、特に、水平同期周波数
が異なる複数のビデオ信号を処理し得るマルチシンク方
式のテレビジョン受像機に適用して好適なものである。
が異なる複数のビデオ信号を処理し得るマルチシンク方
式のテレビジョン受像機に適用して好適なものである。
［従来の技術］ マルチシンク方式のテレビジョン受像機においては、
水平同期周波数が異なる広範囲のビデオ信号を処理する
ため、例えば、単一の回路素子では応じられず、処理し
得る水平同期周波数の帯域を複数の帯域に別れて回路素
子を切り換えるようにしている。
水平同期周波数が異なる広範囲のビデオ信号を処理する
ため、例えば、単一の回路素子では応じられず、処理し
得る水平同期周波数の帯域を複数の帯域に別れて回路素
子を切り換えるようにしている。
従来、このような水平同期周波数が属する帯域（モー
ド）を検出する回路として第３図に示すものがある。第
３図において、水平同期信号HDは、周波数／電圧変換回
路１に与えられ、水平同期周波数に応じた電圧信号V1に
変換された後、リミッタ回路２において回路素子のダイ
ナミックレンジを越える部分がリミットされて水平発振
回路３及びモード判別回路４に与えられる。
ド）を検出する回路として第３図に示すものがある。第
３図において、水平同期信号HDは、周波数／電圧変換回
路１に与えられ、水平同期周波数に応じた電圧信号V1に
変換された後、リミッタ回路２において回路素子のダイ
ナミックレンジを越える部分がリミットされて水平発振
回路３及びモード判別回路４に与えられる。
水平発振回路３は、到来する入力電圧信号V2に応じて
発振動作し、その発振信号OSCを水平出力回路（図示せ
ず）に与える。
発振動作し、その発振信号OSCを水平出力回路（図示せ
ず）に与える。
モード判別回路４は、基準電圧回路５から基準電圧RE
Fが与えられるようになされており、到来する電圧信号V
2を基準電圧REFと比較して水平同期周波数が属する帯域
を指示するモード信号MD（MD1〜MD4）を出力する。
Fが与えられるようになされており、到来する電圧信号V
2を基準電圧REFと比較して水平同期周波数が属する帯域
を指示するモード信号MD（MD1〜MD4）を出力する。
このモード信号MDは、例えば、水平出力回路に与えら
れ、水平出力トランジスタに接続されている回路素子等
を切り換えるようになされている。
れ、水平出力トランジスタに接続されている回路素子等
を切り換えるようになされている。
［発明が解決しようとする問題点］ ところで、このような回路は、量産効果のため、処理
し得る水平同期周波数の最大値が低いテレビジョン受像
機、及び、処理し得る水平同期周波数の最大値が高いテ
レビジョン受像機に共通に使用されるようになされてい
る。
し得る水平同期周波数の最大値が低いテレビジョン受像
機、及び、処理し得る水平同期周波数の最大値が高いテ
レビジョン受像機に共通に使用されるようになされてい
る。
従って、リミッタ回路２のリミット上限値は、処理し
得る水平同期周波数の最大値が高いテレビジョン受像機
を考慮してそのときの最大水平同期周波数が対応できる
ようになされている。
得る水平同期周波数の最大値が高いテレビジョン受像機
を考慮してそのときの最大水平同期周波数が対応できる
ようになされている。
そのため、処理し得る水平同期周波数の最大値が低い
テレビジョン受像機にとっては、リミット上限値は大き
すぎて、そのときの最大水平同期周波数に応じた電圧信
号より大きなノイズ等による電圧信号を通過させること
も生じる。
テレビジョン受像機にとっては、リミット上限値は大き
すぎて、そのときの最大水平同期周波数に応じた電圧信
号より大きなノイズ等による電圧信号を通過させること
も生じる。
このような最大水平同期周波数に応じた電圧信号より
大きな電圧信号によって水平発振回路３が発振し、その
発振信号に基づき水平出力回路が動作する場合、水平出
力トランジスタが破壊するようなことも生じていた。
大きな電圧信号によって水平発振回路３が発振し、その
発振信号に基づき水平出力回路が動作する場合、水平出
力トランジスタが破壊するようなことも生じていた。
また、処理し得る水平同期周波数の最大値が低い場合
においてモード信号MDに応じて回路素子が切換え動作で
きない最高帯域のモード信号MD4が出力されて水平偏向
動作が誤動作する恐れもあった。
においてモード信号MDに応じて回路素子が切換え動作で
きない最高帯域のモード信号MD4が出力されて水平偏向
動作が誤動作する恐れもあった。
本発明は、以上の点を考慮してなされたもので、処理
し得る水平同期周波数の最大値が小さいテレビジョン受
像機に適用した場合にも、適切に水平偏向動作をさせる
ことのできる水平偏向回路を提供しようとするものであ
る。
し得る水平同期周波数の最大値が小さいテレビジョン受
像機に適用した場合にも、適切に水平偏向動作をさせる
ことのできる水平偏向回路を提供しようとするものであ
る。
［問題点を解決するための手段］ かかる問題点を解決するため、本発明においては、水
平同期信号を入力して水平同期周波数に応じた電圧信号
を得る周波数／電圧変換回路と、当該周波数／電圧変換
回路からの上記電圧信号を所定範囲のものに制限するリ
ミッタ回路と、当該リミッタ回路からの電圧信号に基づ
き発振動作する水平発振回路と、リミッタ回路からの電
圧信号に基づき水平同期周波数が属する周波数帯を示す
モード信号を出力するモード判別回路とを備えた水平偏
向回路において、処理し得る水平同期周波数の最大値が
高いか、または低いかを指示するスイッチ回路と、当該
スイッチ回路が低い値を指示するとき、リミッタ回路の
リミット上限値を低く設定し、かつ、このときの処理し
得る最大水平同期周波数より高い水平同期周波数に対す
るモード信号を強制的に無効とすると共に、スイッチ回
路が高い値を指示するとき、リミッタ回路のリミット上
限値を高く設定し、かつ、全てのモード信号を有効とす
る切換制御回路とを設けた。
平同期信号を入力して水平同期周波数に応じた電圧信号
を得る周波数／電圧変換回路と、当該周波数／電圧変換
回路からの上記電圧信号を所定範囲のものに制限するリ
ミッタ回路と、当該リミッタ回路からの電圧信号に基づ
き発振動作する水平発振回路と、リミッタ回路からの電
圧信号に基づき水平同期周波数が属する周波数帯を示す
モード信号を出力するモード判別回路とを備えた水平偏
向回路において、処理し得る水平同期周波数の最大値が
高いか、または低いかを指示するスイッチ回路と、当該
スイッチ回路が低い値を指示するとき、リミッタ回路の
リミット上限値を低く設定し、かつ、このときの処理し
得る最大水平同期周波数より高い水平同期周波数に対す
るモード信号を強制的に無効とすると共に、スイッチ回
路が高い値を指示するとき、リミッタ回路のリミット上
限値を高く設定し、かつ、全てのモード信号を有効とす
る切換制御回路とを設けた。
［作用］ 周波数／電圧変換回路からの水平同期周波数に応じた
電圧信号をリミッタ回路を介して水平発振回路に与えて
発振動作させると共に、その電圧信号をモード判別回路
に与えて水平同期周波数が属する周波数帯を示すモード
信号を得て各部の回路素子等を切り換える。
電圧信号をリミッタ回路を介して水平発振回路に与えて
発振動作させると共に、その電圧信号をモード判別回路
に与えて水平同期周波数が属する周波数帯を示すモード
信号を得て各部の回路素子等を切り換える。
この際、切換制御回路はスイッチ回路によって処理し
得る水平同期周波数の最大値が低く設定されているとき
には、リミッタ回路のリミット上限値を低くして高い発
振出力が送出されることを防止し、また、最大値より高
い水平同期周波数に対するモード信号を無効とし、回路
素子の破壊や誤動作を防止する。
得る水平同期周波数の最大値が低く設定されているとき
には、リミッタ回路のリミット上限値を低くして高い発
振出力が送出されることを防止し、また、最大値より高
い水平同期周波数に対するモード信号を無効とし、回路
素子の破壊や誤動作を防止する。
他方、スイッチ回路によって処理し得る水平同期周波
数の値が高く設定されているときには、切換制御回路は
リミッタ回路のリミット上限値を高く設定してその範囲
内の水平同期周波数に応じた電圧信号を通過させ、その
電圧信号に応じたモード信号を有効とする。
数の値が高く設定されているときには、切換制御回路は
リミッタ回路のリミット上限値を高く設定してその範囲
内の水平同期周波数に応じた電圧信号を通過させ、その
電圧信号に応じたモード信号を有効とする。
その結果、当該水平偏向回路を適用するテレビジョン
受像機に適したリミット上限値及びモード出力とするこ
とができ、安定な偏向動作を実現できる。
受像機に適したリミット上限値及びモード出力とするこ
とができ、安定な偏向動作を実現できる。
［実施例］ 以下、本発明の一実施例を図面を参照しながら詳述す
る。
る。
まず、第３図との対応部分に同一符号を付して示す第
１図についてこの実施例の基本構成を説明する。
１図についてこの実施例の基本構成を説明する。
この実施例においては、処理し得る水平同期周波数の
最大値の高低を指示するスイッチ回路６が設けられてい
る。スイッチ回路は、閉成状態において低い場合を指示
し、開放状態において高い場合を指示する高低指示信号
HLを切換制御回路７に与える。
最大値の高低を指示するスイッチ回路６が設けられてい
る。スイッチ回路は、閉成状態において低い場合を指示
し、開放状態において高い場合を指示する高低指示信号
HLを切換制御回路７に与える。
切換制御回路７は、この高低指示信号HLに基づき、高
い場合においてリミッタ回路２のリミット上限値を高く
設定し、低い場合においてリミッタ回路２のリミット上
限値を低く設定するように切換えるものである。
い場合においてリミッタ回路２のリミット上限値を高く
設定し、低い場合においてリミッタ回路２のリミット上
限値を低く設定するように切換えるものである。
また、切換制御回路７は、基準電圧回路５に切換信号
SWを与える。基準電圧回路５は、この切換信号SWに基づ
き、処理し得る水平同期周波数の最大値が高い場合に基
準電圧を最高周波数帯域のモード信号MD4を有意とし得
るように基準電圧を設定すると共に、処理し得る水平同
期周波数が狭い場合に基準電圧を最高周波数帯域のモー
ド信号MD4を常に無意となるように設定する。
SWを与える。基準電圧回路５は、この切換信号SWに基づ
き、処理し得る水平同期周波数の最大値が高い場合に基
準電圧を最高周波数帯域のモード信号MD4を有意とし得
るように基準電圧を設定すると共に、処理し得る水平同
期周波数が狭い場合に基準電圧を最高周波数帯域のモー
ド信号MD4を常に無意となるように設定する。
また、スイッチ回路６が閉成することにより、モード
信号MD4を強制的に無意にするようにしている。
信号MD4を強制的に無意にするようにしている。
以上の構成を有する水平偏向回路を、処理し得る水平
同期周波数の最大値が低いテレビジョン受像機に適用す
る場合には、スイッチ回路６を閉成すれば良い。
同期周波数の最大値が低いテレビジョン受像機に適用す
る場合には、スイッチ回路６を閉成すれば良い。
このとき、スイッチ回路６の閉成により切換制御回路
７は、リミッタ回路２に上限値制御信号CONを送出して
リミット上限値を下げてノイズや最大値より高い水平同
期周波数に対する所定値以上の電圧信号が与えられても
所定値に押さえて水平発振回路３に与え、水平出力トラ
ンジスタ等の破壊を未然に防止する。
７は、リミッタ回路２に上限値制御信号CONを送出して
リミット上限値を下げてノイズや最大値より高い水平同
期周波数に対する所定値以上の電圧信号が与えられても
所定値に押さえて水平発振回路３に与え、水平出力トラ
ンジスタ等の破壊を未然に防止する。
また、この電圧信号V2は、モード判別回路４に与えら
れる。このとき、基準電圧回路５からの最高モードMD4
とその１つ前のモードMD3とを区別する基準電圧が大き
くされている。かくして、３つのモード信号MD1〜MD3が
有意となり得ると共に、モード信号MD4が常に無意とな
る状態に制御される。従って、３つのモード信号MD1〜M
D3だけがモード出力MDとして意味をなす。
れる。このとき、基準電圧回路５からの最高モードMD4
とその１つ前のモードMD3とを区別する基準電圧が大き
くされている。かくして、３つのモード信号MD1〜MD3が
有意となり得ると共に、モード信号MD4が常に無意とな
る状態に制御される。従って、３つのモード信号MD1〜M
D3だけがモード出力MDとして意味をなす。
また、以上の構成を有する水平偏向回路を処理し得る
水平同期周波数の最大値が高いテレビジョン受像機に適
用する場合には、スイッチ回路６を開放すれば良い。
水平同期周波数の最大値が高いテレビジョン受像機に適
用する場合には、スイッチ回路６を開放すれば良い。
このとき、切換制御回路７からリミッタ回路２に高い
リミット上限値を指示する上限値制御信号CONが与えら
れて、リミット上限値が高い値に切り換えられる。かく
して、水平同期周波数に対応した広範囲な発振信号が出
力される状態になる。
リミット上限値を指示する上限値制御信号CONが与えら
れて、リミット上限値が高い値に切り換えられる。かく
して、水平同期周波数に対応した広範囲な発振信号が出
力される状態になる。
また、最大モードMD4と１つ前のモードMD3とを区別す
る基準電圧も引き下げられ、電圧信号V2が大きな範囲で
モード信号MD4が有意となるようになる。
る基準電圧も引き下げられ、電圧信号V2が大きな範囲で
モード信号MD4が有意となるようになる。
従って、この実施例によれば、処理し得る水平同期周
波数の最大値が高いテレビジョン受像機及び低いテレビ
ジョン受像機の両方に適用でき、いずれに適用しても安
定に動作させ得る。
波数の最大値が高いテレビジョン受像機及び低いテレビ
ジョン受像機の両方に適用でき、いずれに適用しても安
定に動作させ得る。
第２図は、このように動作する水平偏向回路の具体的
構成を示すものである。
構成を示すものである。
第２図において、切換制御回路７は、一対のPNP型ト
ランジスタQ1及びQ2でなる差動増幅回路構成のコンパレ
ータ回路10を備える。コンパレータ回路10の一方のトラ
ンジスタQ1のベースには、固定電圧Vcc−4V BEが与えら
れるようになされており、他方のトランジスタQ2のベー
スには、スイッチ回路６の開閉に応じて異なる電圧Vcc
またはVcc−6V BEが与えられるようになされている。
ランジスタQ1及びQ2でなる差動増幅回路構成のコンパレ
ータ回路10を備える。コンパレータ回路10の一方のトラ
ンジスタQ1のベースには、固定電圧Vcc−4V BEが与えら
れるようになされており、他方のトランジスタQ2のベー
スには、スイッチ回路６の開閉に応じて異なる電圧Vcc
またはVcc−6V BEが与えられるようになされている。
すなわち、電源ラインL1とアースラインL2との間に
は、ダイオード接続されたPNP型トランジスタQ3、Q4、
抵抗r1、ダイオード接続されたNPN型トランジスタQ5〜Q
9が直列に接続されており、また、抵抗r2（値R1）、NPN
型トランジスタQ10のコレクタ、エミッタ、抵抗r3（値R
1）が順次直列に接続されており、トランジスタQ5のベ
ースがトランジスタQ10のベースに接続されており、ト
ランジスタQ10のコレクタがコンパレータ回路10のトラ
ンジスタQ1のベースに接続されている。トランジスタQ5
及びQ10のベースが共通なので、抵抗r2及びr3（値R1）
はダイオード接続されたトランジスタの４個分に相当
し、かくして、トランジスタQ7のベースには、固定電圧
Vcc−4V BEが与えられるようになされている。
は、ダイオード接続されたPNP型トランジスタQ3、Q4、
抵抗r1、ダイオード接続されたNPN型トランジスタQ5〜Q
9が直列に接続されており、また、抵抗r2（値R1）、NPN
型トランジスタQ10のコレクタ、エミッタ、抵抗r3（値R
1）が順次直列に接続されており、トランジスタQ5のベ
ースがトランジスタQ10のベースに接続されており、ト
ランジスタQ10のコレクタがコンパレータ回路10のトラ
ンジスタQ1のベースに接続されている。トランジスタQ5
及びQ10のベースが共通なので、抵抗r2及びr3（値R1）
はダイオード接続されたトランジスタの４個分に相当
し、かくして、トランジスタQ7のベースには、固定電圧
Vcc−4V BEが与えられるようになされている。
また、電源ラインL1とアースとの間には、抵抗r4（値
２×R2）、NPN型トランジスタQ11のコレクタ、エミッ
タ、ダイオード接続されたNPT型トランジスタQ12、抵抗
r5（値R2）、モード信号MD4の出力端子TM4、スイッチ回
路６が順次直列に接続されている。ここで、トランジス
タQ11のベースは、上述のトランジスタQ5のベースに接
続されており、同電位をとる。また、トランジスタQ11
のコレクタは、コンパレータ回路10のトランジスタQ2の
ベースに接続されている。
２×R2）、NPN型トランジスタQ11のコレクタ、エミッ
タ、ダイオード接続されたNPT型トランジスタQ12、抵抗
r5（値R2）、モード信号MD4の出力端子TM4、スイッチ回
路６が順次直列に接続されている。ここで、トランジス
タQ11のベースは、上述のトランジスタQ5のベースに接
続されており、同電位をとる。また、トランジスタQ11
のコレクタは、コンパレータ回路10のトランジスタQ2の
ベースに接続されている。
スイッチ回路６が閉成されている状態においては、ト
ランジスタQ5とQ11のベースが接続されているので、抵
抗値R2はダイオード接続されたトランジスタの３個分に
相当し、かくして、トランジスタQ2のベース電圧は、電
源電圧Vccより抵抗r4の電圧降下分6V BEだけ低い値Vcc
−6V BEとなる。この状態においては、トランジスタQ1
がオフ動作し、トランジスタQ2がオン動作する。
ランジスタQ5とQ11のベースが接続されているので、抵
抗値R2はダイオード接続されたトランジスタの３個分に
相当し、かくして、トランジスタQ2のベース電圧は、電
源電圧Vccより抵抗r4の電圧降下分6V BEだけ低い値Vcc
−6V BEとなる。この状態においては、トランジスタQ1
がオフ動作し、トランジスタQ2がオン動作する。
出力端子TM4はまた、抵抗r6、モード表示灯11を介し
て電源Vccに接続されており、さらに、第４のモード検
出結果を制御信号としてベースに受けるNPN型トランジ
スタQ13、ダイオード接続されたトランジスタQ14〜Q16
を介してアースされている。
て電源Vccに接続されており、さらに、第４のモード検
出結果を制御信号としてベースに受けるNPN型トランジ
スタQ13、ダイオード接続されたトランジスタQ14〜Q16
を介してアースされている。
従って、スイッチ回路６が開放されている状態では、
トランジスタQ11のエミッタ電位がトランジスタQ14〜16
等によって持ち上げられてトランジスタQ11がオフ動作
するので、コンパレータ回路10のトランジスタQ2のベー
ス電圧は電源電圧Vccとなる。この状態においては、ト
ランジスタQ1がオン動作し、トランジスタQ2がオフ動作
する。
トランジスタQ11のエミッタ電位がトランジスタQ14〜16
等によって持ち上げられてトランジスタQ11がオフ動作
するので、コンパレータ回路10のトランジスタQ2のベー
ス電圧は電源電圧Vccとなる。この状態においては、ト
ランジスタQ1がオン動作し、トランジスタQ2がオフ動作
する。
なお、モード表示灯11は、スイッチ回路６が閉成され
たとき、すなわち、処理し得る水平同期周波数の最大値
が小さいことを指示されたとき点灯すると共に、スイッ
チ回路６が開放されたときには、第４のモードMD4が検
出されたとき点灯するようになされている。
たとき、すなわち、処理し得る水平同期周波数の最大値
が小さいことを指示されたとき点灯すると共に、スイッ
チ回路６が開放されたときには、第４のモードMD4が検
出されたとき点灯するようになされている。
また、第４のモード信号MD4の出力端子TM4は、スイッ
チ回路６が閉成されたときアース電位となり、スイッチ
回路６が開放されているときには、第４のモードの検出
結果に応じて電位をとるようになされている。
チ回路６が閉成されたときアース電位となり、スイッチ
回路６が開放されているときには、第４のモードの検出
結果に応じて電位をとるようになされている。
第４及び第３のモードMD4及びMD3を判別するための基
準電圧回路部5aは、所定の電圧ＶSとアースとの間に、
抵抗r7、r8、スイッチング用NPN型トランジスタQ17との
直列回路と、抵抗r7及びr8の接続中点にベースが接続さ
れ、コレクタが電源ラインL1に、エミッタが抵抗r9を介
してアースラインL2に接続されたトランジスタQ18とか
らなり、トランジスタQ18のエミッタ電位を基準電圧と
して出力するようになされている。
準電圧回路部5aは、所定の電圧ＶSとアースとの間に、
抵抗r7、r8、スイッチング用NPN型トランジスタQ17との
直列回路と、抵抗r7及びr8の接続中点にベースが接続さ
れ、コレクタが電源ラインL1に、エミッタが抵抗r9を介
してアースラインL2に接続されたトランジスタQ18とか
らなり、トランジスタQ18のエミッタ電位を基準電圧と
して出力するようになされている。
ここで、スイッチング用トランジスタQ17のベース
は、コンパレータ回路10のトランジスタQ1のコレクタに
接続されている。従って、トランジスタQ1がオン動作し
ているとき、すなわち、スイッチ回路６が開放されてい
るときには、トランジスタQ17がオン動作し、所定電圧
ＶSの抵抗r7及びr8による分割電圧より、トランジスタQ
18のベース・エミッタ間電圧を減じた電圧を基準電圧と
して出力する。これに対して、トランジスタQ1がオフ動
作しているとき、すなわち、スイッチ回路６が閉成され
ているときには、トランジスタQ17がオフ動作し、所定
電圧ＶSよりトランジスタQ18のベース・エミッタ間電圧
を減じた電圧を基準電圧として出力する。
は、コンパレータ回路10のトランジスタQ1のコレクタに
接続されている。従って、トランジスタQ1がオン動作し
ているとき、すなわち、スイッチ回路６が開放されてい
るときには、トランジスタQ17がオン動作し、所定電圧
ＶSの抵抗r7及びr8による分割電圧より、トランジスタQ
18のベース・エミッタ間電圧を減じた電圧を基準電圧と
して出力する。これに対して、トランジスタQ1がオフ動
作しているとき、すなわち、スイッチ回路６が閉成され
ているときには、トランジスタQ17がオフ動作し、所定
電圧ＶSよりトランジスタQ18のベース・エミッタ間電圧
を減じた電圧を基準電圧として出力する。
かくして、処理し得る水平同期周波数の最大値が小さ
い場合には、トランジスタQ1がオフ動作して高い基準電
圧がモード判別回路４に与えられ、処理し得る水平同期
周波数の最大値が高い場合には、トランジスタQ1がオン
動作して低い基準電圧がモード判別回路４に与えられ
る。
い場合には、トランジスタQ1がオフ動作して高い基準電
圧がモード判別回路４に与えられ、処理し得る水平同期
周波数の最大値が高い場合には、トランジスタQ1がオン
動作して低い基準電圧がモード判別回路４に与えられ
る。
リミッタ回路２は、電源ラインL1及びアースラインL2
間に直列に接続された抵抗r10〜r12と、コンパレータ回
路10のトランジスタQ2のコレクタ電位がベースに与えら
れて抵抗r12を短絡制御するスイッチング用トランジス
タQ19とを備えてなる。
間に直列に接続された抵抗r10〜r12と、コンパレータ回
路10のトランジスタQ2のコレクタ電位がベースに与えら
れて抵抗r12を短絡制御するスイッチング用トランジス
タQ19とを備えてなる。
また、コレクタが電源ラインL1に、エミッタが抵抗r1
3を介してアースラインL2に、ベースが抵抗r9及びr10の
接続中点に接続されたNPN型トランジスタQ20と、エミッ
タがリミッタ出力ラインL3に、コレクタが抵抗r14を介
してアースラインL2に、ベースがトランジスタQ20のエ
ミッタに接続されたPNP型トランジスタQ21と、コレクタ
がリミッタ出力ラインL3にエミッタがアースラインL2
に、ベースがトランジスタQ21のコレクタに接続されたN
PN型トランジスタQ22とからなり、入力端子から抵抗r15
を介して電圧信号V1が与えられ、トランジスタQ22のコ
レクタ電位より電圧信号V1が大きい場合に、コレクタ電
位にリミットされて出力端子より出力されるようになさ
れている。
3を介してアースラインL2に、ベースが抵抗r9及びr10の
接続中点に接続されたNPN型トランジスタQ20と、エミッ
タがリミッタ出力ラインL3に、コレクタが抵抗r14を介
してアースラインL2に、ベースがトランジスタQ20のエ
ミッタに接続されたPNP型トランジスタQ21と、コレクタ
がリミッタ出力ラインL3にエミッタがアースラインL2
に、ベースがトランジスタQ21のコレクタに接続されたN
PN型トランジスタQ22とからなり、入力端子から抵抗r15
を介して電圧信号V1が与えられ、トランジスタQ22のコ
レクタ電位より電圧信号V1が大きい場合に、コレクタ電
位にリミットされて出力端子より出力されるようになさ
れている。
ここで、リミット上限値（トランジスタQ22のコレク
タ電位）は、抵抗r10及びr11の接続中点の電位がトラン
ジスタQ20によってベース・エミッタ間電圧だけ低下さ
れた後、トランジスタQ21によってベース・エミッタ間
電圧だけ持ち上げられているので、接続中点の電位に等
しい。
タ電位）は、抵抗r10及びr11の接続中点の電位がトラン
ジスタQ20によってベース・エミッタ間電圧だけ低下さ
れた後、トランジスタQ21によってベース・エミッタ間
電圧だけ持ち上げられているので、接続中点の電位に等
しい。
この接続中点の電位は、トランジスタQ2がオフ動作し
ているとき、すなわち、スイッチ回路６が開放されてい
るときには、抵抗r10及び抵抗（r11＋r12）による高い
電圧となり、かくして、リミット上限値が高い値に設定
される。
ているとき、すなわち、スイッチ回路６が開放されてい
るときには、抵抗r10及び抵抗（r11＋r12）による高い
電圧となり、かくして、リミット上限値が高い値に設定
される。
これに対して、この接続中点の電位は、トランジスタ
Q2がオン動作しているとき、すなわち、スイッチ回路６
が閉成されているときには、抵抗r12が短絡されるので
抵抗r10及びr11による低い電圧となり、かくしてリミッ
ト上限値が低い値に設定される。
Q2がオン動作しているとき、すなわち、スイッチ回路６
が閉成されているときには、抵抗r12が短絡されるので
抵抗r10及びr11による低い電圧となり、かくしてリミッ
ト上限値が低い値に設定される。
従って、この具体的回路によって第１図の基本的回路
を実現することができ、上述した処理し得る水平同期周
波数の最大値が高いテレビジョン受像機及び低いテレビ
ジョン受像機の両方に適用でき、低いテレビジョン受像
機に適用しても回路素子の破壊を未然に防止でき、か
つ、誤動作を防止できるという効果を得ることができ
る。
を実現することができ、上述した処理し得る水平同期周
波数の最大値が高いテレビジョン受像機及び低いテレビ
ジョン受像機の両方に適用でき、低いテレビジョン受像
機に適用しても回路素子の破壊を未然に防止でき、か
つ、誤動作を防止できるという効果を得ることができ
る。
なお、上述の実施例においては、スイッチ回路６が閉
成したとき第４のモード出力MD4を送出させないように
したものを示したが、第３及び第４のモード信号MD3及
びMD4を共に送出させないようにしても良く、適用する
テレビジョン受像機に応じてリミット上限値及び基準電
圧を可変するようにすれば良い。
成したとき第４のモード出力MD4を送出させないように
したものを示したが、第３及び第４のモード信号MD3及
びMD4を共に送出させないようにしても良く、適用する
テレビジョン受像機に応じてリミット上限値及び基準電
圧を可変するようにすれば良い。
［発明の効果］ 以上のように、本発明によれば、適用するテレビジョ
ン受像機の処理し得る水平同期周波数の最大値に応じて
リミット上限値を切り換えると共に、最大値が低い場合
において、処理し得る範囲外の周波数に対するモード信
号を無効とするようにしたので、回路素子の破壊や誤動
作を未然に防止することのできる水平偏向回路を得るこ
とができる。
ン受像機の処理し得る水平同期周波数の最大値に応じて
リミット上限値を切り換えると共に、最大値が低い場合
において、処理し得る範囲外の周波数に対するモード信
号を無効とするようにしたので、回路素子の破壊や誤動
作を未然に防止することのできる水平偏向回路を得るこ
とができる。
第１図は本発明による水平偏向回路の一実施例を示すブ
ロック図、第２図はその具体的構成を示す接続図、第３
図は従来回路を示すブロック図である。 １……周波数／電圧変換回路、２……リミッタ回路、３
……水平発振回路、４……モード判別回路、５……基準
電圧回路、６……スイッチ回路、７……切換制御回路。
ロック図、第２図はその具体的構成を示す接続図、第３
図は従来回路を示すブロック図である。 １……周波数／電圧変換回路、２……リミッタ回路、３
……水平発振回路、４……モード判別回路、５……基準
電圧回路、６……スイッチ回路、７……切換制御回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−74463（ＪＰ，Ａ) 特開 昭62−130072（ＪＰ，Ａ) 特開 昭62−5781（ＪＰ，Ａ)
Claims (1)
- 【請求項１】水平同期信号を入力して水平同期周波数に
応じた電圧信号を得る周波数／電圧変換回路と、当該周
波数／電圧変換回路からの上記電圧信号を所定範囲のも
のに制限するリミッタ回路と、当該リミッタ回路からの
電圧信号に基づき発振動作する水平発振回路と、上記リ
ミッタ回路からの電圧信号に基づき上記水平同期周波数
が属する周波数帯を示すモード信号を出力するモード判
別回路とを備えた水平偏向回路において、 処理し得る水平同期周波数の最大値が高いか、または低
いかを指示するスイッチ回路と、 当該スイッチ回路が低い値を指示するとき、上記リミッ
タ回路のリミット上限値を低く設定し、かつ、このとき
の処理し得る最大水平同期周波数より高い水平同期周波
数に対する上記モード信号を強制的に無効とすると共
に、上記スイッチ回路が高い値を指示するとき、上記リ
ミッタ回路のリミット上限値を高く設定し、かつ、全て
の上記モード信号を有効とする切換制御回路とを設けた
ことを特徴とする水平偏向回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24300787A JP2596942B2 (ja) | 1987-09-28 | 1987-09-28 | 水平偏向回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24300787A JP2596942B2 (ja) | 1987-09-28 | 1987-09-28 | 水平偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6485477A JPS6485477A (en) | 1989-03-30 |
| JP2596942B2 true JP2596942B2 (ja) | 1997-04-02 |
Family
ID=17097502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24300787A Expired - Fee Related JP2596942B2 (ja) | 1987-09-28 | 1987-09-28 | 水平偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596942B2 (ja) |
-
1987
- 1987-09-28 JP JP24300787A patent/JP2596942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6485477A (en) | 1989-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119177A (en) | Automatic 3-mode switching circuit of a color television set | |
| US4209805A (en) | Video signal processing circuit including lock-out prevention means for the intermediate frequency amplifier thereof | |
| US4853648A (en) | Power amplifier circuit with a stand-by state | |
| JP2596942B2 (ja) | 水平偏向回路 | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| US4511923A (en) | Method for tuning the input stage of a receiver to a desired receiving frequency and circuit arrangement for carrying out the method | |
| US4791325A (en) | Class B clamp circuit | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| US5038203A (en) | Burst gate pulse generating circuit | |
| JP2872882B2 (ja) | ビデオテープレコーダのパワーオンリセット方法及び回路及びビデオテープレコーダ | |
| KR940002756Y1 (ko) | 스켈치 회로 | |
| JP3276718B2 (ja) | マイクロコンピュータ | |
| US4795948A (en) | Vertical deflection circuit with service mode operation | |
| KR910005237Y1 (ko) | 비디오 기기의 페이드 제어회로 | |
| US3898484A (en) | Monolithic horizontal processing circuit with selectable duty cycle | |
| KR960002557Y1 (ko) | 팔(pal), 세캄(secam) 및 메세캄(mesecam) 신호 자동절환회로 | |
| KR940004381Y1 (ko) | 방송방식 자동판별회로 | |
| KR0133433Y1 (ko) | 영상재생장치의 뮤트상태 제어회로 | |
| JP2624300B2 (ja) | 映像受信回路 | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| JP2601118Y2 (ja) | 制御信号出力回路 | |
| JP2725388B2 (ja) | 映像信号平均レベル検出回路 | |
| KR970005043Y1 (ko) | Vcr의 재생시 pal bg와 n-pal 방식의 자동 전환 회로 | |
| KR900010107Y1 (ko) | 브이티알의 팔/세캄방식 판별회로 | |
| KR100254885B1 (ko) | 고속동작이 가능한 자동이득제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |