JP2594700B2 - 半導体集積回路装置のリード曲り検査装置 - Google Patents
半導体集積回路装置のリード曲り検査装置Info
- Publication number
- JP2594700B2 JP2594700B2 JP31696890A JP31696890A JP2594700B2 JP 2594700 B2 JP2594700 B2 JP 2594700B2 JP 31696890 A JP31696890 A JP 31696890A JP 31696890 A JP31696890 A JP 31696890A JP 2594700 B2 JP2594700 B2 JP 2594700B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- semiconductor integrated
- width
- bit map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置のリード曲り検査装置に
関し、特に光ファイバセンサ法による検査装置に関す
る。
関し、特に光ファイバセンサ法による検査装置に関す
る。
従来、半導体集積回路装置(以下ICという)のリード
曲りは画像処理法または光ファイバセンサ法の何れか一
つの方法で検査される。前者の画像処理によるものは、
文字通り拡大画像による目視検査法であるが、後者の光
ファイバセンサ法によるものは投受光ファイバセンサ等
を用いて、まずリード先端部とリード肩部等の基準とな
るべき部分をそれぞれ光走査し、得られた光走査出力を
それぞれ方形パルスに変換したうえ、更にロジック処理
により正,負のパルス列に再変換して両者の位置関係を
検出する情報処理手法による検査法である。
曲りは画像処理法または光ファイバセンサ法の何れか一
つの方法で検査される。前者の画像処理によるものは、
文字通り拡大画像による目視検査法であるが、後者の光
ファイバセンサ法によるものは投受光ファイバセンサ等
を用いて、まずリード先端部とリード肩部等の基準とな
るべき部分をそれぞれ光走査し、得られた光走査出力を
それぞれ方形パルスに変換したうえ、更にロジック処理
により正,負のパルス列に再変換して両者の位置関係を
検出する情報処理手法による検査法である。
しかし、画像処理による方法は、検査装置が高価であ
るのみならず、画像を取り込む際、検査対象のICを一時
的に静止状態に置く必要があるので、処理能力が低いと
いう問題点があり、他方、光ファイバセンサ法による場
合は、画像処理法のものより装置は安価ではあるがロジ
カルなデータ処理手法が用いられるので、検査規格の変
更に対して検査装置が柔軟に対応できず変更が容易でな
いという問題点がある。また、パルス精度のメンテナン
スが難しいなどの欠点がある。
るのみならず、画像を取り込む際、検査対象のICを一時
的に静止状態に置く必要があるので、処理能力が低いと
いう問題点があり、他方、光ファイバセンサ法による場
合は、画像処理法のものより装置は安価ではあるがロジ
カルなデータ処理手法が用いられるので、検査規格の変
更に対して検査装置が柔軟に対応できず変更が容易でな
いという問題点がある。また、パルス精度のメンテナン
スが難しいなどの欠点がある。
しかしながら、この光ファイバセンサ法は安価である
こと、機械的に簡素であること、また、画像処理法のよ
うにICを静止させる必要がないこと、検出精度が高いこ
と等、処理能力および経済面で可成りのメリットがある
ので、最近きびしくなって来たリード変形に対するユー
ザの要求に充分応え得る技術である。従って、この光フ
ァイバセンサ法がもつ上記欠点が速やかに改善されるこ
とが多方面から望まれている。
こと、機械的に簡素であること、また、画像処理法のよ
うにICを静止させる必要がないこと、検出精度が高いこ
と等、処理能力および経済面で可成りのメリットがある
ので、最近きびしくなって来たリード変形に対するユー
ザの要求に充分応え得る技術である。従って、この光フ
ァイバセンサ法がもつ上記欠点が速やかに改善されるこ
とが多方面から望まれている。
本発明の目的は、上記の情況に鑑み、リード曲り検査
規格の変更に対して検査装置側が柔軟に対応できない従
来光ファイバセンサ法による検査装置の欠点を解決した
半導体集積回路装置のリード曲り検査装置を提供するこ
とである。
規格の変更に対して検査装置側が柔軟に対応できない従
来光ファイバセンサ法による検査装置の欠点を解決した
半導体集積回路装置のリード曲り検査装置を提供するこ
とである。
本発明によれば、半導体集積回路装置のリード曲り検
査方法は、外部リードの先端部と前記外部リードと特定
の位置関係にある該半導体集積回路装置の任意の基準部
位の横幅をそれぞれ光走査し光−電気変換して異なる2
つの方形パルスを発生する光ファイバセンサ手段と、前
記2つの方形パルスをビットパルスにそれぞれ変換しメ
モリ装置内に格納するビットマップ形成手段と、前記基
準部位の横幅に対応するビットマップのビット数を外部
リードの曲り許容規格の変更に応じて同比率に変更し前
記外部リードの先端部幅に対応するビットマップとビッ
ト位置関係を照合するビットマップ照合手段とを備えて
構成される。この際、前記基準部位の横幅に対応するビ
ットマップのビット数の変更をビットマップの中央位置
から行うか、または前記基準部位の横幅に対応するビッ
トマップのビット数の変更をビットマップの端部から行
うことができる。
査方法は、外部リードの先端部と前記外部リードと特定
の位置関係にある該半導体集積回路装置の任意の基準部
位の横幅をそれぞれ光走査し光−電気変換して異なる2
つの方形パルスを発生する光ファイバセンサ手段と、前
記2つの方形パルスをビットパルスにそれぞれ変換しメ
モリ装置内に格納するビットマップ形成手段と、前記基
準部位の横幅に対応するビットマップのビット数を外部
リードの曲り許容規格の変更に応じて同比率に変更し前
記外部リードの先端部幅に対応するビットマップとビッ
ト位置関係を照合するビットマップ照合手段とを備えて
構成される。この際、前記基準部位の横幅に対応するビ
ットマップのビット数の変更をビットマップの中央位置
から行うか、または前記基準部位の横幅に対応するビッ
トマップのビット数の変更をビットマップの端部から行
うことができる。
本発明によれば、リード曲り規格の変更に応じ、基準
部位の幅に対応するビットマップのビット数が変更比率
と同一比率で変更されるので、装置のハード部に変更を
加えなくとも規格変更に応じた検査を等価的に実施する
ことができる。
部位の幅に対応するビットマップのビット数が変更比率
と同一比率で変更されるので、装置のハード部に変更を
加えなくとも規格変更に応じた検査を等価的に実施する
ことができる。
次に、本発明について図面を参照して詳細に説明す
る。
る。
第1図(a)および(b)はそれぞれ本発明の一実施
例における半導体集積回路装置とファイバセンサの概略
な配置状況を示す正面図および側面図、また、第2図
(a)〜(f)は本発明の一実施例を示す検査データの
処理チャート図である。本実施例によれば、外部リード
3のリード肩幅およびリード先端部がそれぞれ検査基準
となるべき範囲に選ばれ、投受光ファイバセンサ2およ
び4がそれぞれ配置される。ここで、半導体集積回路装
置(IC)1をA方向へ滑走させると、リード面の反射か
らセンサ2および4は方形パルス6および5をそれぞれ
生成する〔第2図(a),(b)参照〕。ついで、この
方形パルス5および6はサンプリング用ストロボ7でサ
ンプリングされ〔第2図(c)参照〕、これに対応する
ビットマップメモリにそれぞれ格納される。第2図
(d)および(e)のビットマップ8および9は上記方
形パルス5および6のそれぞれのマップ状態を示してい
る。ついで、検査規格に対応して定められた百分比N
(%)がリード肩幅(t2)に対応する方形パルス6のビ
ットマップ9に対して乗ぜられる。すなわち、百分比N
(%)に応じたビットマップ10が作成され〔第2図
(f)参照〕、これとリード先端部幅(t1)に対応する
ビットマップ8とが比較される。すなわち、百分比N
(%)した基準範囲(t2′)の中にリード先端部幅
(t1)が完全に含まるか否かで良否判定が行われる。従
来の検査装置によれば、リード曲りの良否の判定は、単
に基準範囲としたリード肩幅内にリード先端部幅が納ま
っているか否かの直接的な比較手法によって行われる。
すなわち、方形パルス6のパルス幅t2内に方形パルス5
のパルス幅t1が含まれているか否かが判断される。しか
しながら、このように判定基準が固定された場合には、
検査規格の変更に対して著しく柔軟性を欠く結果とな
り、検出装置全体の構造的見直しを余儀なくされること
となる。
例における半導体集積回路装置とファイバセンサの概略
な配置状況を示す正面図および側面図、また、第2図
(a)〜(f)は本発明の一実施例を示す検査データの
処理チャート図である。本実施例によれば、外部リード
3のリード肩幅およびリード先端部がそれぞれ検査基準
となるべき範囲に選ばれ、投受光ファイバセンサ2およ
び4がそれぞれ配置される。ここで、半導体集積回路装
置(IC)1をA方向へ滑走させると、リード面の反射か
らセンサ2および4は方形パルス6および5をそれぞれ
生成する〔第2図(a),(b)参照〕。ついで、この
方形パルス5および6はサンプリング用ストロボ7でサ
ンプリングされ〔第2図(c)参照〕、これに対応する
ビットマップメモリにそれぞれ格納される。第2図
(d)および(e)のビットマップ8および9は上記方
形パルス5および6のそれぞれのマップ状態を示してい
る。ついで、検査規格に対応して定められた百分比N
(%)がリード肩幅(t2)に対応する方形パルス6のビ
ットマップ9に対して乗ぜられる。すなわち、百分比N
(%)に応じたビットマップ10が作成され〔第2図
(f)参照〕、これとリード先端部幅(t1)に対応する
ビットマップ8とが比較される。すなわち、百分比N
(%)した基準範囲(t2′)の中にリード先端部幅
(t1)が完全に含まるか否かで良否判定が行われる。従
来の検査装置によれば、リード曲りの良否の判定は、単
に基準範囲としたリード肩幅内にリード先端部幅が納ま
っているか否かの直接的な比較手法によって行われる。
すなわち、方形パルス6のパルス幅t2内に方形パルス5
のパルス幅t1が含まれているか否かが判断される。しか
しながら、このように判定基準が固定された場合には、
検査規格の変更に対して著しく柔軟性を欠く結果とな
り、検出装置全体の構造的見直しを余儀なくされること
となる。
以上はビットマップ9中心の両側を同一比率で百分比
した場合を説明したが、片側づつを別々の比率で百分比
することも可能である。このようにすると、基準範囲を
かなり任意に設定することができる。また、リード先端
部に対応する方形パルス5に対して、上述した処理をあ
わせ行えばより一層規格変更に対する柔軟性を拡大する
ことができる。
した場合を説明したが、片側づつを別々の比率で百分比
することも可能である。このようにすると、基準範囲を
かなり任意に設定することができる。また、リード先端
部に対応する方形パルス5に対して、上述した処理をあ
わせ行えばより一層規格変更に対する柔軟性を拡大する
ことができる。
以上詳細に説明したように、本発明によれば良否判定
の検査基準範囲を可変とすることができるので、リード
曲りに対する規格変更に容易に追従することができる。
また、パルス精度のメンテナンス性も容易であるので、
リード曲り検査装置の検査規格変更に対する非柔軟性の
欠点を完全に解消することが可能である。
の検査基準範囲を可変とすることができるので、リード
曲りに対する規格変更に容易に追従することができる。
また、パルス精度のメンテナンス性も容易であるので、
リード曲り検査装置の検査規格変更に対する非柔軟性の
欠点を完全に解消することが可能である。
第1図(a)および(b)はそれぞれ本発明の一実施例
における半導体集積回路装置とファイバセンサの概略な
配置状況を示す正面図および側面図、第2図(a)〜
(f)は本発明の一実施例を示す検査データの処理チャ
ート図である。 1……半導体集積回路装置、2,4……投受光ファイバセ
ンサ、3……外部リード、5……リード先端部幅に対応
する方形パルス、6……リード肩幅に対応する方形パル
ス、7……サンプリング用ストロボ、8……リード先端
部幅に対応するビットマップ、9……リード肩幅に対応
するビットマップ、10……リード肩幅の百分比に対応す
るビットマップ。
における半導体集積回路装置とファイバセンサの概略な
配置状況を示す正面図および側面図、第2図(a)〜
(f)は本発明の一実施例を示す検査データの処理チャ
ート図である。 1……半導体集積回路装置、2,4……投受光ファイバセ
ンサ、3……外部リード、5……リード先端部幅に対応
する方形パルス、6……リード肩幅に対応する方形パル
ス、7……サンプリング用ストロボ、8……リード先端
部幅に対応するビットマップ、9……リード肩幅に対応
するビットマップ、10……リード肩幅の百分比に対応す
るビットマップ。
Claims (3)
- 【請求項1】外部リードの先端部と前記外部リードと特
定の位置関係にある該半導体集積回路装置の任意の基準
部位の横幅をそれぞれ光走査し光−電気変換して異なる
2つの方形パルスを発生する光ファイバセンサ手段と、
前記2つの方形パルスをビットパルスにそれぞれ変換し
メモリ装置内に格納するビットマップ形成手段と、前記
基準部位の横幅に対応するビットマップのビット数を外
部リードの曲り許容規格の変更に応じて同比率に変更し
前記外部リードの先端部幅に対応するビットマップとビ
ット位置関係を照合するビットマップ照合手段とを備え
ることを特徴とする半導体集積回路装置のリード曲り検
査装置。 - 【請求項2】前記基準部位の横幅に対応するビットマッ
プのビット数の変更をビットマップの中央位置から行う
ことを特徴とする請求項(1)記載の半導体集積回路装
置のリード曲り検査装置。 - 【請求項3】前記基準部位の横幅に対応するビットマッ
プのビット数の変更をビットマップの端部から行うこと
を特徴とする請求項(1)記載の半導体集積回路装置の
リード曲り検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31696890A JP2594700B2 (ja) | 1990-11-21 | 1990-11-21 | 半導体集積回路装置のリード曲り検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31696890A JP2594700B2 (ja) | 1990-11-21 | 1990-11-21 | 半導体集積回路装置のリード曲り検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04186858A JPH04186858A (ja) | 1992-07-03 |
JP2594700B2 true JP2594700B2 (ja) | 1997-03-26 |
Family
ID=18082945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31696890A Expired - Lifetime JP2594700B2 (ja) | 1990-11-21 | 1990-11-21 | 半導体集積回路装置のリード曲り検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2594700B2 (ja) |
-
1990
- 1990-11-21 JP JP31696890A patent/JP2594700B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04186858A (ja) | 1992-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4660969A (en) | Device for searching objects within wide visual field | |
US5588067A (en) | Motion detection and image acquisition apparatus and method of detecting the motion of and acquiring an image of an object | |
US4989082A (en) | Image processing system for comparing a test article with a master article to determine that an object is correctly located on the test article | |
JPS60196606A (ja) | 映像システムによる位置測定装置 | |
JPS63223819A (ja) | グラフィック物体を操作する方法及び装置 | |
JP2594700B2 (ja) | 半導体集積回路装置のリード曲り検査装置 | |
US6346988B1 (en) | Laser position array optical measuring system and method | |
JP3122732B2 (ja) | 読出し装置および距離測定装置 | |
CA1320998C (en) | Position detecting circuit | |
US3617629A (en) | Pattern detection apparatus | |
JP2731681B2 (ja) | 三次元計測システム | |
US6266066B1 (en) | Shadowbox input of illumination information | |
JPH0635921B2 (ja) | スペックル測長計 | |
JPH06265323A (ja) | 外観検査装置 | |
US20230186642A1 (en) | Object detection method | |
KR930009161B1 (ko) | 이진 화상의 경계(境界)화소 검출회로 | |
JP3420782B2 (ja) | 物体計測装置 | |
JPH01250705A (ja) | 3次元曲面形状の測定方法及び装置 | |
JPH10221110A (ja) | 太陽角度検出機能付き突き抜け走査型地球センサ | |
Smith et al. | A high-speed image acquisition system for robotics | |
JP2678651B2 (ja) | 物体計測装置 | |
JPH0137683B2 (ja) | ||
JPS6023392B2 (ja) | ハンド走査形図形入力方式 | |
SU383079A1 (ja) | ||
JPH045123B2 (ja) |