JP2678651B2

JP2678651B2 - 物体計測装置

Info

Publication number: JP2678651B2
Application number: JP4438189A
Authority: JP
Inventors: 茂身次
Original assignee: 財団法人熊本テクノポリス財団
Priority date: 1989-02-24
Filing date: 1989-02-24
Publication date: 1997-11-17
Anticipated expiration: 2012-11-17
Also published as: JPH02223811A

Description

【発明の詳細な説明】（１）発明の目的［産業上の利用分野］本発明は、物体計測装置に関し、特に投光装置によっ
て発生されたのち被計測物体で反射された光の収束によ
ってその光の反射点の像が受光面（すなわち光撮像装置
の各光センサ）上に結像される時刻を計測し計測結果か
らその光の反射点の位置を算出してなる物体計測装置に
関するものである。

［従来の技術］従来、この種の物体計測装置としては、投光装置によ
って発生されたのち被計測物体で反射された光の収束に
伴なって動作せしめられる受光装置（すなわち光撮像装
置の各光センサ）に対して共通に計数回路を配設し、被
計測物体で反射された光が結像装置により受光面（すな
わち各光センサ）上に結像されたときに計数回路から与
えられている計数内容を各光センサに対し１対１に接続
されたレジスタからなる記憶装置に記憶せしめ、被計測
物体における光の反射点の位置を算出するものが提案さ
れていた（田中等「高速３次元物体計測装置の試作」
電子情報通信学会技術研究報告社団法人電子情報通
信学会 PRU−87−41 1987年10月１日）。

［解決すべき問題点］しかしながら、従来の物体計測装置においては、
（ｉ）各光センサに対し１対１で記憶装置のレジスタが
接続されていたので、光センサの個数を増加（たとえば
100個×100個＝10000個に増加）せしめる場合、それに
応じてレジスタの個数も10000個に増大し、かつ光セン
サとレジスタ間の配線も10000本に増加する欠点があ
り、また（ii）仮にレジスタの個数をランダムアクセス
メモリを用いて削減しても、光センサからランダムアク
セスメモリ書込回路までの配線は依然として10000本で
あって削減できない欠点（たとえば特願昭63−67723参
照）があり、ひいては（iii）その実装面積が増大する
欠点および実装コストが増大する欠点があった。

そこで本発明は、これらの欠点を解決するために、光
センサのイメージ情報（すなわち受光データ信号）を時
分割で直並列に取出しその受光データ信号から受光の時
刻を各画素に対応する記憶装置（たとえばレジスタある
いはランダムアクセスメモリ）の記憶アドレスに対して
書込む書込部材を用いることにより光センサと記憶装置
との間の配線数を削減してなる物体計測装置を提供せん
とするものである。

（２）発明の構成［問題点の解決手段］本発明により提供される問題点の解決手段は、「（ａ）被計測領域を走査するための光を発生する投光
装置と、（ｂ）投光装置で発生された光が被計測領域に存在する
被計測物体にて反射されることにより得られた反射光を
収束し、被計測物体における光の反射点の像を受光面上
で結像せしめる結像装置と、（ｃ）結像装置で結像された反射点の像によって動作せ
しめられ、かつ受光面上で少なくとも１つの群をなすよ
う配設された複数の光センサを包有する光撮像装置と、（ｄ）投光装置で被計測領域を走査するために発生され
た光によって動作せしめられる光センサ装置と、（ｅ）光センサ装置に対してリセット端が接続されてお
り、光センサ装置の光検知に伴い発生された走査基準信
号によってリセットされたのち入力端に与えられるクロ
ックパルスのパルス数を計数する計数回路と、（ｆ）光撮像装置に属する光センサの各群に対し１対１
で付設された少なくとも１つの記憶部材と、（ｇ）光撮像装置に属する光センサの各群に対し１対１
で付設されており、光撮像装置に属する光センサが出力
する受光データ信号に含まれた受光データを検出し、検
出結果に応じて指定された記憶部材の記憶アドレスに対
し計数回路の計数内容を記憶せしめる少なくとも１つの
書込部材と、（ｈ）記憶部材から記憶内容を受取り、投光装置による
反射点の走査角を算出し、算出された走査角から反射点
の位置を算出するデータ処理装置とを備えてなることを特徴とする物体計測装置」である。

［作用］本発明にかかる物体計測装置は、（ｉ）投光装置によ
って発生されかつ被計測領域の被計測物体で反射された
光を結像装置により収束せしめて結像されたその反射点
の像によって動作せしめられる光撮像装置に属する光セ
ンサの各群に対し記憶部材を１対１で配設しているの
で、記憶部材の実装面積ならびに実装コストを削減する
作用をなし、加えて（ii）光撮像装置に属する光センサ
の各群に対し１対１で記憶部材への書込部材を配設して
いるので、光撮像装置に属する光センサと記憶部材への
書込部材との間の配線数を削減する作用をなす。

［実施例］次に本発明にかかる物体計測装置について、その好ま
しい実施例を挙げ具体的に説明する。しかしながら以下
に説明する実施例は、本発明の理解を容易化ないし促進
化するために記載されるものであって、本発明を限定す
るために記載されるものではない。換言すれば、以下に
説明する実施例において開示される各部材は、本発明の
精神ならびに技術的範囲に属する限り、全ての設計変更
ならびに均等物置換を含むものである。

第１図は、本発明にかかる物体計測装置の第１ないし
第５の実施例を上位概念で示す全体斜視図である。

第２図は、第１図全体斜視図の一部を拡大して示すブ
ロック回路図である。

第３図は、第２図ブロック回路図の一部を拡大して示
す部分回路図である。

第４図は、本発明にかかる物体計測装置の第１ないし
第３の実施例を上位概念で示す部分斜視図であって、第
２図ブロック回路図の一部を拡大して示している。

第５図は、本発明にかかる物体計測装置の第１の実施
例を示す部分回路図であって、第４図部分斜視図の一部
を拡大して示している。

第６図は、第５図部分回路図の動作を説明するための
タイムチャート図である。

第７図は、第１図全体斜視図の一部を拡大して示す部
分回路図である。

第８図は、本発明にかかる物体計測装置の第２の実施
例を示す部分回路図であって、第４図部分斜視図の一部
を拡大して示している。

第９図は、本発明にかかる物体計測装置の第３の実施
例を示す部分回路図であって、第４図部分斜視図の一部
を拡大して示している。

第10図は、本発明にかかる物体計測装置の第４の実施
例を示す部分斜視図であって、第２図ブロック回路図の
一部を拡大して示している。

第11図は、第10図部分斜視図の一部を拡大して示す部
分回路図である。

第12図は、第11図部分回路図の動作を説明するための
タイムチャート図である。

第13図は、本発明にかかる物体計測装置の第５の実施
例を示す部分斜視図であって、第２図ブロック回路図の
一部を拡大して示している。

第14図は、第13図部分斜視図の一部を拡大して示す部
分回路図である。

（実施例１）まず第１図ないし第７図を参照しつつ、本発明にかか
る物体計測装置の第１の実施例について、その構成を詳
細に説明する。

10は、本発明にかかる物体計測装置の投光装置であっ
て、被計測領域を走査するための光を発生しており、一
次元（すなわち線状）に拡張されたスリット光を発生す
るスリット光発生装置12と、スリット光の進行方向をそ
の拡張方向に直交する方向（以下、“走査方向”とい
う）に向けて時間的に一定割合（すなわち一定角速度
ω）で変化せしめつつ被計測領域を走査する走査装置14
とを包有している。

スリット光発生装置12は、たとえば気体レーザ光源あ
るいは半導体レーザ光源などの適宜の光源121と、光源1
21によって発生されたビーム光を一次元（すなわち線
状）のスリット光とする適宜の手段たとえば円筒レンズ
122とを包有している。

光源121が気体レーザ光源である場合には、その発生
するレーザ光が既にビーム光となっているので、光源12
1の発生するレーザ光は、円筒レンズ122に対してそのま
ま与えればよい。これに対し、光源121が半導体レーザ
光源である場合には、その発生するレーザ光が二次元
（すなわち面状）に拡散されているので、光源121の発
生するレーザ光は、適宜の手段たとえば球面レンズ（図
示せず）を用いてビーム光に収束せしめたのち、円筒レ
ンズ122に対して与えればよい。

走査装置14は、たとえばスリット光を反射するための
ミラー141と、スリット光の拡張方向に平行する回転軸
についてミラー141を一定角速度ωで回転せしめるため
の回転駆動装置142とを包有する回転ミラー装置によっ
て構成されている。

20は、本発明にかかる物体計測装置の被計測領域に存
在する被計測物体であって、投光装置10によって与えら
れたスリット光が照射されている。

30は、本発明にかかる物体計測装置の受光装置であっ
て、被計測物体20によって反射されたスリット光（すな
わち反射スリット光）を収束し被計測物体20の像（すな
わちスリット光の反射点Ｐの像）を結像せしめるための
結像装置31と、結像装置31によって結像された被計測物
体20の像（すなわちスリット光の反射点Ｐの像）を撮像
するための撮像装置32と、投光装置10に含まれた走査装
置14の近傍に配設されておりスリット光によって被計測
領域が走査されていることを検出するための走査検出装
置33とを包有している。

結像装置31は、被計測領域（すなちスリット光による
走査領域）を見込んでおり、反射スリット光を収束せし
める収束レンズによって形成されている。

撮像装置32は、電荷結合デバイス（“CCD"ともいう）
を用いて作成された光撮像装置（“CCD撮像装置”とも
いう）32Aと、光撮像装置（すなわちCCD撮像装置）32A
に対して接続された記憶装置32Bとを備えている。光撮
像装置（すなわちCCD撮像装置）32Aは、電荷結合デバイ
スを１行に配設した線状センサであってもよいが、ここ
では説明の便宜ならびに理解の促進上、電荷結合デバイ
スを複数行（以下、“m"行とする）に配列した面状セン
サであるものとする（したがって光撮像装置32Aを、以
下“CCDエリアセンサ32A”ともいう）。ちなみに光撮像
装置（すなわちCCD撮像装置）32Aが、線状センサである
場合は、以下の面状センサの場合における説明において
“複数行”を“１行”であるものと読替えればよい。

光撮像装置（すなわちCCDエリアセンサ）32Aは、結像
装置31によって反射スリット光を収束せしめて受光面上
に結像された被計測物体20の像（すなわちスリット光の
反射点Ｐの像）を撮像することにより各画像（画像番号
を“N_IMG"とする）ごとに各画素（画素番号を“NN_IMG"
とする）に対応する電荷信号をそれぞれ出力するために
少なくとも１つの群をなすよう（たとえば適宜にマトリ
ックス状（以下、“ｍ行ｎ列のマトリックス状”とす
る））に配列された複数の受光要素（すなわち光セン
サ）たとえば光ダイオード（以下、この場合について主
として説明するが、これに限定する意図はない）321₁₁,
321₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・
・;321_m1,321_m2,・・・,321_mnからなる光センサ装置321
と、光センサ装置321に属する光ダイオード321₁₁,32
1₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・・;3
21_m1,321_m2,・・・,321_mnに対しシフトゲート（図示せ
ず）を介してそれぞれ１対１に接続されており電荷結合
デバイスによって作成された複数のレジスタ要素322₁₁,
322₁₂,・・・,322_1n;322₂₁,322₂₂,・・・,322_2n;・・
・,322_m1,322_m2,・・・,322_mnからなる複数のアナログ
シフトレジスタ（“CCDシフトレジスタ”ともいう）322
₁,322₂,・・・,322_m（以下、“アナログシフトレジスタ
322_j"を“アナログシフトレジスタ322_j1,322_j2,・・・,
322_jn"とも表現する;j＝1,〜,m）とを包有している。

CCDエリアセンサ32Aは、また、複数のCCDシフトレジ
スタ322₁,322₂,・・・,322_m（すなわちCCDシフトレジス
タ322₁₁,322₁₂,・・・,322_1n;322₂₁,322₂₂,・・・,322
_2n;・・・;322_m1,322_m2,・・・,322_mn）の出力端（すな
わちレジスタ要素322₁₁,322₂₁,・・・,322_m1）に対して
それぞれ１対１に配設されており電荷信号を電圧信号に
変換するための電荷結合デバイスによって作成された複
数の出力部（“CCD出力部”ともいう）323₁,323₂,・・
・,323_mと、複数のCCD出力部323₁,323₂,・・・,323_mの
出力端に対して一方の入力端がそれぞれ接続されかつ他
方の入力端がともに閾値設定回路（図示せず）の出力端
に対して接続されており複数のCCD出力部323₁,323₂,・
・・,323_mから出力された電圧信号が所定の閾値を超え
たときその出力端から受光データ信号SI₁,SI₂,・・・,S
I_mを出力するための複数の比較回路324₁,324₂,・・・,3
24_mと、光ダイオード321₁₁,321₁₂,・・・,321_1n;321₂₁,
321₂₂,・・・,321_2n;・・・;321_m1,321_m2,・・・,321_mn
およびCCDシフトレジスタ322₁₁,322₁₂,・・・,322_1n;32
2₂₁,322₂₂,・・・,322_2n;・・・;322_m1,322_m2,・・・,3
22_mnとの間に配設されたシフトゲートとCCDシフトレジ
スタ322₁₁,322₁₂,・・・,322_1n;322₂₁,322₂₂,・・・,32
2_2n;・・・;322_m1,322_m2,・・・,322_mnとに対して電荷
転送を命令しかつ比較回路324₁,324₂,・・・,324_mから
外部装置すなわち後続の記憶装置32Bに対する受光デー
タ信号SI₁,SI₂,・・・,SI_mの送出を命令する送出命令に
同期したデータクロック信号CKDを発生しかつ１画像分
の受光データ信号SI₁,SI₂,・・・,SI_mが送出され終わる
ごとに低レベル状態となるデータ区別パルス信号▲
▼を発生するための制御回路325とを包有している。

ちなみに制御回路325とシフトゲート,CCDシフトレジ
スタ322₁₁,322₁₂,・・・,322_1n;322₂₁,322₂₂,・・・,32
2_2n;・・・;322_m1,322_m2,・・・,322_mnおよび比較回路3
24₁,324₂,・・・,324_mとの間の結線は、図示の都合上、
省略されている。

またCCDシフトレジスタ322₁,322₂,・・・,322_mから受
光データ信号SI₁,SI₂,・・・,SI_mをそれぞれ１つずつ送
出しているが、本発明は、これに限定されるものではな
く、CCDシフトレジスタ322₁,322₂,・・・,322_mからそれ
ぞれ所望数の受光データ信号SI₁,SI₂,・・・,SI_mを送出
してもよく、更には、複数のCCDシフトレジスタ322₁,32
2₂,・・・,322_mから１つの受光データ信号を送出しても
よい。ここでは説明を簡潔とするために、CCDシフトレ
ジスタ322₁,322₂,・・・,322_mから受光データ信号SI₁,S
I₂,・・・,SI_mが、それぞれ１つずつ送出されているも
のとする。

記憶装置32Bは、CCDエリアセンサ32Aに包有された複
数の比較回路324₁,324₂,・・・,324_mの出力端に対して
それぞれ接続されかつ制御回路325の出力端にそれぞれ
接続されており受光データ信号SI₁,SI₂,・・・,SI_mおよ
びデータクロック信号CKDならびにデータ区別パルス信
号▲▼が与えられる複数の記憶回路326₁,326₂,・
・・,326_mと、記憶回路326₁,326₂,・・・,326_mの入力端
に対し出力端が接続されており計数内容CONを供給する
ための計数回路327と、計数回路327の入力端に対し出力
端が接続されており一定周期のクロックパルスCLPを発
生するためのクロックパルス発生回路328と、後述のデ
ータ処理回路40に含まれた読込信号発生回路41の出力端
に対し入力端が接続されかつ複数の記憶回路326₁,326₂,
・・・,326_mの制御端に対して複数の出力端がそれぞれ
１対１に接続されており読込信号発生回路41から与えら
れた読込信号SELに応じて記憶回路326₁,326₂,・・・,32
6_mを指定する指定信号CE₁,CE₂,・・・,CE_mを発生するた
めのデコーダ回路329とを包有している。

記憶回路326₁,326₂,・・・,326_mは、全て同一の構成
を有しているので、便宜上ここでは、記憶回路326_iにつ
いて説明する（ｉ＝1,2,・・・,m）。

記憶回路326_iは、CCDエリアセンサ32Aに含まれた比較
回路324_iの出力端に接続されており比較回路324_iから与
えられた受光データ信号SI_iを反転するための反転回路N
OT_iと、CCDエリアセンサ32Aに含まれた制御回路325の出
力端に対してセット入力端PRが接続されておりデータ区
別パルス信号▲▼によってセットされかつ反転回
路NOT_iの出力端に対してリセット入力端CLRが接続され
ており反転受光データ信号▲▼によってリセット
されるフリップフロップFF_iと、CCDエリアセンサ32Aに
含まれた制御回路325の出力端に対して入力端が接続さ
れておりデータクロック信号CKDを所定時間だけ遅延せ
しめて遅延データクロック信号CKDDとして出力するため
の遅延回路DLY_i1と、フリップフロップFF_iの出力端Ｑに
対して一方の入力端が接続されかつ他方の入力端が遅延
回路DLY_i1の出力端に対して接続されておりフリップフ
ロップFF_iの出力Q_FFが“1"の期間だけ遅延回路DLY_i1の
出力（すなわち遅延データクロック信号CKDD）を通過可
能状態とするためのアンドゲートAND_i1と、CCDエリアセ
ンサ32Aに含まれた制御回路325の出力端に対して入力端
が接続されておりデータ区別パルス信号▲▼を所
定時間だけ遅延せしめカウンタリセットパルス▲
▼として出力するための他の遅延回路DLY_i2と、遅延
回路DLY_i2の出力端に対してリセット入力端▲▼
が接続されかつデータ入力端ＡがアンドゲートAND_i1の
出力端にして接続されておりカウンタリセットパルス▲
▼によるリセットののちデータ入力端Ａに到来
するカウンタクロック信号CKC（すなわちアンドゲートA
ND_i1を通過した遅延データクロック信号CKDD）のパルス
数を計数するためのカウンタCNT_iと、カウンタCNT_iの最
上位の出力端（たとえば９ビットの場合、第９の出力端
Q₈;以下この場合について説明する）に対して一方の入
力端が接続されかつ他方の入力端がCCDエリアセンサ32A
に含まれた制御回路325の出力端に対して接続されてお
りカウンタCNT_iの最上位の出力端Q₈から出力される書込
禁止信号WPR_iが“0"のときデータ区別パルス信号▲
▼を通過せしめ書込パルス▲▼として出力しか
つ書込禁止信号WPR_iが“1"のときデータ区別パルス信号
▲▼の通過を禁止して書込パルス▲▼の送
出を阻止するための他のアンドゲートAND_i2と、アンド
ゲートAND_i2の出力端に対してトリガ端（すなわち書込
指令入力端）が接続されかつアドレス入力端A₀,〜,A₇が
カウンタCNT_iの出力端Q₀,〜,Q₇および後述のデータ処理
装置40に含まれた読込信号発生回路41の出力端に接続さ
れかつデータ入出力端（ここでは、16ビットとする）
D₀,〜,D₁₅が計数回路327の出力端および後述のデータ処
理装置40に含まれた記憶装置42の入力端に接続されかつ
指定信号入力端がデコーダ回路329の出力端に接続され
たランダムアクセスメモリRAM_iとを包有している。

ランダムアクセスメモリRAM_iは、記憶部材として機能
しており、また反転回路NOT_i,フリップフロップFF_i,遅
延回路DLY_i1,DLY_i2,アンドゲートAND_i1,AND_i2およびカ
ウンタCNT_iは、記憶部材（ここではランダムアクセスメ
モリRAM_i）への書込部材として機能している。記憶部材
としては、ランダムアクセスメモリRAM_iばかりではな
く、レジスタなども使用可能であるが、ここでは便宜
上、ランダムアクセスメモリRAM_iについてのみ説明す
る。

ランダムアクセスメモリRAM_iは、（ｉ）アンドゲート
AND_i2から書込パルス▲▼が入力されたとき、カ
ウンタCNT_iからアドレス入力端A₀,〜,A₇に与えられた計
数値CON_iに応じて指定された記憶アドレスに対し計数回
路327の計数内容CONを書込み、また（ii）後述のデータ
処理装置40に含まれた読込信号発生回路41からアドレス
入力端A₀,〜,A₇に対して読込信号SELが与えられかつデ
コーダ回路329から指定信号入力端に対して指定信号CE_i
が与えられたとき、読込信号SElによって指定された記
憶アドレスに記憶された記憶内容すなわち時刻データ
（すなわち計数回路327の計数内容CON）を後述のデータ
処理装置40に含まれた記憶装置42に対し送出する。

走査検出装置33は、ミラー141に対して対向されてお
りミラー141によって反射されたスリット光を検出する
ための光センサたとえば光ダイオードあるいは光トラン
ジスタ（以下この場合について説明するが、これに限定
する意図はない）からなる他の光センサ装置331と、光
センサ装置331の出力端と撮像装置32の計数回路327のリ
セット端との間に配置された比較増幅回路332とを包有
している。

40は、本発明にかかる物体計測装置のデータ処理装置
であって、受光装置30中の記憶回路326₁,326₂,・・・,3
26_mすなわちランダムアクセスメモリRAM₁,RAM₂,・・・,
RAM_m内の記憶アドレスを１つずつ選択して指定するため
の読込信号SELを発生してそれを記憶回路326₁,326₂,・
・・,326_mおよびデコーダ回路329に与えるための読込信
号発生回路41と、読込信号発生回路41の出力端および受
光装置30中の記憶回路326₁,326₂,・・・,326_mの出力端
に対して接続されており記憶回路326₁,326₂,・・・,326
_m（詳細には、ランダムアクセスメモリRAM₁,RAM₂,・・
・,RAM_m）の記憶アドレスからそこに保持された記憶内
容（すなわち結像データIMG）を読込信号SELの内容に応
じて受取り記憶するための記憶装置42と、記憶装置42に
記憶された結像データIMGの内容から被測定物20におけ
るスリット光の反射点Ｐの位置を算出する演算回路43と
を包有している。

データ処理装置40は、更に所望により、演算回路43に
接続されておりその演算結果（すなわち被測定物体20に
おけるスリット光の反射点Ｐの位置）を記憶するための
他の記憶装置44と、他の記憶装置44に接続されておりそ
の記憶内容を視認可能に表示するためのブラウン管など
の表示装置45と、他の記憶装置44に接続されておりその
記憶内容を記録するためのフロッピーディスクなどの記
録装置46とを包有している。

次に第１図ないし第７図を参照しつつ、本発明にかか
る物体計測装置の第１の実施例について、その作用を詳
細に説明する。

以下の説明を簡潔とし、かつ十分な理解をなすため
に、最初に三次元座標系を導入する。

すなわち結像装置31の中心を原点Ｏとし、結像装置31
の中心（すなわち原点Ｏ）を通りかつスリット光の拡張
方向すなわちミラー141の回転軸Ｍに平行するようにＺ
軸をとり、結像装置31の中心（すなわち原点Ｏ）とミラ
ー141の回転軸Ｍとを結ぶ線分OMすなわち基線（その長
さをａとする）上にのりかつＺ軸に直交するようにＸ軸
をとり、かつ結像装置31の中心（すなわち原点Ｏ）を通
りかつＸ軸およびＺ軸に直交するようにＹ軸をとる。更
にスリット光とＸ軸とのなす角（すなわち走査角）をα
とし、スリット光を反射した被計測物体20上の点（すな
わち反射点Ｐ）を座標（X,Y,Z）とする。加えて原点Ｏ
を通る反射スリット光が、XY平面においてＹ軸となす角
をβ_Ｘとし、かつYZ平面においてＹ軸となす角をβ_Ｚと
する。反射点Ｐ（X,Y,Z）において反射され結像装置31
の中心（すなわち原点Ｏ）を通過した反射スリット光
が、結像装置31から距離ｆだけ離間された撮像面（すな
わち光ダイオード321₁₁,321₁₂,・・・,321_1n;321₂₁,321
₂₂,・・・,321_2n;・・・;321_m1,321_m2,・・・,321_mn）
上に結像された点（すなわち反射点Ｐの像）Ｑの座標を
（x,y,z）とする。反射点Ｐ（X,Y,Z）のX,Y,Z軸上にお
ける投影点をそれぞれＲ（X,0,0）,S（0,Y,0）,T（0,0,
Z）とする。

このとき第１図から明らかなように OM＝OR＋RM の関係が成立するので、ａ＝Y tanβ_Ｘ＋Y cotα が成立し、これを整理してＹ＝ａ［tanβ_Ｘ＋cotα］^-1 の関係を求め得る。ここで、tanβ_Ｘ＝xf^-1であるの
で、Ｙ＝af［ｘ＋f cotα］^-1 ……（１）と表現できる。

また OR＝OS tanβ_Ｘの関係が成立するので、Ｘ＝Y tanβ_Ｘの関係を求め得る。ここでtanβ_Ｘ＝xf^-1であるので、Ｘ＝ax［ｘ＋f cotα］^-1 ……（２）と表現できる。

同様に OT＝OS tanβ_Ｚの関係が成立するので、Ｚ＝Y tanβ_Ｚの関係を求め得る。ここでtanβ_Ｚ＝zf^-1であるので、Ｚ＝az［ｘ＋f cotα］^-1 ……（３）と表現できる。

加えて走査角αが、XY平面における走査検出装置33と
ミラー141とを結ぶ線分とＸ軸とのなす角度（すなわち
基準走査角α_０）とミラー141の一定角速度ωと時間ｔ
とによって α＝ωｔ＋α_０ ……（４）と表現できる。

ここで時間ｔは、ミラー141によって反射されたスリ
ット光が走査検出装置33によって検出された時刻すなわ
ち基準時刻（たとえば“0"）から、光ダイオード321₁₁,
321₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・
・;321_m1,321_m2,・・・,321_mnの各列に対して反射スリ
ット光が結像装置31により結像される時刻までに所要の
時間である。

被計測物体20の計測に際して、まず受光装置30に含ま
れた記憶回路326₁,326₂,・・・,326_mひいてはランダム
アクセスメモリRAM₁,RAM₂,・・・,RAM_mの記憶内容が、
適宜の手段（図示せず）によって除去され、特定の値
（たとえば“0"）とされる。

投光装置10では、スリット光発生装置12によってスリ
ット光が作成されている。すなわち光源121の発生した
ビーム光を円筒レンズ122によってスリット光に変えて
いる。スリット光は、走査装置14のミラー141に照射さ
れている。このとき、ミラー141が回転駆動装置142によ
り一定角速度ωで回転されているので、スリット光は、
ミラー141によって反射されたのち、被計測領域に向
け、そこを一定の回転速度すなわち一定の回転角速度ω
で走査するように送出される。

ここで走査検出装置33の光センサ装置331は、走査装
置14のミラー141によって反射されたスリット光が照射
されたとき、導通されてそのスリット光の光量に応じた
電流Ｉを発生する。電流Ｉは、光センサ装置331に付設
された比較増幅回路332により所望に応じて増幅されか
つ閾値と比較されたのち、走査基準信号SIとして撮像装
置32の計数回路327に与えられる。走査基準信号SIは、
投光装置10による被計測領域の走査基準時を示してい
る。

計数回路327は、走査検出装置33の比較増幅回路332か
ら与えられた走査基準信号SIをリセット信号としてお
り、その走査基準信号SIが与えられたときに計数内容CO
Nがリセットされ計数開始時刻が調節されたのち、クロ
ックパルス発生回路328から与えられたクロックパルスC
LPのパルス数を再び計数し始める。計数回路327の計数
内容CONは、リセット信号すなわち走査基準信号SIによ
ってリセットされたときに最小値（たとえば“0"）とさ
れており、クロックパルスCLPが到来するごとに“1"ず
つ増加せしめられる。ちなみに計数回路327は、リセッ
ト信号すなわち走査基準信号SIによってリセットされた
とき計数内容CONが最大値（たとえば“1000"）とされて
おり、クロックパルスCLPが到来するごとにその計数内
容CONが所定値（たとえば“1"）ずつ減少せしめられる
ものであってもよいが、ここでは上述の場合についての
み説明する。

計数回路327の計数内容CONは、それぞれ記憶回路32
6₁,326₂,・・・,326_mひいてはランダムアクセスメモリR
AM₁,RAM₂,・・・,RAM_mのデータ入出力端に与えられてい
る。

またスリット光は、被計測領域にある被計測物体20を
線状に照射している。このときスリット光の進行方向が
走査装置14によって一定角速度ωで変化せしめられてい
るので、スリット光の照射されている被計測物体20の領
域は、それに応じて移動している。したがって被計測物
体20によるスリット光の反射点Ｐ（X,Y,Z）の位置が、
変化している。

被計測物体20によって反射されたスリット光すなち反
射スリット光は、受光装置30の結像装置31によって収束
され、撮像装置32の受光面すなわちCCDエリアセンサ32A
に含まれたマトリックス状の光ダイオード321₁₁,321₁₂,
・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・・;32
1_m1,321_m2,・・・,321_mn上で結像されている。反射スリ
ット光の結像位置Ｑ（x,y,z）は、スリット光による被
計測領域の走査に応じて（たとえば光ダイオード321₁₁,
321₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・
・;321_m1,321_m2,・・・,321_mnの行方向に）徐々に移動
している。

反射スリット光が結像されると、光ダイオード321₁₁,
321₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・
・;321_m1,321_m2,・・・,321_mnは、それぞれ光を電荷に
変換し、その結像された反射スリット光の光量に応じた
量の電荷を蓄積する。光ダイオード321₁₁,321₁₂,・・
・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・・;321_m1,321
_m2,・・・,321_mnにそれぞれ蓄積された電荷は、制御回
路325によって発生されたシフトゲート制御信号に応じ
制御されるシフトゲート（図示せず）を介して所定時間
（すなわち各画像）ごとに、CCDシフトレジスタ322₁,32
2₂,・・・,322_m（すなわちCCDシフトレジスタ322₁₁,322
₁₂,・・・,322_1n;322₂₁,322₂₂,・・・,322_2n;・・・;32
2_m1,322_m2,・・・,322_mn）に向け一斉に（すなわち同時
に）転送される。

CCDシフトレジスタ322₁,322₂,・・・,322_m（すなわち
CCDシフトレジスタ322₁₁,322₁₂,・・・,322_1n;322₂₁,32
2₂₂,・・・,322_2n,;・・・;322_m1,322_m2,・・・,32
2_mn）では、制御回路325によって発生された電荷転送制
御信号に応じてそれぞれ出力端（すなわちレジスタ要素
322₁₁,322₂₁,・・・,322_m1）に向け電荷が順次転送され
たのち、CCD出力端323₁,323₂,・・・,323_mに与えられ
る。CCD出力部323₁,323₂,・・・,323_mでは、CCDシフト
レジスタ322₁₁,322₁₂,・・・,322_1n;322₂₁,322₂₂,・・
・,322_2n;・・・;322_m1,322_m2,・・・,322_mnから与えら
れており各画素に対応する電荷信号が、電圧信号に変換
されたのち、所定の閾値と比較するために比較回路32
4₁,324₂,・・・,324_mの一方の入力端に与えられる。

比較回路324₁,324₂,・・・,324_mに与えられた電圧信
号が所定の閾値より大きい場合、比較回路324₁,324₂,・
・・,324_mの出力は、高レベル（すなわち“1"）であ
り、またその電圧信号が所定の閾値より小さい場合、比
較回路324₁,324₂,・・・,324_mの出力は、低レベル（す
なわち“0"）である。換言すれば、光ダイオード321₁₁,
321₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・
・;321_m1,321_m2,・・・,321_mn上に結像された反射スリ
ット光の光量が所定のレベルより大きい場合、比較回路
324₁,324₂,・・・,324_mの出力すなわち受光データ信号S
I₁,SI₂,・・・,SI_mが、高レベル（すなわち“1"）とな
り、これに対し小さい場合、比較回路324₁,324₂,・・
・,324_mの出力すなわち受光データ信号SI₁,SI₂,・・・,
SI_mが、低レベル（すなわち“0"）となる。すなわち受
光データ信号SI₁,SI₂,・・・,SI_m中の受光データが高レ
ベル（すなわち“1"）の場合、それに対応する光ダイオ
ードで受光があったことを示しており、これに対し、受
光データ信号SI₁,SI₂,・・・,SI_m中の受光データが低レ
ベル（すなわち“0"）の場合、それに対応する光ダイオ
ードで受光がなかったことを示している。比較回路32
4₁,324₂,・・・,324_mの出力すなわち受光データ信号S
I₁,SI₂,・・・,SI_mは、各画像ごとに各画素における受
光データ（すなわちイメージ情報）を内容としており、
後述のデータクロック信号CKDすなわちデータ区別パル
ス信号▲▼とともにそれぞれ記憶回路326₁,326₂,
・・・,326_mに与えられている。

CCDエリアセンサ32Aの制御回路325は、CCDエリアセン
サ32Aと記憶回路326₁,326₂,・・・,326_mひいてはランダ
ムアクセスメモリRAM₁,RAM₂,・・・,RAM_mとの間で時間
的同期を取るために、データクロック信号（すなわちデ
ータ読込タイミングパルス信号）CKDおよびデータ区別
パルス信号▲▼を送出している。

データ区別パルス信号▲▼は、制御信号325か
らシフトゲートに与えられるシフトゲート制御信号に応
じて発生されており、画像番号N_IMGが変更される（すな
わち光ダイオード321₁₁,321₁₂,・・・,321_1n;321₂₁,321
₂₂,・・・,321_2n;・・・;321_m1,321_m2,・・・,321_mnか
らCCDシフトレジスタ322₁₁,322₁₂,・・・,322_1n;322₂₁,
322₂₂,・・・,322_2n;・・・;322_m1,322_m2,・・・,322_mn
に向けて電荷が転送される）ごとに低レベル（すなわち
“0"）となる。

データクロック信号CKDは、制御回路325からCCDシフ
トレジスタ322₁₁,322₁₂,・・・,322_1n;322₂₁,322₂₂,・
・・,322_2n;・・・;322_m1,322_m2,・・・,322_mnに与えら
れる電荷転送制御信号に応じて発生されており、データ
区別パルス信号▲▼が高レベル（すなわち“1"）
の期間（すなち画像番号N_IMG）ごとに画素番号NN_IMGに
１対１で対応するｎ個のクロックパルスを包有してい
る。

記憶回路326₁,326₂,・・・,326_mは、受光データ信号S
I₁,SI₂,・・・,SI_mとデータクロック信号CKDとデータ区
別パルス信号▲▼とが与えられたとき、あるいは
読込信号SELと指定信号CE₁,CE₂,・・・,CE_mとが与えら
れたときに、実質的に同一の動作を行なう。そのため
に、ここでは記述を簡潔とするために、記憶回路326_iに
ついてのみ説明する（ｉ＝1,2,・・・,m）。

記憶回路326_iでは、まずデータ区別パルス信号▲
▼の低レベル（すなわち“0"）状態に際してフリップ
フロップFF_iがセットされ、その出力Q_FFが高レベル（す
なわち“1"）となり、アンドゲートAND_i1の一方の入力
端に対し“1"が与えられる。このためアンドゲートAND
_i1は、遅延回路DLY_i1から与えられる遅延データクロッ
ク信号CKDDが通過可能な状態となり、カウンタクロック
信号CKCを出力し始める。

これに対し、データ区別パルス信号▲▼は、遅
延回路DLY_i2において遅延せしめられたのち、カウンタ
リセットパルス▲▼としてカウンタCNT_iのリセ
ット入力端▲▼に与えられているので、その低レ
ベル（すなわち“0"）状態に際してカウンタCNT_iをリセ
ットする。

カウンタCNT_iは、リセットののち、アンドゲートAND
_i1から与えられた遅延データクロック信号CKDD（すなわ
ちカウンタクロック信号CKC）のパルス数を計数し始め
る。

受光データ信号SI_iが受光を示す高レベル（すなわち
“1"）となると、フリップフロップFF_iは、そのリセッ
ト入力端CLRに対し反転回路NOT_iを介して反転受光デー
タ信号▲▼が与えられているので、リセットされ
る。これに伴なってアンドゲートAND_i1は、フリップフ
ロップFF_iから低レベル（すなわち“0"）の出力Q_FFが与
えられることとなり、遅延回路DLY_i1の出力（すなわち
遅延データクロック信号CKDD）の通過を禁止する。

アンドゲートAND_i1が通過禁止状態となると、カウン
タCNT_iは、そこで計数を停止し、そのときの計数値CON_i
を受光データ信号SI_i中の“1"に対応する最小の画素番
号NN_IMGとして保持しており、その出力端Q₀,〜,Q₇から
ランダムアクセスメモリRAM_iのアドレス入力端A₀,〜,A₇
に向けて出力している。

カウンタCNT_iは、このとき受光データ信号SI_i中に
“1"が存在するので、最上位の出力端Q₈から“0"を内容
とする書込禁止信号WPR_iを出力しており、アンドゲート
AND_i2を開放状態すなわち通過許可状態に維持してい
る。このためデータ区別パルス信号▲▼がアンド
ゲートAND_i2を通過し書込パルス▲▼としてトリ
ガ端（すなわち書込指令入力端）に与えられるとき、ラ
ンダムアクセスメモリRAM_iは、そのアドレス入力端A₀,
〜,A₇にカウンタCNT_iの出力端Q₀,〜,Q₇から与えられた
計数値CON_iに対応した記憶アドレスに対し、計数回路32
7から与えられた計数内容CONが書込まれ保持される。す
なわちランダムアクセスメモリRAM_iには、光ダイオード
321_i1,321_i2,・・・,321_inに対応して走査基準時から受
光までに所要の時間t_i1,t_i2,・・・,t_inが記憶され保持
される。

受光データ信号SI_iが受光を示す高レベル（すなわち
“1"）とならないと、フリップフロップFF_iは、そのリ
セット入力端CLRに対し反転回路NOT_iを介して反転デー
タ信号▲▼が与えられているので、リセットされ
ることがない。これに伴なってアンドゲートAND_i1は、
フリップフロップFF_iから高レベル（すなわち“1"）の
出力Q_FFが与え続けられることとなり、遅延回路DLY_i1の
出力（すなわち遅延データクロック信号CKDD）をカウン
タクロック信号CKCとして通過し続ける。

このためカウンタCNT_iは、最上位の出力Q₈が“1"とな
るまで計数を続行し、これを書込禁止信号WPR_iとしてア
ンドゲートAND_i2の一方の入力端に与える。アンドゲー
トAND_i2は、通過禁止状態となり、データ区別パルス信
号▲▼を通過せしめない。

したがってランダムアクセスメモリRAM_iは、トリガ端
（すなわち書込指令入力端）に書込パルス▲▼が
与えられないので、書込動作を実行しない。

データ処理装置40は、読込信号発生回路41から読込信
号SELを発生し、受光装置30中のデコーダ回路329と記憶
回路326₁,326₂,・・・,326_mひいてはランダムアクセス
メモリRAM₁,RAM₂,・・・,RAM_mとに与えている。

デコーダ回路329に与えられた読込信号SELは、その内
容に応じて指定信号CE₁,〜,CE_mを発生するために供され
ている。指令信号CE₁,〜,CE_mは、それぞれ記憶回路32
6₁,326₂,・・・,326_mひいてはランダムアクセスメモリR
AM₁,RAM₂,・・・,RAM_mに与えられており、記憶回路32
6₁,326₂,・・・,326_mひいてはランダムアクセスメモリR
AM₁,RAM₂,・・・,RAM_mを指定している。

また記憶回路326₁,326₂,・・・,326_mひいてはランダ
ムアクセスメモリRAM₁,RAM₂,・・・,RAM_mに対して直接
に与えられた読込信号SELは、その内容に応じてランダ
ムアクセスメモリRAM₁,RAM₂,・・・,RAM_m内の記憶アド
レスすなわちCCDエリアセンサ32Aに包有された光ダイオ
ード321₁₁,321₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,32
1_2n;・・・;321_m1,321_m2,・・・,321_mnに対応する記憶
アドレス（換言すれば画素番号NN_IMGに対応する記憶ア
ドレス）を指定している。

読込信号SELおよび指定信号CE₁,〜,CE_mの指定に応じ
て記憶回路326₁,326₂,・・・,326_mひいてはランダムア
クセスメモリRAM₁,RAM₂,・・・,RAM_mは、その記憶内容
すなわち時間t₁₁,t₁₂,・・・,t_1n;t₂₁,t₂₂,・・・,t_2n;
・・・;t_m1,t_m2,・・・,t_mnを結像データIMGとして順
次、データ処理装置40の記憶装置42に向けてデータ入出
力端D₀,〜,D₁₅から出力する。

記憶装置42は、受光装置30に包有された記憶装置32B
から与えられた結像データIMGすなわち記憶内容t₁₁,
t₁₂,・・・,t_1n;t₂₁,t₂₂,・・・,t_2n;・・・;t_m1,t_m2,
・・・,t_mnを記憶し保持する。記憶装置42に記憶された
結像データIMGは、演算回路43に与えられており、そこ
で被測定物体20におけるスリット光の反射点Ｐの位置
（X,Y,Z）を算出するために供される。

すなわち演算回路43は、画素番号NN_IMGひいては光ダ
イオード321₁₁,321₁₂,・・・,321_1n;321₂₁,321₂₂,・・
・,321_2n;・・・;321_m1,321_m2,・・・,321_mnについて、
それぞれ上記（４）式によりのごとく、走査角αを算出する。この走査角αすなわち
α₁₁,α₁₂,・・・，α_1n;α₂₁,α₂₂,・・・，α_2n;・・
・；α_m1,α_m2,・・・，α_mnを上記（１）〜（３）式に
代入することにより、光ダイオード321₁₁,321₁₂,・・
・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・・;321_m1,321
_m2,・・・,321_mnに結像された反射点Ｐの位置（X,Y,Z）
すなわち反射点P₁₁,P₁₂,・・・,P_1n;P₂₁,P₂₂,・・・,P
_2n;・・・;P_m1,P_m2,・・・,P_mnの位置（X₁₁,Y₁₁,
Z₁₁），（X₁₂,Y₁₂,Z₁₂），・・・，（X_1n,Y_1n,Z_1n）；
（X₂₁,Y₂₁,Z₂₁），（X₂₂,Y₂₂,Z₂₂），・・・，（X_2n,Y
_2n,Z_2n）；・・・；（X_m1,Y_m1,Z_m1），（X_m2,Y_m2,
Z_m2），・・・，（X_mn,Y_mn,Z_mn）を算出する。

演算回路43の演算結果すなわち被測定物体20における
スリット光の反射点Ｐの位置（X,Y,Z）の算出結果は、
他の記憶装置44に与えられて記憶され保持される。記憶
装置44の記憶内容は、所望により、表示装置45で視認可
能に表示され、また記録装置46で記録される。

（実施例２）第１図ないし第４図、第７図および第８図を参照しつ
つ、本発明にかかる物体計測装置の第２の実施例につい
て、その構成および作用を詳細に説明する。

第２の実施例は、記憶回路326_iが以下のごとく構成さ
れたことを除き、第１の実施例と実質的に同一の構成お
よび作用を有している。したがってここでは説明を簡潔
とするために、記憶回路326_iの構成および作用について
のみ、詳細に説明する。

記憶回路326_iは、CCDエリアセンサ32Aの比較回路324_i
の出力端に対しシリアル入力端I_Sが接続されかつクロッ
ク入力端CKがCCDエリアセンサ32Aの制御回路325の出力
端に接続されており制御回路325から与えられたデータ
クロック信号CKDに時間的に同期しつつ受光データ信号S
I_iをシリアル入力端I_Sから順次読込みパラレル信号に変
換してパラレル出力端から出力する所望ビット（たとえ
ば256ビット）のシフトレジスタSR_iと、シフトレジスタ
SR_iのパラレル出力端Q₀,〜,Q₂₅₅に対して入力端I₀,〜,I
₂₅₅が接続されておりシフトレジスタSR_iのパラレル出力
中に存在する“1"を検出してその“1"が存在する（すな
わち受光した）光ダイオード321_iXの番号（換言すれば
画素番号NN_IMG）“x"を出力端A₀,〜,A₇から２進数で出
力しかつシフトレジスタSR_jのパラレル出力中に“1"が
全く存在しなかったとき出力端GSから“1"を内容とする
書込禁止信号WPR_iを出力するための優先エンコーダPE_i
とを包有している。ちなみに優先エンコーダPE_iの出力
端GSから出力される書込禁止信号WPR_iは、シフトレジス
タSR_iのパラレル出力中に“1"が存在するとき、“0"で
ある。

記憶回路326_iは、また、優先エンコーダPE_iの出力端G
Sに対して一方の入力端が接続されかつ他方の入力端がC
CDエリアセンサ32Aの制御回路325に対して接続されてお
り優先エンコーダPE_iから“1"を内容とする書込禁止信
号WPR_iが出力されたとき制御回路325から与えられたデ
ータ区別パルス信号▲▼の通過を遮断しかつ優先
エンコーダPE_iから“0"を内容とする書込禁止信号WPR_i
が出力されたとき制御回路325から与えられたデータ区
別パルス信号▲▼を通過せしめて書込パルス▲
▼として出力するためのアンドゲートAND_iと、優先
エンコーダPE_iのデータ出力端A₀,〜,A₇に対してアドレ
ス入力端A₀,〜,A₇が接続されかつ書込指令入力端がアン
ドゲートAND_iの出力端に対して接続されかつデータ入出
力端D₀,〜,D₁₅が計数回路327の出力端およびデータ処理
装置40の記憶装置42の入力端に接続されかつデコーダ回
路329の出力端に対し指定信号入力端が接続されており
書込パルス▲▼がアンドゲートAND_iから与えられ
たときアドレス入力端A₀,〜,A₇に対して優先エンコーダ
PE_iから与えられた画素番号NN_IMGに対応する記憶アドレ
スに対し計数回路327から与えられた計数内容CONを記憶
しかつデータ処理装置40に含まれた読込信号発生回路41
からアドレス入力端A₀,〜,A₇に対し読込信号SELが与え
られデコーダ回路329から指定信号CE_iが与えられたとき
読込信号SELによって指定された記憶アドレスに記憶さ
れた記憶内容すなわち時刻データ（すなわち計数回路32
7の計数内容CON）をデータ処理装置40に含まれた記憶装
置42に対して送出するランダムアクセスメモリRAM_iとを
包有している。

ランダムアクセスメモリRAM_iは、記憶部材として機能
しており、またシフトレジスタSR_i,優先エンコーダPE_i
およびアンドゲートAND_iは、記憶部材（ここではランダ
ムアクセスメモリRAM_i）への書込部材として機能してい
る。記憶部材としては、ランダムアクセスメモリRAM_iば
かりではなく、レジスタなども使用可能であるが、ここ
では便宜上、ランダムアクセスメモリRAM_iについてのみ
説明する。

しかしてシフトレジスタSR_iは、CCDエリアセンサ32A
の制御回路325から与えられたデータクロック信号CKDの
パルス立下がりに同期して受光データ信号SI_iをシリア
ル入力端I_Sから順次読込む。シフトレジスタSR_iの内部
では、受光データ信号SI_iが入力されるごとに、フリッ
プフロップのデータが順次シフトされている。受光デー
タ信号SI_iの全てが入力されたとき、シフトレジスタSR_i
のパラレル出力端Q₀,〜,Q₂₅₅には、その受光データ信号
SI_iの内容がパラレル信号として出力されている。

優先エンコーダPE_iは、シフトレジスタSR_iから受光デ
ータ信号SI_iをパラレル信号として受取り、その上位か
ら下位に向けて“1"が存在するか否か（すなわちCCDエ
リアセンサ32Aの光ダイオード321_i1,321_i2,・・・,321
_inに受光があるか否か）を調べていく。優先エンコーダ
PE_iは、受光データ信号SI_i中に“1"が存在するとき、そ
れに対応する光ダイオード321_ixの信号（すなわち画素
番号NN_IMG）“x"を２進数で出力する。

これに並行して優先エンコーダPE_iは、受光データ信
号SI_iの中に“1"が存在する限り、出力端GSから“0"を
内容とする書込禁止信号WPR_iを出力している。ちなみに
書込禁止信号WPR_iは、データ信号SI_iの中に“1"が１つ
も存在しないとき、“1"を内容としている。

優先エンコーダPE_iから出力された書込禁止信号WPR_i
の内容が“0"である場合、CCDエリアセンサ32Aの制御回
路325からデータ区別パルス信号▲▼が供給され
たとき、アンドゲートAND_iが優先エンコーダPE_iから与
えられた書込禁止信号WPR_iによって開放されているの
で、データ区別パルス信号▲▼が書込パルス▲
▼としてランダムアクセスメモリRAM_iに与えられ
る。このためランダムアクセスメモリRAM_iは、優先エン
コーダPE_iの出力“x"（すなわち画素番号NN_IMG）によっ
て指定された記憶アドレスに対し、計数回路327からデ
ータ入出力端D₀,〜,D₁₅に対し与えられた計数内容CONを
記憶し保持する。すなわちランダムアクセスメモリRAM_i
は、光ダイオード321_i1,321_i2,・・・,321_inに対応して
走査基準時から受光までに所要の時間t_i1,t_i2,・・・,t
_inが記憶され保持される。

これに対し優先エンコーダPE_iから出力された書込禁
止信号WPR_iの内容が“1"である場合、アンドゲートAND_i
が閉鎖されているので、ランダムアクセスメモリRAM_iに
は書込パルス▲▼が与えられることがなく、ひい
ては書込動作が実行されない。

またデータ処理装置40に含まれた読込信号発生回路41
からアドレス入力端A₀,〜,A₇に与えられた読込信号SEL
とデコーダ回路329から指定信号入力端に与えられた指
定信号CE_iとによる指定に応じて、ランダムアクセスメ
モリRAM_iは、記憶アドレスに記憶された記憶内容すなわ
ち時間t_i1,t_i2,・・・,t_inを結像データIMGとして順
次、データ処理装置40の記憶装置42に向けてデータ入出
力端D₀,〜,D₁₅から出力する。

（実施例３）また第１図ないし第４図、第７図および第９図を参照
しつつ、本発明にかかる物体計測装置の第３の実施例に
ついて、その構成および作用を詳細に説明する。

第３の実施例は、記憶回路326_iが以下のごとく構成さ
れたことを除き、第１の実施例と実質的に同一の構成お
よび作用を有している。したがってここでは説明を簡潔
とするために、記憶回路326_iの構成および作用について
のみ、詳細に説明する。

記憶回路326_iは、CCDエリアセンサ32Aに含まれた比較
回路324_iの出力端に対しシリアル入力端I_Sが接続されか
つクロック入力端CKが制御回路325の出力端に接続され
ており制御回路325から与えられたデータクロック信号C
KDに時間的に同期しつつ比較回路324_iから与えられた受
光データ信号SI_iをシリアル入力端I_Sにおいて順次読込
みパラレル信号に変換してパラレル出力端から出力する
ための所望ビット（たとえば256ビット；以下この場合
について説明する）のシフトレジスタSR_i1と、シフトレ
ジスタSR_i1に含まれた最下位のパラレル出力端Q₀に対し
てシリアル入力端I_Sが接続されかつクロック入力端CKが
CCDエリアセンサ32Aに含まれた制御回路325の出力端に
接続されており制御回路325から与えられたデータクロ
ック信号CKDに時間的に同期しつつシフトレジスタSR_i1
のパラレル出力端Q₀から出力された信号（すなわち第１
画像（画像番号N_IMG＝“a"の画像）に対応する受光デー
タ信号SI_ia）を順次読込みパラレル信号に変換してパラ
レル出力端から出力するための所望ビット（ここでは25
6ビット）の他のシフトレジスタSR_i2と、一方の入力端
がシフトレジスタSR_i1のパラレル出力端Q_jに接続されか
つ他方の入力端がシフトレジスタSR_i2のパラレル出力端
Q_jに接続されており第１画像に対応する受光データ信号
SI_iaと第２画像（画像番号N_IMG＝“ａ＋1"の画像）に対
応する受光データ信号SI_ia+1とを比較して受光データ信
号SI_iに含まれた“j"番目（ｊ＝1,2,・・・,n）のパル
ス（すなわち画素番号NN_IMG＝“j"に対応するパルス）
の立上がりを検出するための複数（ここでは256個）の
パルス立上検出回路SU_ijと、パルス立上検出回路SU_ijの
出力端に対してパラレル入力端が１対１で接続されてお
りパルス立上検出回路SU_ijの出力中に存在する“1"を検
出してその“1"が存在するパルス立上検出回路SU_ijの最
小番号“j"（すなわち光ダイオード321_ijの最小番号
“j"）を２進数で出力するための優先エンコーダPE_iと
を包有している。

パルス立上検出回路SU_ijは、シフトレジスタSR_i1のパ
ラレル出力端Q_jに対して一方の入力端が接続されかつ他
方の入力端が“1"を供給する所定の信号源（図示せず）
に接続されておりシフトレジスタSR_i1のパラレル出力端
Q_jから与えられた信号を通過せしめるための入力アンド
ゲートUAND_j1と、シフトレジスタSR_i2のパラレル出力端
Q_jに対して一方の入力端が接続されかつ他方の入力端が
“0"を供給する所定の信号源（図示せず）に接続されて
おりシフトレジスタSR_i2のパラレル出力端Q_jから与えら
れた信号中の“0"に対応して“1"を出力するための入力
ノアゲートUNOR_jと、入力アンドゲートUAND_j1の出力端
に対し一方の入力端が接続されかつ他方の入力端が入力
ノアゲートUNOR_jの出力端に対して接続されかつ出力端
が優先エンコーダPE_iのパラレル入力端I_jに接続されて
おり入力ノアゲートUNOR_jの出力が“1"のとき開放され
入力アンドゲートUAND_j1の出力を通過せしめて優先エン
コーダPE_iのパラレル入力端I_jに与えるための出力アン
ドゲートUAND_j2とを包有している。

記憶回路326_iは、また、優先エンコーダPE_iの出力端G
Sに対して一方の入力端が接続されかつ他方の入力端がC
CDエリアセンサ32Aの制御回路325に対して接続されてお
り優先エンコーダPE_iから“1"を内容とする書込禁止信
号WPR_iが入力されたとき制御回路325から与えられたデ
ータ区別パルス信号▲▼を遮断しかつ優先エンコ
ーダPE_iから“0"を内容とする書込禁止信号WPR_iが入力
されたとき制御回路325から与えられたデータ区別パル
ス信号▲▼を通過せしめて書込パルス▲▼
として出力するためのアンドゲートAND_iと、優先エンコ
ーダPE_iのデータ出力端A₀,〜,A₇に対してアドレス入力
端A₀,〜,A₇が接続されておりかつ書込指令入力端がアン
ドゲートAND_iの出力端に対して接続されデータ入出力端
D₀,〜,D₁₅が計数回路327の出力端およびデータ処理装置
40の記憶装置42の入力端に接続されかつデコーダ回路32
9の出力端に対し指定信号入力端が接続されており書込
パルス▲▼がアンドゲートAND_iから与えられたと
きアドレス入力端A₀,〜,A₇に対して優先エンコーダPE_i
から与えられた画素番号NN_IMGに対応する記憶アドレス
に対し計数回路327から与えられた計数内容CONを記憶し
かつデータ処理装置40に含まれた読込信号発生回路41か
らアドレス入力端A₀,〜,A₇に対し読込信号SELが与えら
れデコーダ回路329から指定信号入力端に対し指定信号C
E_iが与えられたとき読込信号SELによって指定された記
憶アドレスに記憶された時刻データ（すなわち計数回路
327の計数内容CON）をデータ処理装置40に含まれた記憶
装置42に対して送出するランダムアクセスメモリRAM_iと
を包有している。

ランダムアクセスメモリRAM_iは、記憶部材として機能
しており、またシフトレジスタSR_i1,SR_i2,パルス立上検
出回路SU_ij,優先エンコーダPE_iおよびアンドゲートAND_i
は、記憶部材（ここではランダムアクセスメモリRAM_i）
への書込部材として機能している（ｊ＝1,2,・・・,
n）。記憶部材としては、ランダムアクセスメモリRAM_i
ばかりではなく、レジスタなども使用可能であるが、こ
こでは便宜上、ランダムアクセスメモリRAM_iについての
み説明する。

しかしてシフトレジスタSR_i1は、CCDエリアセンサ32A
の制御回路325から与えられたデータクロック信号CKDの
パルス立下がりに同期して受光データ信号SI_iをシリア
ル入力端I_Sから順次読込む。シフトレジスタSR_i1の内部
では、受光データ信号SI_iが入力されるごとに、フリッ
プフロップのデータが順次シフトされている。受光デー
タ信号SI_iの全てが入力されたとき、シフトレジスタSR
_i1は、パラレル出力端Q₀,〜,Q₂₅₅からその受光データ信
号SI_iの内容をパラレル信号として出力している。

シフトレジスタSR_i1に対し第１画像（たとえば画像番
号N_IMG＝“a"の画像）の受光データ信号SI_i（すなわち
受光データ信号SI_ia）が入力され終ると、引続きシフト
レジスタSR_i1には、第２画像（すなわち画像番号N_IMG＝
“ａ＋1"の画像）の受光データ信号SI_i（すなわち受光
データ信号SI_ia+1）が入力され続ける。

このときシフトレジスタSR_i1に対して先に入力された
第１画像（画像番号N_IMG＝“a"の画像）の受光データ信
号SI_iaは、パラレル出力端Q₀から溢れ出しシフトレジス
タSR_i2のシリアル入力端I_Sに与えられているので、シフ
トレジスタSR_i1に対する第２画像（画像番号N_IMG＝“ａ
＋1"の画像）の受光データ信号SI_ia+1の入力が進むにつ
れ、シフトレジスタSR_i1からシフトレジスタSR_i2へ移動
される。第1,第２画像の受光データ信号SI_ia,SI_ia+1の
入力が終了すると、シフトレジスタSR_i2のパラレル出力
端Q₀,〜,Q₂₅₅から第１画像（画像番号N_IMG＝“a"の画
像）の受光データ信号SI_iaに対応したパラレル出力が送
出されており、かつシフトレジスタSR_i1のパラレル出力
端Q₀,〜,Q₂₅₅から第２画像（画像番号N_IMG＝“ａ＋1"の
画像）の受光データ信号SI_ia+1に対応したパラレル出力
が送出されている。

パルス立上検出回路SU_ijでは、シフトレジスタSR_i1の
パラレル出力端Q_jから与えられた信号が入力アンドゲー
トUAND_j1の一方の入力端に対し与えられ、かつシフトレ
ジスタSR_i2のパラレル出力端Q_jから与えられた信号が入
力ノアゲートUNOR_jの一方の入力端に与えられているの
で、シフトレジスタSR_i1のパラレル出力端Q_jの内容が
“1"でありかつシフトレジスタSR_i2のパラレル出力端Q_j
の内容が“0"であるとき、出力アンドゲートUAND_j2の出
力端から“1"が出力されている。これによりパルス立上
検出回路SU_ijは、第１画像において“0"であり第２画像
において“1"となった画素ひいては光ダイオード321_ij
を検出できる。

優先エンコーダPE_iは、パルス立上検出回路SU_ijの出
力を受けて、その出力の中に“1"が存在する最小の画素
番号NN_IMGを２進数で出力端A₀,〜,A₇から出力する。ま
た優先エンコーダPE_iは、パルス立上検出回路SU_ijから
の入力中に“1"が存在する限り出力端GSから“0"を内容
とする書込禁止信号WPR_iを出力しており、かつパルス立
上検出回路SU_ijからの入力中に“1"が全く存在しないと
き出力端GSから“1"を内容とする書込禁止信号WPR_iを出
力している。このためアンドゲートAND_iは、（ｉ）書込
禁止信号WPR_iが“0"のとき、CCDエリアセンサ32Aから与
えられたデータ区別パルス信号▲▼を通過せしめ
書込パルス▲▼としてランダムアクセスメモリRA
M_iに与え、また（ii）書込禁止信号WPR_iが“1"のとき、
データ区別パルス信号▲▼を遮断して書込パルス
▲▼をランダムアクセスメモリRAM_iに与えない。

ランダムアクセスメモリRAM_iは、アンドゲートAND_iか
ら書込パルス▲▼が与えられたとき、優先エンコ
ーダPE_iからアドレス入力端A₀,〜,A₇に与えられた入力
に応じて指定された記憶アドレスに対し、計数装置327
から与えられた計数内容CONを記憶し保持する。

これに対しランダムアクセスメモリRAM_iは、アンドゲ
ートAND_iから書込パルス▲▼が与えられないと
き、書込動作を実行しない。

（実施例４）更に第１図ないし第３図，第７図および第10図ないし
第12図を参照しつつ、本発明にかかる物体計測装置の第
４の実施例について、その構成および作用を詳細に説明
する。

第４の実施例は、記憶装置32Bが以下のごとく構成さ
れたことを除き、第１の実施例と実質的に同一の構成お
よび作用を有している。したがってここでは説明を簡潔
とするために、記憶装置32Bの構成および作用について
のみ、詳細に説明する。

記憶装置32Bは、CCDエリアセンサンサ32Aに包有され
た複数の比較回路324₁,324₂,・・・,324_mの出力端に対
してそれぞれ接続されかつ制御回路325の出力端にそれ
ぞれ接続されており受光データ信号SI₁,SI₂,・・・,SI_m
およびデータクロック信号CKDならびにデータ区別パル
ス信号▲▼が与えられる複数の記憶回路326₁,326
₂,・・・,326_mと、記憶回路326₁,326₂,・・・,326_mの入
力端に対し出力端が接続されており計数内容CONを供給
するための計数回路327と、計数回路327の入力端に対し
出力端が接続されており一定周期のクロックパルスCLP
を発生するためのクロックパルス発生回路328と、デー
タ処理装置40に含まれた読込信号発生回路41の出力端に
対し入力端が接続されかつ複数の記憶回路326₁,326₂,・
・・,326_mの制御端に対して複数の出力端がそれぞれ１
対１に接続されており読込信号発生回路41から与えられ
た読込信号SELに応じて記憶回路326₁,326₂,・・・,326_m
を指定する指定信号CE₁（up）,CE₂（up），・・・,CE_m
（up）および他の指定信号応CE₁（down）,CE₂（dow
n），・・・,CE_m（down）を発生するためのデコーダ回
路329とを包有している。指定信号CE₁（up）,CE₂（u
p），・・・,CE_m（up）は、第１画像（画像番号N_IMG＝
“b"の画像）において受光がなく、かつ第２画像（画像
番号N_IMG＝“ｂ＋1"の画像）において受光があった場合
を選択するための指定信号であり、これに対し指定信号
CE₁（down）,CE₂（down），・・・,CE_m（down）は、第
１画像（画像番号N_IMG＝“b"の画像）において受光があ
り、かつ第２画像（画像番号N_IMG＝“ｂ＋1"の画像）に
おいて受光がなくなった場合を選出するための指定信号
である。

記憶回路326₁,326₂,・・・,326_mは、すべて同一の構
成および作用を有しているので、便宜上ここでは、記憶
回路326_iについて説明する（ｉ＝1,2,・・・,m）。

記憶回路326_iは、CCDエリアセンサ32Aに含まれた比較
回路324_iの出力端に接続されており比較回路324_iから与
えられた受光データ信号SI_iを反転するための反転回路N
OT_iと、CCDエリアセンサ32Aに含まれた制御回路325の出
力端に対してセット入力端PRが接続されておりデータ区
別パルス信号▲▼によってリセットされかつ反転
回路NOT_iの出力端に対してリセット入力端CLRが接続さ
れており反転受光データ信号▲▼によってリセッ
トされるフリップフロップFF_i1と、CCDエリアセンサ32A
に含まれた制御回路325の出力端に対して入力端が接続
されておりデータクロック信号CKDを所定時間だけ遅延
せしめて遅延データクロック信号CKDDとして出力するた
めの遅延回路DLY_i1と、フリップフロップFF_i1の出力端
Ｑに対して一方の入力端が接続されかつ他方の入力端が
遅延回路DLY_i1の出力端に対して接続されておりフリッ
プフロップFF_i1の出力Q_FFが“1"の期間だけ遅延回路DLY
_i1の出力（すなわち遅延データクロック信号CKDD）を通
過可能状態とするためのアンドゲートAND_i1と、CCDエリ
アセンサ32Aに含まれた制御回路325の出力端に対して入
力端が接続されておりデータ区別パルス信号▲▼
を所定時間だけ遅延せしめカウンタリセットパルス▲
▼として出力するための他の遅延回路DLY_i2と、
遅延回路DLY_i2の出力端に対してリセット入力端▲
▼が接続されかつデータ入力端ＡがアンドゲートAND
_i1の出力端に対して接続されておりカウンタリセットパ
ルス▲▼によるリセットののちアンドゲートAN
D_i1を通過してデータ入力端Ａに到来するカウンタクロ
ック信号CKC（すなわちアンドゲートAND_i1を通過した遅
延データクロック信号CKDD）のパルス数を計数するため
のカウンタCNT_i1と、カウンタCNT_i1の最上位の出力端
（たとえば９ビットの場合、第９の出力端Q₈;以下この
場合について説明する）に対して一方の入力端が接続さ
れかつ他方の入力端がCCDエリアセンサ32Aに含まれた制
御回路325の出力端に対して接続されておりカウンタCNT
_iの最上位の出力端Q₈から出力される書込禁止信号WPR_i1
が“0"のときデータ区別パルス信号▲▼を通過せ
しめ書込パルス▲▼として出力しか
つ書込禁止信号WPR_i1が“1"のときデータ区別パルス信
号▲▼の通過を禁止して書込パルス▲
▼の送出を阻止するための他のアンドゲートAN
D_i2と、アンドゲートAND_i2の出力端に対してトリガ端
（すなわち書込指令入力端）が接続されかつアドレス入
力端A₀,〜,A₇がカウンタCNT_i1の出力端Q₀,〜,Q₇および
データ処理装置40に含まれた読込信号発生回路41の出力
端に接続されかつデータ入出力端（ここでは16ビットと
する）D₀,〜,D₁₅が計数回路327の出力端およびデータ処
理装置40に含まれた記憶装置42の入力端に接続されかつ
指定信号入力端がデコーダ回路329の出力端に接続され
たランダムアクセスメモリRAM_i1とを包有している。

ランダムアクセスメモリRAM_i1は、（ｉ）アンドゲー
トAND_i2から書込パルス▲▼が入力
されたとき、カウンタCNT_i1からアドレス入力端A₀,〜,A
₇に与えられた計数値CON_i1に応じて指定された記憶アド
レスに対し計数回路327の計数内容CONを書込み、また
（ii）データ処理装置40に含まれた読込信号発生回路41
からアドレス入力端A₀,〜,A₇に対して読込信号SELが与
えられかつデコーダ回路329から指定信号入力端に対し
て指定信号CE_i（down）が与えられたとき、読込信号SEL
によって指定された記憶アドレスに記憶された時刻デー
タ（すなわち計数回路327の計数内容CON）をデータ処理
装置40に含まれた記憶装置42に対し送出する。

記憶装置326_iは、また、CCDエリアセンサ32Aに含まれ
た制御回路325の出力端に対して入力端が接続されてお
りデータクロック信号CKDを所定時間だけ遅延せしめて
遅延データクロック信号CKDD^＊として出力するための遅
延回路DLY_i3と、遅延回路DLY_i3の出力端に対し一方の入
力端が接続されかつ他方の入力端がCCDエリアセンサ32A
に含まれた比較回路324_iの出力端に接続されており受光
データ信号SI_iが高レベルすなわち“1"のとき遅延デー
タクロック信号CKDD^＊を通過せしめるためのアンドゲー
トAND_i3と、走査検出装置33に含まれた光センサ装置331
に対し比較増幅回路332を介してセット入力端PRが接続
されかつクロック入力端CKに対し遅延回路DLY_i1の出力
端が接続されており走査基準信号SIによって全てのビッ
ト（たとえば256ビット）がセットされたのち遅延回路D
LY_i1から与えられた遅延データクロック信号CKDDに応じ
てシフト動作を実行するシフトレジスタSR_iと、シフト
レジスタSR_iのシリアル出力端Q_Sに一方の入力端が接続
されかつ他方の入力端がアンドゲートAND_i3の出力端に
接続されておりシフトレジスタSR_iのシリアル出力Q_SRと
アンドゲートAND_i3の出力CKCDとの間で論理演算を実行
するナンドゲートNAND_iと、CCDエリアセンサ32Aに含ま
れた制御回路325の出力端に対してクロック入力端CKが
接続されかつデータ入力端ＤがナンドゲートNAND_iの出
力端に対して接続されたフリップフロップFF_i2と、フリ
ップフロップFF_i2の出力端Ｑに対し一方の入力端が接続
されかつ他方の入力端がシフトレジスタSR_iのシリアル
出力端Q_Sに接続されかつ出力端がシフトレジスタSR_iの
シリアル入力端I_Sに接続されたアンドゲートAND_i4とを
包有している。

記憶装置326_iは、更に、CCDエリアセンサ32Aに含まれ
た制御回路325の出力端に対してセット入力端PRが接続
されかつリセット入力端CLRがナンドゲートNAND_iの出力
端に対して接続されておりデータ区別パルス信号▲
▼によってセットされかつナンドゲートNAND_iの出力C
KCD^＊によってリセットされるフリップフロップFF
_i3と、フリップフロップFF_i3の出力端Ｑに対して一方の
入力端が接続されかつ他方の入力端が遅延回路DLY_i1の
出力端に対して接続されておりフリップフロップFF_i3の
出力Q_FF ^＊が“1"である期間だけ遅延データクロック信
号CKDDを通過せしめるためのアンドゲートAND_i5と、遅
延回路DLY_i2の出力端に対してリセット端▲▼が
接続されかつデータ入力端ＡがアンドゲートAND_i5に対
して接続されておりカウンタリセットパルス▲
▼によるリセットののちデータ入力端Ａに到来するカウ
ンタクロック信号CKC^＊（すなわちアンドゲートAND_i5を
通過した遅延データクロック信号CKDD）のパルス数を計
数するためのカウンタCNT_i2と、カウンタCNT_i2の最上位
の出力端（たとえば９ビットの場合、第９の出力端Q₈;
以下、この場合について説明する）に対して一方の入力
端が接続されかつ他方の入力端がCCDエリアセンサ32Aに
含まれた制御回路325の出力端に対して接続されており
カウンタCNT_i2の最上位の出力端Q₈から出力される書込
禁止信号WPR_i2が“0"のときデータ区別パルス信号▲
▼を通過せしめ書込パルス▲▼とし
て出力しかつ書込禁止信号WPR_i2が“1"のときデータ区
別パルス信号▲▼の通過を禁止して書込パルス▲
▼の送出を阻止するための他のアンドゲ
ートAND_i6と、アンドゲートAND_i6の出力端に対してトリ
ガ端（すなわち書込指令入力端）が接続されかつアドレ
ス入力端A₀,〜,A₇がカウンタCNT_i2の出力端Q₀,〜,Q₇お
よびデータ処理装置40に含まれた読込信号発生回路41の
出力端に接続されかつデータ入出力端（ここでは、16ビ
ットとする）D₀,〜,D₁₅が計数回路327の出力端およびデ
ータ処理装置40に含まれた記憶装置42の入力端に接続さ
れかつ指定信号入力端がデコーダ回路329の出力端に接
続されたランダムアクセスメモリRAM_i2とを包有してい
る。

ランダムアクセスメモリRAM_i2は、（ｉ）アンドゲー
トAND_i6から書込パルス▲▼が入力され
たとき、カウンタCNT_i2からアドレス入力端A₀,〜,A₇に
与えられた計数値CON_i2に応じて指定された記憶アドレ
スに対し計数回路327の計数内容CONを書込み、また（i
i）データ処理装置40に含まれた読込信号発生回路41か
らアドレス入力端A₀,〜,A₇に対して読込信号SELが与え
られかつデコーダ回路329から指定信号入力端に対して
指定信号CE_i（up）が与えられたとき、読込信号SELによ
って指定された記憶アドレスに記憶された時刻データ
（すなわち計数回路327の計数内容CON）をデータ処理装
置40に含まれた記憶装置42に対し送出する。

ランダムアクセスメモリRAM_i1,RAM_i2は、記憶部材と
して機能しており、また遅延回路DLY_i1,〜,DLY_i3,反転
回路NOT_i,フリップフロップFF_i1,〜,FF_i3,アンドゲート
AND_i1,〜,AND_i6,ナンドゲートNAND_i,シフトレジスタSR_i
およびカウンタCNT_i1,CNT_i2は、記憶部材への書込部材
として機能している。記憶部材としては、ランダムアク
セスメモリRAM_i1,RAM_i2ばかりでなく、レジスタなども
使用可能であるが、ここでは便宜上、ランダムアクセス
メモリRAM_i1,RAM_i2についてのみ説明する。

しかして記憶装置326_iは、以下のごとく動作する。

まずデータ区別パルス信号▲▼の低レベル（す
なわち“0"）状態に際してフリップフロップFF_i1がセッ
トされ、その出力Q_FFが高レベル（すなわち“1"）とな
り、アンドゲートAND_i1の一方の入力端に対し“1"が与
えられる。このためアンドゲートAND_i1は、遅延回路DLY
_i1から与えられる遅延データクロック信号CKDDが通過可
能な状態となり、カウンタクロック信号CKCを出力し始
める。

これに対し、データ区別パルス信号▲▼は、遅
延回路DLY_i2において遅延せしめられたのち、カウンタ
リセットパルス▲▼としてカウンタCNT_i1のリ
セット入力端▲▼に与えられているので、その低
レベル（すなわち“0"）状態に際してカウンタCNT_i1を
リセットする。

カウンタCNT_i1は、リセットののち、アンドゲートAND
_i1から与えられた遅延データクロック信号CKDD（すなわ
ちカウンタクロック信号CKC）のパルス数を計数し始め
る。

受光データ信号SI_iが受光を示す高レベル（すなわち
“1"）となると、フリップフロップFF_i1は、そのリセッ
ト入力端CLRに対し反転回路NOT_iを介して反転受光デー
タ信号▲▼が与えられているので、リセットされ
る。これに伴なってアンドゲートAND_i1は、フリップフ
ロップFF_i1から低レベル（すなわち“0"）の出力Q_FFが
与えられることとなり、遅延回路DLY_i1の出力（すなわ
ち遅延データクロック信号CKDD）の通過を禁止する。

アンドゲートAND_i1が通過禁止状態となると、カウン
タCNT_i1は、そこで計数を停止し、そのときの計数値CON
_i1を受光データ信号SI_i中の“1"に対応する最小の画素
番号NN_IMGとして保持しており、その出力端Q₀,〜,Q₇か
らランダムアクセスメモリRAM_i1のアドレス入力端A₀,
〜,A₇に向けて出力している。

カウンタCNT_i1は、このとき、受光データ信号SI_i中に
“1"が存在するので、最上位の出力端Q₈から“0"を内容
とする書込禁止信号WPR_i1を出力しており、アンドゲー
トAND_i2を開放状態すなわち通過許可状態に維持してい
る。このためデータ区別パルス信号▲▼がアンド
ゲートAND_i2を通過し書込パルス▲
▼としてトリガ端（すなわち書込指令入力端）に与えら
れるとき、ランダムアクセスメモリRAM_i1では、そのア
ドレス入力端A₀,〜,A₇に対してカウンタCNT_i1の出力端Q
₀,〜,Q₇から与えられた計数値CON_i1に対応した記憶アド
レスに対し、計数回路327から与えられた計数内容CONが
書込まれ保持される。すなわちランダムアクセスメモリ
RAM_i1には、光ダイオード321_i1,321_i2,・・・,321_inに
対応して走査基準時から受光までに所要の時間t_i1（dow
n）,t_i2（down），・・・,t_in（down）が記憶され保持
される。

受光データ信号SI_iが受光を示す高レベル（すなわち
“1"）とならないと、フリップフロップFF_i1は、そのリ
セット入力端CLRに対し反転回路NOT_iを介して反転受光
データ信号▲▼が与えられてるので、リセットさ
れることはない。これに伴なってアンドゲートAND
_i1は、フリップフロップFF_i1から高レベル（すなわち
“1"）の出力Q_FFが与え続けられることとなり、遅延回
路DLY_i1の出力（すなわち遅延データクロック信号CKD
D）をカウンタクロック信号CKCとして通過し続ける。

このためにカウンタCNT_i1は、最上位の出力端Q_Bから
の出力が“1"となるまで計数を続行し、これを書込禁止
信号WPR_i1としてアンドゲートAND_i2の一方の入力端に与
える。アンドゲートAND_i2は、通過禁止状態となり、デ
ータ区別パルス信号▲▼が通過せしめられない。

したがってランダムアクセスメモリRAM_i1は、トリガ
端（すなわち書込指令入力端）に書込パルス▲
▼が与えらず、書込動作を実行しない。

更にシフトレジスタSR_iは、走査基準信号SIによって
全てのビットがセットされる。シフトレジスタSR₁の各
ビットは、各画像（画像番号N_IMG）の画素番号NN
_IMG（すなわちi1,i2,・・・,in）に１対１で対応してお
り、その内容が“1"であれば、その画素で受光がまだ検
出されておらず、ランダムアクセスメモリRAM_i2に対し
て書込が実行されていないことを示しており、これに対
しその内容が“0"であれば、その画素で受光が検出さ
れ、ランダムアクセスメモリRAM_i2に書込が既に実行さ
れたことを示している。ここで最初にシフトレジスタSR
_iの全ビットをセットする理由は、ビットの内容が“1"
であれば受光が検出されたときランダムアクセスメモリ
RAM_i2に対して書込が実行されるが、“0"であると仮に
受光が検出されてもランダムアクセスメモリRAM_i2に対
して書込が実行されないことにある。

シフトレジスタSR_iのシリアル出力端Q_Sには、クロッ
ク入力端CKに与えられている遅延データクロック信号CK
DDの立下がりに際して順次画素NN_IMG（すなわちi1,i2,
・・・,in）に対応するよう出力内容が変化している。
シフトレジスタSR_iのシリアル出力端Q_Sから出力された
シリアル出力Q_SRは、受光データ信号SI_iに同期してい
る。

遅延回路DLY_i3は、CCDエリアセンサ32Aの制御回路325
から与えられたデータクロック信号CKDを遅延せしめ、
遅延データロック信号CKDD^＊を送出してアンドゲートAN
D_i3の一方の入力端に与えている。アンドゲートAND
_i3は、他方の入力端に対しCCDエリアセンサ32Aの比較回
路324_iから受光データ信号SI_iが与えられているので、
受光データ信号SI_iが高レベル（すなわち“1"）状態に
ある場合のみ、遅延データクロック信号CKDD^＊を通過せ
しめる。アンドゲートAND_i3の出力は、ナンドゲートNAN
D_iの一方の入力端に対し与えられており、その他方の入
力端に対しシフトレジスタSR_iのシリアル出力端Q_Sから
シリアル出力Q_SRが与えられている。

したがって受光データ信号SI_iが“1"である（すなわ
ち受光がある）場合、シフトレジスタSR_iのシリアル出
力Q_SRが“1"であれば、ナンドゲートNAND_iの出力CKCD^＊
によってフリップフロップFF_i3をリセットし出力Q_FF ^＊
を低レベル（すなわち“0"）とすることにより、アンド
ゲートAND_i5を閉鎖し、結果的にカウンタCNT_i2のデータ
入力端Ａに与えられているカウンタクロック信号CKC^＊
を停止し、その計数動作を停止せしめる。また受光デー
タ信号SI_iが“1"である場合、シフトレジスタSR_iのシリ
アル出力Q_SRが“0"であれば、フリップフロップFF_i3は
リセットされず、ひいてはアンドゲートAND_i5を開放状
態に維持し、結果的にデータ入力端Ａに対してカウンタ
クロック信号CKC^＊が与えられており、そのカウンタCNT
_i2の計数動作が続行される。

これに対し、受光データ信号SI_iが“0"である（すな
わち受光がない）場合、アンドゲートAND_i3が常に閉鎖
された状態にあり、遅延回路DLY_i3の出力たる遅延デー
タクロック信号CKDD^＊を通過せしめない。換言すれば、
ナンドゲートNAND_iは、一方の入力端に対し常に“0"が
与えられているので、他方の入力端に対し“0"が与えら
れようとも、また“1"が与えられようとも、フリップフ
ロップFF_i3がリセットされることはない。したがってア
ンドゲートAND_i5は、一方の入力端に対しフリップフロ
ップFF_i3から“1"を内容とする出力Q_FF ^＊が与えられて
常に開放された状態にあり、遅延データクロック信号CK
DDを通過せしめてカウンタクロック信号CKC^＊としてカ
ウンタCNT_i2のデータ入力端Ａに対し与えている。

カウンタCNT_i2は、受光データ信号SI_iが高レベル（す
なわち“1"）である場合、シフトレジスタSR_iのシリア
ル出力Q_SRが高レベル（すなわち“1"）であるとき、カ
ウンタクロック信号CKC^＊が停止されるので、計数動作
を停止し、そのときの計数値CON_i2を受光データ信号SI_i
中の“1"に対応する最小の画素番号NN_IMGとして保持し
ており、その出力端Q₀,〜,Q₇からランダムアクセスメモ
リRAM_i2のアドレス入力端A₀,〜,A₇に向けて出力してい
る。

カウンタCNT_i2は、このとき、受光データ信号SI_i中に
“1"が存在するので、最上位の出力端Q₈から“0"を内容
とする書込禁止信号WPR_i2を出力しており、アンドゲー
トAND_i6を開放状態すなわち通過許可状態に維持してい
る。このためデータ区別パルス信号▲▼がアンド
ゲートAND_i6を通過し書込パルス▲▼と
してトリガ端（すなわち書込指令入力端）に与えられる
とき、ランダムアクセスメモリRAM_i2では、そのアドレ
ス入力端A₀,〜,A₇に対してカウンタCNT_i1の出力端Q₀,
〜,Q₇から与えられた計数値CON_i2に対応した記憶アドレ
スに対し、計数回路327から与えられた計数内容CONが書
込まれ保持される。すなわちランダムアクセスメモリRA
M_i2には、光ダイオード321_i1,321_i2,・・・,321_inに対
応して走査基準時から受光までに所要の時間t_i1（up）,
t_i2（up），・・・,t_in（up）が記憶され保持される。

カウンタCNT_i2は、受光データ信号SI_iが高レベル（す
なわち“1"）である場合、シフトレジスタSR_iのシリア
ル出力Q_SRが低レベル（すなわち“0"）であるとき、カ
ウンタクロック信号CKC^＊が停止されないので、計数動
作を停止することがなく、最上位の出力端Q₈からの出力
が“1"となるまで計数を続行し、これを書込禁止信号WP
R_i2としてアンドゲートAND_i6の一方の入力端に与える。
アンドゲートAND_i6は、通過禁止状態となり、データ区
別パルス信号▲▼が通過せしめられない。

したがって、ランダムアクセスメモリRAM_i2は、トリ
ガ端（すなわち書込指令入力端）に書込パルス▲
▼が与えられず、書込動作を実行しない。

カウンタCNT_i2は、受光データ信号SI_iが低レベル（す
なわち“0"）である場合、シフトレジスタSR_iのシリア
ル出力Q_SRが高レベルであるか低レベルであるかにかか
わらず、カウンタクロック信号CKC^＊が停止されないの
で、計数動作を停止することがなく、最上位の出力端Q₈
からの出力が“1"となるまで計数を実行し、これを書込
禁止信号WPR_i2としてアンドゲートAND_i6の一方の入力端
に与える。アンドゲートAND_i6は、通過禁止状態とな
り、データ区別パルス信号▲▼が通過せしめられ
ない。

ナンドゲートNAND_iの出力CKCD^＊は、フリップフロッ
プFF_i2のデータ入力端Ｄに与えられている。フリッフフ
ロップFF_i2では、クロック入力端CKに与えられたデータ
クロック信号CKDの立下がりに応じてナンドゲートNAND_i
の出力CKCD^＊（＝“0"）を取込み、出力端Ｑから出力端
Q_FF ^＊＊（＝“0"）を送出している。フリップフロップF
F_i2の出力Q_FF ^＊＊が“0"となると、アンドゲートAND_i4
においてシフトレジスタSR_iのシリアル出力Q_SRとの間で
論理積演算をとった場合、その結果も“0"となるので、
シリアル入力端I_Sには、“0"が与えられ、シフトレジス
タSR_iの対応ビットの内容を“0"とする。これにより、
そのビットに対応する画素（すなわち記憶アドレス）に
対しては、上述より明らかなごとく、ランダムアクセス
メモリRAM_i2に対し書込動作が禁止される。

データ処理装置40は、読込信号発生回路41から読込信
号SELを発生し、受光装置30中のデコーダ回路329と記憶
装置326₁,326₂,・・・,326_mひいてはランダムアクセス
メモリRAM₁₁,RAM₁₂;RAM₂₁,RAM₂₂;・・・;RAM_m1,RAM_m2と
に与えている。

デコーダ回路329に与えられた読込信号SELは、デコー
ダ回路329において指定信号CE₁（up），〜,CE_m（up）;C
E₁（down），〜,CE_m（down）とされ、記憶装置326₁,32
6,・・・,326_mひいてはランダムアクセスメモリRAM₁₁,R
AM₁₂;RAM₂₁,RAM₂₂;・・・;RAM_m1,RAM_m2に与えられてお
り、その内容に応じて記憶装置326₁,326₂,・・・,326_m
ひいてはランダムアクセスメモリRAM₁₁,RAM₁₂;RAM₂₁,RA
M₂₂;・・・;RAM_m1,RAM_m2を指定している。

また記憶装置326₁,326₂,・・・,326_mひいてはランダ
ムアクセスメモリRAM₁₁,RAM₁₂;RAM₂₁,RAM₂₂;・・・;RAM
_m1,RAM_m2に対して直接に与えられた読込信号SELは、そ
の内容に応じてランダムアクセスメモリRAM₁₁,RAM₁₂;RA
M₂₁,RAM₂₂;・・・;RAM_m1,RAM_m2内の記憶アドレスを指定
している。

読込信号SELおよび指定信号CE₁（up）,CE₁（down）;C
E₂（up）,CE₂（down）；・・・;CR_m（up）,CE_m（down）
の指定に応じて、記憶装置326₁,326₂,・・・,326_mひい
てはランダムアクセスメモリRAM₁₁,RAM₁₂;RAM₂₁,RAM₂₂;
・・・;RAM_m1,RAM_m2は、その記憶内容すなわち時間t₁₁
（up）,t₁₁（down）;t₁₂（up）,t₁₂（down）；・・・;t
_1n（up）,t_1n（down）;t₂₁（up）,t₂₁（down）;t₂₂（u
p）,t₂₂（down）；・・・;t_2n（up）,t_2n（down）；・
・・;t_m1（up）,t_m1（down）;t_m2（up）,t_m2（down）；
・・・;t_mn（up）,t_mn（down）を結像データIMGとして
順次、データ処置装置40の記憶装置42に向けて出力す
る。

記憶装置42は、受光装置30から与えられた結像データ
IMGすなわち記憶内容t₁₁（up）,t₁₁（down）;t₁₂（u
p）,t₁₂（down）；・・・;t_1n（up）,t_1n（down）;t₂₁
（up）,t₂₁（down）;t₂₂（up）,t₂₂（down）；・・・;t
_2n（up）,t_2n（down）；・・・;t_m1（up）,t_m1（dow
n）;t_m2（up）,t_m2（down）；・・・;t_mn（up）,t_mn（d
own）を記憶し保持する。記憶装置42に記憶された結像
データIMGは、演算回路43に与えられており、そこで被
測定物体20におけるスリット光の反射点Ｐの位置（X,Y,
Z）を算出するために供される。

演算回路43は、各画素すなわち光ダイオード321₁₁,32
1₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・・;3
21_m1,321_m2,・・・,321_mnについて、それぞれ下記のご
とく相加平均により受光パルスの中心位置の時刻t₁₁,t
₁₂,・・・,t_1n;t₂₁,t₂₂,・・・,t_2n;t_m1,t_m2,・・・,t
_mnを計算し、更に上記（４）式によりのごとく、走査角αを算出する。この走査角αすなわち
α₁₁,α₁₂,・・・，α_1n;α₂₁,α₂₂,・・・，α_2n;・・
・；α_m1,α_m2,・・・，α_mnを上記（１）〜（３）式に
代入することにより、各画素すなわち光ダイオード321
₁₁,321₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・
・・;321_m1,321_m2,・・・,321_mnに結像された反射点Ｐ
の位置（X,Y,Z）すなわち反射点P₁₁,P₁₂,・・・,P_1n;P
₂₁,P₂₂,・・・,P_2n;・・・;P_m1,P_m2,・・・,P_mnの位置
（X₁₁,Y₁₁,Z₁₁），（X₁₂,Y₁₂,Z₁₂），・・・，（X_1n,Y
_1n,Z_1n）；（X₂₁,Y₂₁,Z₂₁），（X₂₂,Y₂₂,Z₂₂），・・
・，（X_2n,Y_2n,Z_2n）；・・・；（X_m1,Y_m1,Z_m1），（X
_m2,Y_m2,Z_m2），・・・，（X_mn,Y_mn,Z_mn）を算出する。

演算回路43の演算結果すなわち被測定物体20における
スリット光の反射点Ｐの位置（X,Y,Z）の算出結果は、
他の記憶装置44に与えられて記憶され保持される。記憶
装置44の記憶内容は、所望により、表示装置45により視
認可能に表示され、また記録装置46により記録される。

（実施例５）加えて第１図ないし第３図，第７図，第13図および第
14図を参照しつつ、本発明にかかる物体計測装置の第５
の実施例について、その構成および作用を詳細に説明す
る。

第５の実施例は、記憶装置32Bが以下のごとく構成さ
れたことを除き、第１の実施例および第４の実施例と実
質的に同一の構成および作用を有している。したがって
ここでは説明を簡潔とするために、記憶装置32Bの構成
および作用についてのみ、詳細に説明する。

記憶装置32Bは、CCDエリアセンセンサ32Aに包有され
た比較回路324₁,324₂,・・・,324_mの出力端に対してそ
れぞれ接続されかつ制御回路325の出力端にそれぞれ接
続されており受光データ信号SI₁,SI₂,・・・,SI_mおよび
データクロック信号CKDおよびデータ区別パルス信号▲
▼が与えられる複数の記憶回路326₁,326₂,・・
・,326_mと、記憶回路326₁,326₂,・・・,326_mの入力端に
対し出力端が接続されており計数内容CONを供給するた
めの計数回路327と、計数回路327の入力端に対し出力端
が接続されており一定周期のクロックパルスCLPを発生
するためのクロックパルス発生回路328と、データ処理
装置40に含まれた読込信号発生回路41の出力端に対し入
力端が接続されかつ複数の記憶回路326₁,326₂,・・・,3
26_mの制御端に対して複数の出力端がそれぞれ１対１に
接続されており読込信号発生回路41から与えられた読込
信号SELに応じて記憶回路326₁,326₂,・・・,326_mを指定
する指定信号CE₁（up）,CE₂（up），・・・,CE_m（up）
および他の指定信号CE₁（down）,CE₂（down），・・・,
CE_m（down）を発生するためのデコーダ回路329とを包有
している。

指定信号CE₁（up）,CE₂（up），・・・,CE_m（up）
は、第１画像（画像番号N_IMG＝“a"の画像）において受
光がなく、かつ第２画像（画像番号N_IMG＝“ａ＋1"の画
像）において受光があった場合を選択するための指定信
号であり、これに対し指定信号CE₁（down）,CE₂（dow
n），・・・,CE_m（down）は、第１画像（画像番号N_IMG
＝“a"の画像）において受光があり、かつ第２画像（画
像番号N_IMG＝“ａ＋1"の画像）において受光がなくなっ
た場合を選出するための指定信号である。

記憶回路326₁,326₂,・・・,326_mは、すべて読一の構
成および作用を有しているので、便宜上ここでは、記憶
回路326_iについてのみ説明する（ｉ＝1,2,・・・,m）。

記憶回路326_iは、CCDエリアセンサ32Aに含まれた比較
回路324_iの出力端に対しシリアル入力端I_Sが接続されか
つクロック入力端CKがCCDエリアセンサ32Aの制御回路32
5の出力端に接続されており制御回路325から与えられた
データクロック信号CKDに対し時間的に同期しつつ比較
回路324_iから与えられた受光データ信号SI_iをシリアル
入力端I_Sにおいて順次読込みパラレル信号に変換してパ
ラレル出力端からパラレル信号として出力するための所
望ビット（たとえば256ビット）；以下この場合につい
て説明する）のシフトレジスタSR_i1と、シフトレジスタ
SR_i1に含まれた最下位のパラレル出力端Q₀に対してシリ
アル入力端I_Sが接続されかつクロック入力端CKがCCDエ
リアセンサ32Aに含まれた制御回路325の出力端に接続さ
れており制御回路325から与えられたデータクロック信
号CKDに対し時間的に同期しつつシフトレジスタSR_i1の
パラレル出力端Q₀から出力された信号（すなわち第１画
像（画像番号N_IMG＝“a"の画像）に対応する受光データ
信号SI_ia）を順次読込みパラレル信号に変換してパラレ
ル出力端から出力するための所望ビット（ここでは256
ビット）の他のシフトレジスタSR_i2と、一方の入力端が
シフトレジスタSR_i1のパラレル出力端Q_jに接続されかつ
他方の入力端がシフトレジスタSR_i2のパラレル出力端Q_j
に接続されており第１画像に対応する受光データ信号SI
_iaと第２画像（画像番号N_IMG＝“ａ＋1"の画像）に対応
する受光データ信号SI_ia+1とを比較して受光データ信号
SI_iに含まれた“j"番目（ｊ＝1,2,・・・,n）の受光パ
ルス（すなわち画素番号NN_IMG＝“j"に対応する受光パ
ルス）の立上がりを検出するための複数（ここでは256
個）のパルス立上検出回路SU_ijと、一方の入力端がシフ
トレジスタSR_i1のパラレル出力端Q_jに接続されかつ他方
の入力端がシフトレジスタSR_i2のパラレル出力端Q_jに接
続されており第１画像に対応する受光データ信号SI_iaと
第２画像に対応する受光データ信号SI_ia+1とを比較して
受光データ信号SI_iに含まれた“j"（ｊ＝1,2,・・・,
n）番目の受光パルス（すなわち画素番号NN_IMG＝“j"に
対応する受光パルス）の立下がりを検出するための複数
（ここでは256個）のパルス立下検出回路SD_ijとを包有
している。

パルス立上検出回路SU_ijは、シフトレジスタSR_i1のパ
ラレル出力端Q_jに対して一方の入力端が接続されかつ他
方の入力端が“1"を供給する所定の信号源（図示せず）
に接続されておりシフトレジスタSR_i1のパラレル出力端
Q_jから与えられた信号を通過せしめるための入力アンド
ゲートUAND_j1と、シフトレジスタSR_i2のパラレル出力端
Q_jに対して一方の入力端が接続されかつ他方の入力端が
“0"を供給する所定の信号源（図示せず）に接続されて
おりシフトレジスタSR_i2のパラレル出力端Q_jから与えら
れた信号中の“0"に対応して“1"を出力するための入力
ノアゲートUNOR_jと、入力アンドゲートUAND_j1の出力端
に対し一方の入力端が接続されかつ他方の入力端が入力
ノアゲートUNOR_jの出力端に対して接続されかつ出力端
が後続の優先エンコーダPE_i1のパラレル入力端I_jに接続
されており入力ノアゲートUNOR_jの出力が“1"のとき開
放され入力アンドゲートUAND_j1の出力を通過せしめて後
続の優先エンコーダPE_i1のパラレル入力端I_jに与えるた
めの出力アンドゲートUAND_j2とを包有している。

パルス立下検出回路SD_ijは、シフトレジスタSR_i2のパ
ラレル出力端Q_jに対して一方の入力端が接続されかつ他
方の入力端が“1"を供給する所定の信号源（図示せず）
に接続されておりシフトレジスタSR_i2のパラレル出力端
Q_jから与えられた信号を通過せしめるための入力アンド
ゲートDAND_j1と、シフトレジスタSR_i1のパラレル出力端
Q_jに対して一方の入力端が接続されかつ他方の入力端が
“0"を供給する所定の信号源（図示せず）に接続されて
おりシフトレジスタSR_i1のパラレル出力端Q_jから与えら
れた信号中の“0"に対応して“1"を出力するための入力
ノアゲートDNOR_jと、入力アンドゲートDAND_j1の出力端
に対し一方の入力端が接続されかつ他方の入力端が入力
ノアゲートDNOR_jの出力端に対して接続されかつ出力端
が後述の優先エンコーダPE_i2のパラレル入力端I_jに接続
されており入力ノアゲートDNOR_jの出力が“1"のとき開
放され入力アンドゲートDAND_j1の出力を通過せしめて優
先エンコーダPE_i2のパラレル入力端I_jに与えるための出
力アンドゲートDAND_j2とを包有している。

記憶回路326_iは、また、パルス立上検出回路SU_ijの出
力端に対してパラレル入力端I_jが１対１で接続されてお
りパルス立上検出回路SU_ijの出力中に存在する“1"を検
出してその“1"が存在するパルス立上検出回路SU_ijの最
小番号“j"（すなわち光ダイオード321_ijの最小番号
“j"）を２進数で出力するための優先エンコーダPE
_i1と、優先エンコーダPE_i1の出力端GSに対して一方の入
力端が接続されかつ他方の入力端がCCDエリアセンサ32A
の制御回路325に対して接続されており優先エンコーダP
E_i1から“1"を内容とする書込禁止信号WPR_i1が入力され
たとき制御回路325から与えられたデータ区別パルス信
号▲▼を遮断しかつ優先エンコーダPE_i1から“0"
を内容とする書込禁止信号WPR_i1が入力されたとき制御
回路325から与えられたデータ区別パルス▲▼を
通過せしめて書込パルス▲▼として出力
するためのアンドゲートAND_i1と、優先エンコーダPE_i1
のデータ出力端A₀,〜,A₇に対してアドレス入力端A₀,〜,
A₇が接続されておりかつ書込指令入力端がアンドゲート
AND_i1の出力端に対して接続されデータ入出力端D₀,〜,D
₁₅が計数回路327の出力端およびデータ処理装置40の記
憶装置42の入力端に接続されかつデコーダ回路329の出
力端に指定信号入力端が接続されており書込パルス▲
▼がアンドゲートAND_i1から与えられたと
きアドレス入力端A₀,〜,A₇に対して優先エンコーダPE_i1
から与えられた画素番号NN_IMGに対応する記憶アドレス
に対し計数回路327から与えられた計数値CONの内容を記
憶しかつデータ処理装置40に含まれた読込信号発生回路
41からアドレス入力端A₀,〜,A₇に対し読込信号SELが与
えられデコーダ回路329から指定信号入力端に対し指定
信号CE_i（up）が与えられるとき読込信号SELによって指
定された記憶アドレスに記憶された時刻データ（すなわ
ち計数回路327の計数内容CON）をデータ処理装置40に含
まれた計数装置42に対して送出するランダムアクセスメ
モリRAM_i1と、パルス立下検出回路SD_ijの出力端に対し
てパラレル入力端I_jが１対１で接続されておりパルス立
下検出回路SD_ijの出力中に存在する“1"を検出してその
“1"が存在するパルス立下検出回路SD_ijの最小番号“j"
（すなわち光ダイオード321_ijの最小番号“j"）を２進
数で出力するための他の優先エンコーダPE_i2と、優先エ
ンコーダPE_i2の出力端GSに対して一方の入力端が接続さ
れかつ他方の入力端がCCDエリアセンサ32Aの制御回路32
5に対して接続されており優先エンコーダPE_i2から“1"
を内容とする書込禁止信号WPR_i2が出力されたとき制御
回路325から与えられたデータ区別パルス信号▲
▼を遮断しかつ優先エンコーダPE_i2から“0"を内容とす
る書込禁止信号WPR_i2が入力されたとき制御回路325から
与えられたデータ区別パルス信号▲▼を通過せし
めて書込パルス▲▼として出力する
ためのアンドゲートAND_i2と、優先エンコーダPE_i2のデ
ータ出力端A₀,〜,A₇に対してアドレス入力端A₀,〜,A₇が
接続されておりかつ書込指令入力端がアンドゲートAND
_i2の出力端に対して接続されデータ入出力端D₀,〜,D₁₅
が計数回路327の出力端およびデータ処理装置40の記憶
装置42の入力端に接続されデコーダ回路329の出力端に
対し指定信号入力端が接続されており書込パルス▲
がアンドゲートAND_i2から与えられたと
きアドレス入力端A₀,〜,A₇に対して優先エンコーダPE_i2
から与えられた画素番号NN_IMGに対応する記憶アドレス
に対し計数回路327から与えられた計数値CONの内容を記
憶しかつデータ処理装置40に含まれた読込信号発生回路
41からアドレス入力端A₀,〜,A₇に対し読込信号SELが与
えられデコーダ回路329から指定信号入力端に対し指定
信号CE_i（down）が与えられらたとき読込信号SELによっ
て指定された記憶アドレスに記憶された時刻データ（す
なわち計数回路327の計数内容CON）をデータ処理装置40
に含まれた記憶装置42に対して送出するランダムアクセ
スメモリRAM_i2とを包有している。

ランダムアクセスメモリRAM_i1,RAM_i2は、記憶部材と
して機能しており、またシフトレジスタSR_i1,SR_i2,パル
ス立上検出回路SU_ij,パルス立下検出回路SD_ij,優先エン
コーダPE_i1,PE_i2およびアンドゲートAND_i1,AND_i2は、記
憶部材（ここではランダムアクセスメモリRAM_i1,RA
M_i2）への書込部材として機能している（ｊ＝1,2,・・
・,n）。記憶部材としては、ランダムアクセスメモリRA
M_i1,RAM_i2ばかりでなく、レジスタなども使用可能であ
るが、ここでは便宜上、ランダムアクセスメモリRAM₁,R
AM_i2についてのみ説明する。

しかしてシフトレジスタSR_i1は、CCDエリアセンサ32A
の制御回路325から与えられたデータクロック信号CKDの
パルス立下がりに時間的に同期しつつ受光データ信号SI
_iをシリアル入力端I_Sから順次読込む。シフトレジスタS
R_i1の内部では、受光データ信号SI_iが入力されるごと
に、フリップフロップのデータが順次シフトされる。受
光データ信号SI_iの全てが入力されたとき、シフトレジ
スタSR_i1は、パラレル出力端Q₀,〜,Q₂₅₅からその受光デ
ータ信号SI_iの内容をパラレル信号として出力してい
る。

シフトレジスタSR_i1に対し、第１画像（たとえば画像
番号N_IMG＝“a"の画像）の受光データ信号SI_i（すなわ
ち受光データ信号SI_ia）が入力され終ると、引続きシフ
トレジスタSR_i1には第２画像（すなわち画像番号N_IMG＝
“ａ＋1"の画像）の受光データ信号SI_i（すなわち受光
データ信号SI_ia+1）が入力され続ける。

このときシフトレジスタSR_i1に対して先に入力された
第１画像（たとえば画像番号N_IMG＝“a"の画像）の受光
データ信号SI_iaは、そのパラレル出力端Q₀から溢れ出し
シフトレジスタSR_i2のシリアル入力端I_Sに与えられてい
るので、シフトレジスタSR_i1に対する第２画像（すなわ
ち画像番号N_IMG＝“ａ＋1"の画像）の受光データ信号SI
_ia+1の入力が進むにつれ、シフトレジスタSR_i1からシフ
トレジスタSR_i2へ移動される。第1,第２画像分の受光デ
ータ信号SI_ia,SI_ia+1の入力が終了すると、シフトレジ
スタSR_i2のパラレル出力端Q₀,〜,Q₂₅₅から第１画像（画
像番号N_IMG＝“a"の画像）のデータ信号SI_iaに対応した
パラレル出力が出力されており、かつシフトレジスタSR
_i1のパラレル出力端Q₀,〜,Q₂₅₅から第２画像（画像番号
N_IMG＝“ａ＋1"の画像）の受光データ信号SI_ia+1に対応
したパラレル出力が送出されている。

パルス立上検出回路SU_ijでは、シフトレジスタSR_i1の
パラレル出力端Q_jから与えられた信号が入力アンドゲー
トUAND_j1の一方の入力端に対し与えられ、かつシフトレ
ジスタSR_i2のパラレル出力端Q_jから与えられた信号が入
力ノアゲートUNOR_jの一方の入力端に与えられているの
で、シフトレジスタSR_i1のパラレル出力端Q_jの内容が
“1"でありかつシフトレジスタSR_i2のパラレル出力端Q_j
の内容が“0"であるとき、出力アンドゲートUAND_j2の出
力端から“1"が出力されている。これによりパルス立上
検出回路SU_ijは、第１画像において“0"であり第２画像
で“1"となった画素ひいては光ダイオード321_ijを検出
できる。

優先エンコーダPE_i1は、パルス立上検出回路SU_ijの出
力を受けて、その出力の中に“1"が存在する最小の画素
番号NN_IMGを２進数で出力端A₀,〜,A₇から出力する。ま
た優先エンコーダPE_i1は、パルス立上検出回路SU_ijから
の入力中に“1"が存在する限り出力端GSから“0"を内容
とする書込禁止信号WPR_i1を出力しており、かつパルス
立上検出回路SU_ijからの入力中に“1"が全く存在しない
とき、出力端GSから“1"を内容とする書込禁止信号WPR
_i1を出力している。このためアンドゲートAND_i1は、
（ｉ）書込禁止信号WPR_i1が“0"のとき、CCDエリアセン
サ32Aから与えられたデータ区別パルス▲▼を通
過せしめ書込パルス▲▼としてランダム
アクセスメモリRAM_i1に与え、また（ii）書込禁止信号W
PR_i1が“1"のとき、データ区別パルス信号▲▼を
遮断して書込パルス▲▼をランダムアク
セスメモリRAM_i1に与えない。

ランダムアクセスメモリRAM_i1は、アンドゲートAND_i1
から書込パルス▲▼が与えられたとき、
優先エンコーダPE_i1からアドレス入力端A₀,〜,A₇に与え
られた入力に応じて指定された記憶アドレスに対し、計
数装置327から与えられた計数内容CONを記憶し保持す
る。

これに対しランダムアクセスメモリRAM_i1は、アンド
ゲートAND_i1から書込パルス▲▼が与え
られないとき、書込動作を実行しない。

パルス立下検出回路SD_ijでは、シフトレジスタSR_i2の
パラレル出力端Q_jから与えられた信号が入力アンドゲー
トDAND_j1の一方の入力端に対し与えられ、かつシフトレ
ジスタSR_i1のパラレル出力端Q_jから与えられた信号が入
力ノアゲートDNOR_jの一方の入力端に与えられているの
で、シフトレジスタSR_i2のパラレル出力端Q_jの内容が
“0"でありかつシフトレジスタSR_i1のパラレル出力端Q_j
の内容が“1"であるとき、出力アンドゲートDAND_j2の出
力端から“1"が出力されている。これによりパルス立下
検出回路SD_ijは、第１画像において“1"であり第２画像
で“0"となった画素ひいては光ダイオード321_ijを検出
できる。

優先エンコーダPE_i2は、パルス立下検出回路SD_ijの出
力を受けて、その出力の中に“1"が存在する最小の画素
番号NN_IMGを２進数で出力端A₀,〜,A₇から出力する。ま
た優先エンコーダPE_i2は、パルス立下検出回路SD_ijから
の入力中に“1"が存在する限り出力端GSから“0"を内容
とする書込禁止信号WPR_i2を出力しており、かつパルス
立下検出回路SD_ijからの入力中に“1"が全く存在しない
とき、出力端GSから“1"を内容とする書込禁止信号WPR
_i2を出力している。このためアンドゲートAND_i2は、
（ｉ）書込禁止信号WPR_i2が“0"のとき、CCDエリアセン
サ32Aから与えられたデータ区別パルス信号▲▼
を通過して書込パルス▲▼としてラ
ンダムアクセスメモリRAM_i2に与え、また（ii）書込禁
止信号WPR_i2が“1"のとき、データ区別パルス信号▲
を遮断して書込パルス▲▼をラ
ンダムアクセスメモリRAM_i2に与えない。

ランダムアクセスメモリRAM_i2は、アンドゲートAND_i2
から書込パルス▲▼が与えられたと
き、優先エンコーダPE_i2からアドレス入力端A₀,〜,A₇に
与えられた入力に応じて指定された記憶アドレスに対
し、計数装置327から与えられた計数内容CONを記憶し保
持する。

これに対しランダムアクセスメモリRAM_i2は、アンド
ゲートAND_i2から書込パルス▲▼が
与えられないとき、書込動作を実行しない。

またデータ処理装置40に含まれた読込信号発生回路41
からアドレス入力端A₀,〜,A₇に与えられた読込信号SEL
とデコーダ回路329から指定信号入力端に与えられた指
定信号CE_i（up）とによる指定に応じて、ランダムアク
セスメモリRAM_i1は、記憶アドレスに記憶された記憶内
容すなわち時間t_i1（up）,t_i2（up），・・・,t_in（u
p）を結像データIMGとして順次、データ処理装置40の記
憶装置42に向けてデータ入出力端D₀,〜,D₁₅から出力す
る。

同様にデータ処理装置40に含まれた読込信号発生回路
41からアドレス入力端A₀,〜,A₇に与えられた読込信号SE
Lとデコーダ回路329から指定信号入力端に与えられた指
定信号CE_i（down）とによる指定に応じて、ランダムア
クセスメモリRAM_i2は、記憶アドレスに記憶された記憶
内容すなわち時間t_i1（down）,t_i2（down），・・・,t
_in（down）を結像データIMGとして順次、データ処理装
置40の記憶装置42に向けてデータ入出力端D₀,〜,D₁₅か
ら出力する。

データ処理装置40では、結像データIMGすなわち記憶
内容t₁₁（up）,t₁₁（down）;t₁₂（up）,t₁₂（down）；
・・・;t_1n（up）;t_1n（down）;t₂₁（up）,t₂₁（dow
n）;t₂₂（up）,t₂₂（down）；・・・;t_2n（up）;t_2n（d
own）；・・・;t_m1（up）,t_m1（down）;t_m2（up）,t_m2
（down）；・・・;t_mn（up）;t_mn（down）が、主として
演算回路43において、実施例４と同様に処理される。

なお上述においては、撮像装置32がマトリックス状に
配列された複数の光センサによって形成される場合につ
いて主として説明したが、本発明は、これに限定される
ものではなく、所望の形状（たとえば曲線状）に複数の
光センサを配列して撮像装置を形成する場合も包摂して
いる。

加えて上述においては、CCDエリアセンサ32Aがｍ行ｎ
列のマトリックスに配列された光ダイオード321₁₁,321
₁₂,・・・,321_1n;321₂₁,321₂₂,・・・,321_2n;・・・;32
1_m1,321_m2,・・・,321_mnによって形成されている場合に
ついて説明したが、本発明は、これに限定されるもので
はなく、光ダイオードの配列形状は全く自由である。し
たがってマトリックスの各行に配列された光ダイオード
の個数も所望により選択できる。

更に投光装置10がスリット光を発生しているが、本発
明は、これに限定されるものではなく、たとえば投光装
置によって発生される光の強度を確保したい場合などの
ために、投光装置がビーム光を発生する場合も包摂して
いる。この場合には、撮像装置の光センサを１行に配列
してもよい。

また撮像装置32がデコーダ回路329を包有している
が、本発明は、これに限定されるものではなく、デコー
ダ回路329を除去し、記憶回路326₁,326₂,・・・,326_mの
ランダムアクセスメモリRAM₁,RAM₂,・・・,RAM_mとデー
タ処理装置40の記憶装置42とを共通化して単一の記憶装
置で形成してもよい。

（３）発明の効果上述より明らかなように本発明にかかる物体計測装置
は、（ａ）被計測領域を走査するための光を発生する投光装
置と、（ｂ）投光装置で発生された光が被計測領域に存在する
被計測物体にて反射されることにより得られた反射光を
収束し、被計測移体における光の反射点の像を受光面上
で結像せしめる結像装置と、（ｃ）結像装置で結像された反射点の像によって動作せ
しめられ、かつ受光面上で少なくとも１つの群をなすよ
う配設された複数の光センサを包有する光撮像装置と、（ｄ）投光装置で被計測領域を走査するために発生され
た光によって動作せしめられる光センサ装置と、（ｅ）光センサ装置に対してリセット端が接続されてお
り、光センサ装置の光検知に伴い発生された走査基準信
号によってリセットされたのち入力端に与えられるクロ
ックパルスのパルス数を計数する計数回路と、（ｆ）光撮像装置に属する光センサの各群に対し１対１
で付設された少なくとも１つの記憶部材と、（ｇ）光撮像装置に属する光センサの各群に対し１対１
で付設されており、光撮像装置に属する光センサが出力
する受光データ信号に含まれた受光データを検出し、検
出結果に応じて指定された記憶部材の記憶アドレスに対
し計数回路の計数内容を記憶せしめる少なくとも１つの
書込部材と、（ｈ）記憶部材から記憶内容を受取り、投光装置による
反射点の走査角を算出し、算出された走査角から反射点
の位置を算出するデータ処理装置とを備えてなるので、（ｉ）記憶部材の実装面積を削減でき、ひいてはその実
装コストを削減できる効果を有し、併せて（ii）光撮像装置に属する光センサと記憶部材への書込
部材との間の配線数を大幅に削減できる効果を有する。

【図面の簡単な説明】

第１図は本発明にかかる物体計測装置の第１ないし第５
の実施例を上位概念で示す全体斜視図、第２図は第１図
全体斜視図の一部を拡大して示すブロック回路図、第３
図は第２図ブロック回路図の一部を拡大して示す部分回
路図、第４図は本発明にかかる物体計測装置の第１ない
し第３の実施例を上位概念で示す部分斜視図、第５図は
本発明にかかる物体計測装置の第１の実施例を示す部分
回路図、第６図は第５図部分回路図の動作を説明するた
めのタイムチャート図、第７図は第１図全体斜視図の一
部を拡大して示す部分回路図、第８図は本発明にかかる
物体計測装置の第２の実施例を示す部分回路図、第９図
は本発明にかかる物体計測装置の第３の実施例を示す部
分回路図、第10図は本発明にかかる物体計測装置の第４
の実施例を示す部分斜視図、第11図は第10図部分斜視図
の一部を拡大して示す部分回路図、第12図は第11図部分
回路図の動作を説明するためのタイムチャート図、第13
図は本発明にかかる物体計測装置の第５の実施例を示す
部分斜視図、第14図は第13図部分斜視図の一部を拡大し
て示す部分回路図である。10 ……投光装置 12……スリット光発生装置 121……光源 122……円筒レンズ 14……走査装置 141……ミラー 142……回転駆動装置20 ……被計測物体30 ……受光装置 31……結像装置 32……撮像装置32A ……光撮像装置 321……光センサ装置 321₁₁,〜,321_mn……光ダイオード 322₁,〜,322_m……アナログシフトレジスタ 322₁₁,〜,322_mn……レジスタ要素 323₁,〜,323_m……CCD出力部 324₁,〜,324_m……比較回路 325……制御回路32B ……記憶装置 326₁,〜,326_m……記憶回路 327……計数回路 328……クロックパルス発生回路 329……デコーダ回路 33……走査検出装置 331……光センサ装置 332……比較増幅回路40 ……データ処理装置 41……読込信号発生回路 42……記憶装置 43……演算回路 44……記憶装置 45……表示装置 46……記録装置 AND_i,AND_i1〜AND_i6……アンドゲート CNT_i,CNT_i1,CNT_i2……カウンタ DLY_i1,DLY_i2,DLY_i3……遅延回路 FF_i,FF_i1〜FF_i3……フリップフロップ NAND_i……ナンドゲート NOT_i……反転回路 PE_i,PE_i1,PE_i2……優先エンコーダ RAM_i,RAM_i1,RAM_i2……ランダムアクセスメモリ SD_i1,SD_ij,SD_i255……パルス立下検出回路 SR_i,SR_i1,SR_i2……シフトレジスタ SU_i1,SU_ij,SU_i255……パルス立下検出回路

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）被計測領域を走査するための光を発
生する投光装置と、（ｂ）投光装置で発生された光が被計測領域に存在する
被計測物体にて反射されることにより得られた反射光を
収束し、被計測物体における光の反射点の像を受光面上
で結像せしめる結像装置と、（ｃ）結像装置で結像された反射点の像によって動作せ
しめられ、かつ受光面上で少なくとも１つの群をなすよ
う配設された複数の光センサを包有する光撮像装置と、（ｄ）投光装置で被計測領域を走査するために発生され
た光によって動作せしめられる光センサ装置と、（ｅ）光センサ装置に対してリセット端が接続されてお
り、光センサ装置の光検知に伴い発生された走査基準信
号によってリセットされたのち入力端に与えられるクロ
ックパルスのパルス数を計数する計数回路と、（ｆ）光撮像装置に属する光センサの各群に対し１対１
で付設された少なくとも１つの記憶部材と、（ｇ）光撮像装置に属する光センサの各群に対し１対１
で付設されており、光撮像装置に属する光センサが出力
する受光データ信号に含まれた受光データを検出し、検
出結果に応じて指定された記憶部材の記憶アドレスに対
し計数回路の計数内容を記憶せしめる少なくとも１つの
書込部材と、（ｈ）記憶部材から記憶内容を受取り、投光装置による
反射点の走査角を算出し、算出された走査角から反射点
の位置を算出するデータ処理装置とを備えてなることを特徴とする物体計測装置。
【請求項２】書込部材が、（ａ）光撮像装置に属する光センサの各群に対しそれぞ
れ１対１で付設されており、光撮像装置に属する光セン
サの各群が出力したシリアル受光データ信号をパラレル
受光データ信号に変換する少なくとも１つのシフトレジ
スタと、（ｂ）シフトレジスタの出力端に対し入力端が接続され
ており、シフトレジスタのパラレル受光データ信号中に
受光を示すデータが存在するか否かを監視し、受光を示
すデータが存在するとき受光を示すデータに対応した光
センサの番号を所定の基準で検出し、記憶アドレスを指
定するために検出した光センサの番号を記憶部材に与え
る少なくとも１つの優先エンコーダとを包有してなる特許請求の範囲第（１）項記載の物体計
測装置。
【請求項３】書込部材が、（ａ）光撮像装置に属する光センサの各群に対し１対１
で付設されており、光撮像装置に属する光センサの各群
が出力したシリアル受光データ信号をパラレル受光デー
タ信号に変換する少なくとも１つの第１のシフトレジス
タと、（ｂ）第１のシフトレジスタの出力端に対し入力端が接
続されており、光撮像装置に属する光センサの各群が出
力したシリアル受光データ信号のうち第１のシフトレジ
スタを介して与えられたものをパラレル受光データ信号
に変換する少なくとも１つの第２のシフトレジスタと、（ｃ）第1,第２のシフトレジスタの互いに対応する出力
端に対し２つの入力端がそれぞれ接続されており、第1,
第２のシフトレジスタの出力するパラレル受光データ信
号に含まれた受光データ間で変化が検出された場合にの
み検出信号を出力する少なくとも１つの検出回路と、（ｄ）検出回路の出力端に対し入力端が接続されてお
り、検出回路から与えられた検出信号を監視し、第1,第
２のシフトレジスタの出力するパラレル受光データ信号
に含まれた受光データ間で変化が検出された光撮像装置
に属する光センサの番号を所定の基準で検出し、記憶ア
ドレスを指定するために検出した光センサの番号を記憶
部材に与える少なくとも１つの優先エンコーダとを包有してなる特許請求の範囲第（１）項記載の物体計
測装置。
【請求項４】書込部材が、光撮像装置に属する光センサ
の各群に対し１対１で付設されており、光撮像装置に属
する光センサのうち受光していない光センサの数を計数
しかつ受光している光センサがあったとき計数動作を停
止することにより、計数動作を停止したときの計数値に
よって受光している光センサの番号を検出し、記憶アド
レスを指定するために検出した光センサの番号を記憶部
材に与える少なくとも１つのカウンタを包有してなる特
許請求の範囲第（１）項記載の物体計測装置。
【請求項５】書込部材が、（ａ）光撮像装置に属する光センサの各群に対し１対１
で付設されており、光撮像装置に属する光センサの各群
が出力したシリアル受光データ信号をパラレル受光デー
タ信号に変換する少なくとも１つの第１のシフトレジス
タと、（ｂ）第１のシフトレジスタの出力端に対し入力端が接
続されており、光撮像装置に属する光センサの各群が出
力したシリアル受光データ信号のうち第１のシフトレジ
スタを介して与えられたものをパラレル受光データ信号
に変換する少なくとも１つの第２のシフトレジスタと、（ｃ）第1,第２のシフトレジスタの互いに対応する出力
端に対し２つの入力端がそれぞれ接続されており、第1,
第２のシフトレジスタの出力するパラレル受光データ信
号に含まれた受光データ間で新たな受光が検出された場
合にのみ検出信号を出力する少なくとも１つの第１の検
出回路と、（ｄ）第１の検出回路の出力端に対し入力端が接続され
ており、第１の検出回路から与えられた検出信号を監視
し、第1,第２のシフトレジスタの出力するパラレル受光
データ信号に含まれた受光データ間で新たな受光が検出
された光撮像装置に属する光センサの番号を所定の基準
で検出し、記憶アドレスを指定するために検出した光セ
ンサの番号を記憶部材に与える少なくとも１つの第１の
優先エンコーダと、（ｅ）第1,第２のシフトレジスタの互いに対応する出力
端に対し２つの入力端がそれぞれ接続されており、第1,
第２のシフトレジスタの出力するパラレル受光データ信
号に含まれた受光データ間で受光が検出されなくなった
場合にのみ検出信号を出力する少なくとも１つの第２の
検出回路と、（ｆ）第２の検出回路の出力端に対し入力端が接続され
ており、第２の検出回路から与えられた検出信号を監視
し、第1,第２のシフトレジスタの出力するパラレル受光
データ信号に含まれた受光データ間で受光が検出されな
くなった光撮像装置に属する光センサの番号を所定の基
準で検出し、記憶アドレスを指定するために検出した光
センサの番号を記憶部材に与える少なくとも１つの第２
の優先エンコーダと、を包有してなる特許請求の範囲第（１）項記載の物体計
測装置。
【請求項６】書込部材が、（ａ）光撮像装置に属する光センサの各群に対し１対１
で付設されており、光撮像装置に属する光センサのうち
受光していない光センサの数を計数しかつ受光している
光センサがあったとき計数動作を停止することにより、
計数動作を停止したときの計数値によって受光した光セ
ンサの番号を検出し、記憶アドレスを指定するために検
出した光センサの番号を記憶部材に与える少なくとも１
つの第１のカウンタと、（ｂ）光撮像装置に属する光センサの各群に対し１対１
で付設されており、光撮像装置に属する光センサのうち
受光していない光センサの数を計数しかつ受光している
光センサがあったとき計数動作を停止することにより、
計数動作を停止したときの計数値によって受光した光セ
ンサの番号を検出し、検出した光センサの番号が記憶部
材に対して与えられたことがあるか否かを検査し、検出
した光センサの番号が記憶部材に対して未だ与えられて
いないとき記憶アドレスを指定するために検出した光セ
ンサの番号を記憶部材に与える少なくとも１つの第２の
カウンタとを包有してなる特許請求の範囲第（１）項記載の物体計
測装置。
【請求項７】データ処理装置が、記憶部材から読出した
新たな受光が検出された場合の記憶内容と受光が検出さ
れなくなった場合の記憶内容との間で相加平均をとって
反射点の位置を算出してなる特許請求の範囲第（５）項
もしくは第（６）項記載の物体計測装置。
【請求項８】光撮像装置に属する光センサが、面状セン
サである特許請求の範囲第（１）項ないし第（７）項の
いずれか一項記載の物体計測装置。
【請求項９】光撮像装置に属する光センサが、線状セン
サである特許請求の範囲第（１）項ないし第（７）項の
いずれか一項記載の物体計測装置。
【請求項１０】光撮像装置に属する光センサが、１行に
つき少なくとも１つの出力を送出してなる特許請求の範
囲第（１）項ないし第（７）項のいずれか一項記載の物
体計測装置。
【請求項１１】光撮像装置に属する光センサが、複数行
につき１つの出力を送出してなる特許請求の範囲第
（１）項ないし第（７）項のいずれか一項記載の物体計
測装置。