JP2588954B2 - Control circuit for static var compensator - Google Patents

Control circuit for static var compensator

Info

Publication number
JP2588954B2
JP2588954B2 JP63268568A JP26856888A JP2588954B2 JP 2588954 B2 JP2588954 B2 JP 2588954B2 JP 63268568 A JP63268568 A JP 63268568A JP 26856888 A JP26856888 A JP 26856888A JP 2588954 B2 JP2588954 B2 JP 2588954B2
Authority
JP
Japan
Prior art keywords
control circuit
circuit
voltage
output
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63268568A
Other languages
Japanese (ja)
Other versions
JPH02114307A (en
Inventor
正俊 竹田
隆文 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Electric Power Company Holdings Inc
Original Assignee
Tokyo Electric Power Co Inc
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Power Co Inc, Mitsubishi Electric Corp filed Critical Tokyo Electric Power Co Inc
Priority to JP63268568A priority Critical patent/JP2588954B2/en
Publication of JPH02114307A publication Critical patent/JPH02114307A/en
Application granted granted Critical
Publication of JP2588954B2 publication Critical patent/JP2588954B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30Reactive power compensation

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は静止形無効電力補償装置用制御回路に関す
るものである。
Description: TECHNICAL FIELD The present invention relates to a control circuit for a static var compensator.

〔従来の技術〕[Conventional technology]

従来、この種の静止形無効電力補償装置用制御回路と
して第4図に示すものがあった。図において、1は電力
系統、2はリアクトル、3はサイリスタの逆並列回路で
構成するサイリスタ装置、4はコンデンサ、5は電圧検
出回路、6は加算点、7は1次遅れ回路、8は加算点、
9は電圧制御回路、10は加算点、11はサイリスタ点弧位
相制御回路、12は電流変成器、13は電流検出回路、14は
加算点、15は積分回路、16は負極性阻止回路、17は上記
リアクトル2,サイリスタ装置3,コンデンサ4で構成され
る静止形無効電力補償装置である。
FIG. 4 shows a conventional control circuit for a static var compensator of this type. In the figure, 1 is a power system, 2 is a reactor, 3 is a thyristor device constituted by an anti-parallel circuit of a thyristor, 4 is a capacitor, 5 is a voltage detection circuit, 6 is an addition point, 7 is a primary delay circuit, and 8 is an addition. point,
9 is a voltage control circuit, 10 is an addition point, 11 is a thyristor firing phase control circuit, 12 is a current transformer, 13 is a current detection circuit, 14 is an addition point, 15 is an integration circuit, 16 is a negative polarity prevention circuit, 17 Is a static var compensator composed of the reactor 2, the thyristor device 3, and the capacitor 4.

上記無効電力補償装置17はコンデンサ4が電力系統1
に常時接続されており、該コンデンサ4に並列に接続し
た前記リアクトル2のアドミッタンスを前記サイリスタ
装置3により連続的に制御することにより、上記コンデ
ンサ4と上記リアクトル2の合成無効電力Q0を進相から
遅相の領域まで、連続的に調整できるように構成されて
いる。
In the reactive power compensator 17, the capacitor 4 is connected to the power system 1
And the thyristor device 3 continuously controls the admittance of the reactor 2 connected in parallel with the capacitor 4 to advance the combined reactive power Q 0 of the capacitor 4 and the reactor 2. It is configured so that the adjustment can be continuously performed from the range to the late phase.

次に制御回路の動作について説明する。 Next, the operation of the control circuit will be described.

第4図において電力系統1の電圧の実効値を電圧検出
回路5により検出し、該検出値と電圧基準値Vrefとの電
圧偏差ΔV1を加算点6で求める。電圧偏差信号ΔV1は加
算点8に入力されると共に、1次遅れ回路7へ入力され
る。加算点8では、前述の第1の偏差ΔV1(電圧偏差)
と1次遅れ回路7の出力との差を演算し、第2の偏差Δ
V2(電圧偏差)を求める。この第2の偏差ΔV2は次段の
電圧制御回路9に入力される。上記電圧制御回路9は、
通常1次遅れ要素により構成されており、 (但し、Tyは時定数、Kyはゲイン定数)の伝達関数を有
し、該電圧制御回路9の出力は加算点10を経て、サイリ
スタ点弧位相制御回路11に入力される。サイリスタ点弧
位相制御回路11では入力信号レベルに応じて無効電力補
償装置17が所要の無効電力Q0を出力できるように無効電
力Q0に相当するゲート点弧位相でゲート点弧信号をサイ
リスタ装置3に与える動作を行う。
In FIG. 4, an effective value of the voltage of the power system 1 is detected by a voltage detection circuit 5, and a voltage deviation ΔV 1 between the detected value and a voltage reference value Vref is obtained at an addition point 6. The voltage deviation signal ΔV 1 is input to the addition point 8 and also to the primary delay circuit 7. At the addition point 8, the above-described first deviation ΔV 1 (voltage deviation)
And the output of the primary delay circuit 7 to calculate the second deviation Δ
Find V 2 (voltage deviation). This second deviation ΔV 2 is input to the next-stage voltage control circuit 9. The voltage control circuit 9 includes:
Usually consists of a first-order lag element, (Where Ty is a time constant and Ky is a gain constant). The output of the voltage control circuit 9 is input to a thyristor firing phase control circuit 11 via an addition point 10. The thyristor firing phase control circuit 11 converts the gate firing signal with the gate firing phase corresponding to the reactive power Q 0 so that the reactive power compensator 17 can output the required reactive power Q 0 according to the input signal level. 3 is performed.

上記動作を行う制御回路により、電力系統1の電圧が
第1の電圧基準値Vrefより低下すると無効電力補償装置
17は無効電力Q0として進相無効電力を出力し、電力系統
1の電圧を上昇させるように作用し、逆に電力系統1の
電圧が電圧基準値Verfより上昇すると、該無効電力補償
装置17は無効電力Q0として遅相無効電力を出力して電力
系統1の電圧を下降するように作用する。上記、電圧上
昇の作用と、下降の作用により電力系統1の電圧を一定
に保つことが可能となる。
When the control circuit performing the above operation reduces the voltage of the power system 1 below the first voltage reference value Vref, the reactive power compensation device
The reactive power compensator 17 outputs the leading reactive power as the reactive power Q 0 and acts to increase the voltage of the power system 1, and conversely, when the voltage of the power system 1 rises above the voltage reference value Verf. Acts as a reactive power Q 0 to output the delayed reactive power to lower the voltage of the power system 1. As described above, the voltage increasing operation and the voltage decreasing operation make it possible to keep the voltage of the power system 1 constant.

しかしながら、電力系統1の電圧が定常的に電圧基準
値Verfより低下している場合に、無効電力補償装置17を
それに応答して電圧を上昇するように動作させると、該
無効電力補償装置17の持っている補償能力のほとんどを
定常的な電圧低下のために費やすこととなる。従って、
定常的な電圧低下中に、例えば新しい電圧変化が生じた
としても、もはやその該電圧変化に対応できず、無効電
力補償装置17の機能を十分生かすことができないという
問題点が生ずる。上記問題点を解消するため、制御回路
に1次遅れ回路7に付加し、電圧偏差ΔV1の定常的な変
化分に対しては、加算点8で第1の偏差ΔV1と1次遅れ
回路7の出力とを相殺し、制御回路が第1の偏差ΔV1
定常的な変化に対し応答しないようにしている。例え
ば、第5図(a)のように時刻t1において、第1の偏差
ΔV1がステップ状に変化した場合に、第2の偏差ΔV2
第1の偏差ΔV1の変化分の初期のみ追随し、その後徐々
に零に収束する。
However, when the voltage of the power system 1 is constantly lower than the voltage reference value Verf and the reactive power compensator 17 is operated so as to increase the voltage in response thereto, Most of the compensating ability it has is spent for steady voltage drop. Therefore,
During a steady voltage drop, for example, even if a new voltage change occurs, there is a problem that the voltage change can no longer be accommodated and the function of the reactive power compensator 17 cannot be fully utilized. To solve the above problems, and added to the first-order lag circuit 7 to the control circuit, for steady variation of the voltage deviation [Delta] V 1, a first deviation [Delta] V 1 at the summing point 8 first-order delay circuit 7 so that the control circuit does not respond to a steady change in the first deviation ΔV 1 . For example, when the first deviation ΔV 1 changes stepwise at time t 1 as shown in FIG. 5 (a), the second deviation ΔV 2 becomes only the initial part of the change of the first deviation ΔV 1. It follows and then gradually converges to zero.

一方、電力系統1の電圧が上昇すると、制御回路は無
効電力補償装置17の無効電力出力Q0を遅相側に制御し、
電圧の上昇を抑えるように作用する。上記電圧の上昇抑
制時には、コンデンサ4の進相無効電力QC以上の遅相無
効電力QLを流さなければならないため、リアクトル2お
よびサイリスタ装置3はQL=QO+QCの無効電力を制御で
きる容量を有する必要があり、非常に大きな定格の装置
を必要とするため、不経済になるという問題点がある。
On the other hand, when the voltage of the power system 1 rises, the control circuit controls the reactive power output Q 0 of the reactive power compensator 17 to the lag side,
It acts to suppress the rise in voltage. When suppressing the rise of the voltage, because the must flow leading phase reactive power Q C or more slow reactive power Q L of the capacitor 4, a reactor 2 and thyristor device 3 controls the reactive power Q L = Q O + Q C It is necessary to have a sufficient capacity, and a device with a very large rating is required, so that there is a problem that it becomes uneconomical.

従って、経済的見地から、リアクトル2およびサイリ
スタ装置3に短時間の間、過負荷定格を持たせ、比較的
小さな連続定格の装置で短時間の間、連続定格の数倍の
遅相無効電力を制御することが望ましい。このにうな短
時間過負荷定格を有する無効電力補償装置17は、リアク
トル2およびサイリスタ装置3を許容過負荷内で動作さ
せるための定電流制御回路100を制御回路に付加するこ
とが必要となる。
Therefore, from an economic point of view, the reactor 2 and the thyristor device 3 are provided with an overload rating for a short period of time, and a relatively small continuous rating device is used for a short period of time to generate several times the delayed reactive power of the continuous rating. It is desirable to control. In the reactive power compensator 17 having such a short-time overload rating, it is necessary to add a constant current control circuit 100 for operating the reactor 2 and the thyristor device 3 within an allowable overload to the control circuit.

上記定電流制御回路100はサイリスタ装置3を流れる
電流IRを電流変成器12により検出し、電流検出回路13で
該電流IRの実効値に相当した直流信号に変換している。
上記電流IRが電流設定値Irefより大きくなると、その偏
差信号ΔIを加算点14で演算し、積分回路15に入力す
る。上記積分回路15により積分した結果を負極性阻止回
路16へ入力する。上記負極性阻止回路16は正極性の入力
信号のみを通過させ、負極性の時は上記入力信号を阻止
する動作を行う。これはサイリスタ装置3の電流IRが電
流設定値Irefより大きい時のみ定電流制御回路100を動
作させるようにするためである。また、前記負極性阻止
回路16の出力は加算点10に入力され、電流フィードバッ
ク信号として電流IRを電流設定値Iref以内に抑え、サイ
リスタ装置3の過負荷を防止する作用を行う。
The constant current control circuit 100 detects a current I R flowing through the thyristor device 3 by a current transformer 12 and converts the current I R into a DC signal corresponding to an effective value of the current I R by a current detection circuit 13.
When the current I R is larger than the current setting value Iref, it calculates the deviation signal ΔI by summing point 14 and input to the integrating circuit 15. The result integrated by the integration circuit 15 is input to the negative polarity prevention circuit 16. The negative-polarity blocking circuit 16 allows only the positive-polarity input signal to pass therethrough, and performs the operation of blocking the input signal when the negative-polarity blocking signal is applied. This is to operate the constant current control circuit 100 only when the current I R of the thyristor device 3 is larger than the current set value Iref. Further, the output of the negative polarity blocking circuit 16 is input to the addition point 10, to suppress the current I R within the current set value Iref as a current feedback signal, performs the function of preventing the overloading of the thyristor device 3.

以上の説明からも明確なように、従来の無効電力補償
装置用制御回路は、電力系統1の電圧が比較的大きく上
昇した場合、リアクトル2及びサイリスタ装置3を過負
荷領域で使用し、該電力系統1の過電圧を抑制するよう
動作する。すなわち、第6図(a)に示すように電力系
統1の電圧上昇期間が比較的長期間継続するような場
合、リアクトル2及びサイリスタ装置3は該長期間過負
荷の状態で使用されることになるため、この状態を許容
過負荷の耐量内に抑えるために前述の定電流制御回路10
0の動作を開始し、サイリスタ装置3の電流IRを第6図
(b)に示すように徐々に絞って最終的には連続定格電
流の範囲内に抑えるように作用する。また、上記作用に
加えて1次遅れ回路である遅延回路7においても、加算
点8が第5図に示すような定常的な第1の偏差ΔV1の変
化に対して定常的には応答しないように第2の偏差ΔV2
のレベルを小さくし、サイリスタ装置3の電流IRを下げ
るように動作する。
As is clear from the above description, the conventional control circuit for a reactive power compensator uses the reactor 2 and the thyristor device 3 in an overload region when the voltage of the power system 1 rises relatively large, and It operates so as to suppress overvoltage of the system 1. That is, as shown in FIG. 6 (a), when the voltage rising period of the power system 1 continues for a relatively long period, the reactor 2 and the thyristor device 3 are used in an overloaded state for the long period. Therefore, in order to keep this state within the allowable overload tolerance, the above-mentioned constant current control circuit 10 is used.
The operation of 0 is started, and the current I R of the thyristor device 3 is gradually reduced as shown in FIG. 6 (b), and finally acts to keep it within the range of the continuous rated current. In addition to the above operation, in the delay circuit 7 which is a first-order delay circuit, the addition point 8 does not constantly respond to a steady change in the first deviation ΔV 1 as shown in FIG. The second deviation ΔV 2
The level of reduced, operates to lower the current I R of the thyristor device 3.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来の静止形無効電力補償装置用制御回路は以上のよ
うに構成されているので、第5図(a)及び第6図
(a)に示すように比較的長期間、電力系統の過電圧が
続く場合、定電流制御回路100と1次遅れ回路7の両方
が同時にサイリスタ装置3の電流IRを減少させる方向に
作用するため、該作用の相乗効果によりサイリスタ装置
3の電流IRは第7図(b)に示すように1次遅れ回路7
だけの場合、或いは定電流制御回路100だけの場合に比
較し、電流IRの大きさが所定以上に急速減少させられる
ことになる。この結果、電力系統1の電圧上昇時におけ
る無効電力補償装置17の過電圧抑制機能が十分発揮でき
なくなるという問題点があった。
Since the conventional control circuit for a static var compensator is configured as described above, overvoltage of the power system continues for a relatively long time as shown in FIGS. 5 (a) and 6 (a). If, for both the constant current control circuit 100 and a primary delay circuit 7 acts in the direction of decreasing the current I R of the thyristor device 3 simultaneously, the current I R seventh FIG synergy by thyristor device 3 for the acting As shown in FIG.
If only, or compared to when only the constant current control circuit 100, the magnitude of the current I R will be caused to rapidly decrease beyond predetermined. As a result, there has been a problem that the overvoltage suppression function of the reactive power compensator 17 cannot be sufficiently exhibited when the voltage of the power system 1 rises.

この発明は上記のような問題点を解消するためになさ
れたもので、無効電力補償装置に対し過電圧抑制機能を
十分発揮することができる静止形無効電力補償装置用制
御回路を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a control circuit for a static var compensator capable of sufficiently exhibiting an overvoltage suppression function for a var compensator. I do.

〔課題を解決するための手段〕[Means for solving the problem]

第1請求項に係る静止形無効電力補償装置用制御回路
は、電力系統の無効電力をサイリスタにより調整する静
止形無効電力補償装置と、上記電力系統の電圧を検出す
る検出回路の出力を入力として遅相制御する遅延回路
と、この遅延回路の出力を電圧制御する電圧制御回路
と、上記サイリスタの通電電流を検出してその電流値が
設定値より大きくなったときにこの設定値に抑制制御す
る定電流制御回路と、上記電圧制御回路の出力及び上記
定電流制御回路の出力との合成値により上記サイリスタ
を制御するサイリスタ点弧位相制御回路とよりなるもの
で、上記定電流制御回路の出力信号の大きさに応じて上
記遅延回路の時定数の大きさを可変できるように上記遅
延回路を可変可能な時定数からなる1次遅れ要素により
構成したものである。
The control circuit for a static var compensator according to the first aspect receives, as inputs, a static var compensator that adjusts reactive power of a power system with a thyristor, and an output of a detection circuit that detects a voltage of the power system. A delay circuit for delay control, a voltage control circuit for voltage-controlling the output of the delay circuit, and detecting an energizing current of the thyristor to suppress and control the thyristor to the set value when the current value exceeds the set value. A constant current control circuit, and a thyristor firing phase control circuit that controls the thyristor based on a composite value of an output of the voltage control circuit and an output of the constant current control circuit, and an output signal of the constant current control circuit. The delay circuit is constituted by a first-order lag element having a variable time constant so that the time constant of the delay circuit can be varied according to the magnitude of the delay time.

第2請求項に係る静止形無効電力補償装置用制御回路
は遅延回路内の遅れ要素を含む演算増巾器の入力抵抗
と、帰還抵抗とを定常ゲインを変えることなく時定数の
みを変えるようにスイッチにより同時に切替えられるよ
うに構成したものである。
According to a second aspect of the present invention, there is provided a control circuit for a static var compensator, wherein an input resistance of an operational amplifier including a delay element in a delay circuit and a feedback resistance are changed only in a time constant without changing a steady gain. It is configured to be switched simultaneously by a switch.

第3請求項に係る静止形無効電力補償装置用制御回路
は遅延回路の遅れ要素を含む演算増巾器の帰還コンデン
サの大きさを定常ゲインを変えることなく時定数のみを
変えるようにスイッチを設けたものである。
The control circuit for a static var compensator according to the third aspect is provided with a switch for changing the size of the feedback capacitor of the operational amplifier including the delay element of the delay circuit, and changing only the time constant without changing the steady-state gain. It is a thing.

〔作用〕[Action]

第1乃至第3請求項における静止形無効電力補償装置
用制御回路は電力系統の無効電力をサイリスタにより調
整する静止形無効電力補償装置の過負荷抑制用の定電流
制御回路が動作している期間に1次遅れ回路の例えば遅
れ要素を含む演算増巾器の入力抵抗と帰還抵抗とを定常
ゲインを変えることなく時定数を変えたり、あるいは上
記演算増巾器の帰還コンデンサの大きさを定常ゲインを
変えることなく変えたりしてその機能を純化させるよう
にしたものである。
The control circuit for a static var compensator according to any one of claims 1 to 3, wherein the constant current control circuit for suppressing overload of the static var compensator for adjusting the reactive power of the power system by a thyristor is operating. For example, the time constant can be changed without changing the steady-state gain by changing the input resistance and the feedback resistance of the operational amplifier including the delay element of the primary delay circuit, or the size of the feedback capacitor of the operational amplifier can be changed by the steady-state gain. It is designed to purify its function by changing without changing it.

〔発明の実施例〕(Example of the invention)

以下、この発明の一実施例を図について説明する。第
1図は、この発明の一実施例を示す回路図である。まず
構成を説明すると、図中第4図と同一符号のものは同様
の構成要素を示す。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of the present invention. First, the structure will be described. In the figure, components having the same reference numerals as those in FIG. 4 indicate similar components.

第1図において、18は比較回路であり、19は時定数切
替スイッチ付の1次遅れ要素を有する遅延回路であり、
20は該遅延回路19の時定数切替スイッチSW1,SW2を制御
するためスイッチ制御回路である。
In FIG. 1, 18 is a comparison circuit, 19 is a delay circuit having a first-order delay element with a time constant changeover switch,
Reference numeral 20 denotes a switch control circuit for controlling the time constant changeover switches SW1 and SW2 of the delay circuit 19.

次に本発明の動作について以下に説明する。 Next, the operation of the present invention will be described below.

リアクトル2及びサイリスタ装置3が過負荷領域で稼
働されていない場合、サイリスタ装置3に流れる電流IR
は定電流制御回路100の電流基準Irefより小さいため、
積分回路15の出力Sは零になり、定電流制御回路100は
動作しない状態となる。上記不動作状態において、比較
回路18の比較値Yは上記積分回路15の出力Sより大きい
ため、比較回路18は動作せず、該比較回路18からの入力
によりスイッチ制御回路20は遅延回路19のスイッチSW1
とSW2をON状態にする。この状態において、遅延回路19
の伝達関数は次式で表現される。
When the reactor 2 and the thyristor device 3 are not operated in the overload region, the current I R flowing through the thyristor device 3
Is smaller than the current reference Iref of the constant current control circuit 100,
The output S of the integrating circuit 15 becomes zero, and the constant current control circuit 100 does not operate. In the non-operation state, the comparison value Y of the comparison circuit 18 is larger than the output S of the integration circuit 15, so that the comparison circuit 18 does not operate, and the input from the comparison circuit 18 causes the switch control circuit 20 to switch the delay circuit 19 Switch SW1
And SW2 to ON state. In this state, the delay circuit 19
Is represented by the following equation.

ここで、定常的な偏差ΔV1に対し、偏差ΔV2を零にす
る必要のあることから、遅延回路19の定常ゲインは1と
する必要がある。従って、上記(1)式より、 を満足させるものとする。この結果、上記(1)式は、 と表現できる。この場合の時定数T1は、 となり、T1は第4図の従来の制御回路における1次遅れ
回路7の時定数TRと同じ値に選ばれる。従って、SW1とS
W2がONの状態においては遅延回路19は第4図の従来の静
止形無効電力補償装置用制御回路の1次遅れ回路7と同
じ動作が行われる。
Here, since the deviation ΔV 2 needs to be made zero with respect to the stationary deviation ΔV 1 , the stationary gain of the delay circuit 19 needs to be 1. Therefore, from the above equation (1), Shall be satisfied. As a result, the above equation (1) becomes Can be expressed as The time constant T 1 in this case is Next, T 1 is chosen to equal to the constant T R when the first-order lag circuit 7 in the conventional control circuit of Figure 4. Therefore, SW1 and S
When W2 is ON, the operation of the delay circuit 19 is the same as that of the primary delay circuit 7 of the conventional static var compensator control circuit shown in FIG.

次にリアクトル2及びサイリスタ装置3が過負荷領域
で運転されている場合について説明すると、サイリスタ
装置3に流れる電流IRは、定電流制御回路100における
電流基準値Iref以上に増加するため、積分回路15は正方
向へ積分を開始し、該積分の後負極性阻止回路16の出力
Sは加算点10に入力されて、電流IRが電流基準値Irefに
等しくなるようにゆっくりとした定電流制御動作を開始
する。
Next, the case where the reactor 2 and the thyristor device 3 are operated in the overload region will be described. The current I R flowing through the thyristor device 3 increases to be equal to or more than the current reference value Iref in the constant current control circuit 100. 15 starts integrating the positive direction, the output S of the negative polarity blocking circuit 16 after the integrating is input to a summing point 10, the constant current control with slow as current I R is equal to the current reference value Iref Start operation.

一方、負極性阻止回路16の出力Sは比較回路18に入力
され、該出力Sが比較回路18の比較値Y以上になった
時、スイッチ制御回路20を駆動し、遅延回路19のスイッ
チSW1とSW2の両方がOFFに動作される。この状態におい
て、遅延回路19の伝達関数は次式で表現できる。
On the other hand, the output S of the negative polarity blocking circuit 16 is input to the comparison circuit 18, and when the output S becomes equal to or greater than the comparison value Y of the comparison circuit 18, the switch control circuit 20 is driven, and the switch SW1 of the delay circuit 19 and SW2 is both turned off. In this state, the transfer function of the delay circuit 19 can be expressed by the following equation.

上記(5)式において、前記(2)式を満足させたま
までG2の定常ゲインを1にすることが可能である。従っ
て、 とすることができる。
In the above equation (5), it is possible to 1 the constant gain G 2 while satisfy the expression (2). Therefore, It can be.

この結果、前記(5)式は次式で表現できる。 As a result, the above equation (5) can be expressed by the following equation.

この場合の時定数T2は、 T2=R3C …(8) となる。前記(4)式において、R2≪R3に選択すると前
記(4)式は近似的に、 T1=R2C …(9) となる。従って、スイッチSW1とSW2をONにしておくと、
遅延回路19の時定数T1は比較的小さい値に選定でき、ス
イッチSW1とSW2をOFFにしておくと、遅延回路19の時定
数T2はT1に比べ十分大きい値となり、遅延回路19の効果
を鈍くすることができる。
The time constant T 2 in this case is as follows: T 2 = R 3 C (8) In the above equation (4), if R 2 ≪R 3 is selected, the above equation (4) becomes approximately T 1 = R 2 C (9). Therefore, if the switches SW1 and SW2 are turned on,
Constant T 1 time of the delay circuit 19 can be selected to a relatively small value, when leaving the switches SW1 and SW2 to OFF, constant T 2 time of the delay circuit 19 becomes a sufficiently large value as compared to T 1, the delay circuit 19 The effect can be dulled.

以上、説明したように定電流制御回路100の動作を開
始した時、遅延回路19の時定数を十分大きくすることに
より、従来の制御回路での問題点であった急速な出力の
低下を防止することができる。この作用を第2図を用い
て以下に説明する。
As described above, when the operation of the constant current control circuit 100 is started, by setting the time constant of the delay circuit 19 sufficiently large, it is possible to prevent a rapid output drop which is a problem in the conventional control circuit. be able to. This operation will be described below with reference to FIG.

第2図(a)に示すように、電力系統1の電圧が時刻
t1でステップ状に比較的大きく上昇した場合を考える。
この場合には無効電力補償装置17は遅相側で制御され、
リアクトル2及びサイリスタ装置3は過負荷領域で制御
されることになる。この結果、サイリスタ装置3に流れ
る電流IRは第2図(b)に示すように定電流制御回路10
0における電流基準値Iref以上に増加するため積分回路1
5は正方向への積分を開始し、負極性阻止回路16の出力
Sは加算点10に入力される。その後第2図(c)に示す
ようにSが比較値Y以上になった時刻t2において比較回
路18が動作し、スイッチ制御回路20を駆動して1次遅れ
要素を有する遅延回路19のスイッチSW1とSW2の両方をOF
Fにさせる動作を行う。この結果、遅延回路19の時定数
がT1からT2に変化し、時定数T1とT2をT1<T2となるよう
に選定しておくことにより、遅延回路19の動作を鈍化さ
せることができる。そのためサイリスタ装置3の電流IR
はほとんど定電流制御回路100によってのみ減少され、
定電流制御回路100の積分回路15の出力Sが時刻t3にお
いて設定値Y以下になると比較回路18は動作を停止し、
遅延回路19のスイッチSW1とSW2の両方をONにすることに
より遅延回路19の時定数が再びT2からT1へ切替えられて
遅延回路19の動作が再び開始される。この時点では定電
流制御回路100の動作はほとんど停止しているので、遅
延回路19が比較的短い時定数で動作しても無効電力補償
装置の出力を急速に減少させることはなく従来の静止形
無効電力補償装置用制御回路における問題点は解消でき
る。
As shown in FIG. 2A, the voltage of the power system 1
Consider the case of relatively large increases stepwise at t 1.
In this case, the reactive power compensator 17 is controlled on the lag side,
The reactor 2 and the thyristor device 3 are controlled in the overload region. As a result, the current I R flowing through the thyristor device 3 is reduced as shown in FIG.
Integrator 1 to increase beyond the current reference value Iref at 0
5 starts integration in the positive direction, and the output S of the negative polarity blocking circuit 16 is input to the addition point 10. Then S as shown in FIG. 2 (c) operates the comparing circuit 18 at time t 2 became more than the comparison value Y, the switch of the delay circuit 19 having a first-order lag element by driving the switching control circuit 20 OF both SW1 and SW2
Perform the action to make it F. As a result, by previously chosen as the time constant of the delay circuit 19 is changed from T 1 to T 2, the constant T 1 and T 2 becomes T 1 <T 2 time, slowing the operation of the delay circuit 19 Can be done. Therefore, the current I R of the thyristor device 3
Is almost only reduced by the constant current control circuit 100,
Comparison circuit 18 and the output S of the integrating circuit 15 of the constant current control circuit 100 becomes equal to or lower than the set value Y at time t 3 stops operation,
Operation of the delay circuit 19 time constant is switched to T 1 from T 2 again delay circuit 19 by the ON both switches SW1 and SW2 of the delay circuit 19 is restarted. At this point, since the operation of the constant current control circuit 100 has almost stopped, the output of the reactive power compensator does not decrease rapidly even if the delay circuit 19 operates with a relatively short time constant. Problems in the control circuit for the reactive power compensator can be solved.

なお、上記実施例では無効電力補償装置として、リア
クトル2の無効電力QRをサイリスタ装置3で制御する方
式の場合を示したが、サイリスタを用いた無効電力補償
装置であれば特に方式にこだわらず上記実施例と同様の
効果を奏する。
As the reactive power compensation device in the above embodiment, the case of a method of controlling the reactive power Q R of the reactor 2 in the thyristor device 3, regardless of its particular type as long as the reactive power compensation device using thyristors The same effects as in the above embodiment can be obtained.

また、上記実施例では遅延回路19の時定数切替え手段
として演算増巾器の入力抵抗と帰還抵抗とを同時にスイ
ッチで切替える方法を示したが第3図のように帰還コン
デンサをスイッチで切替えても良い。
Further, in the above embodiment, a method of simultaneously switching the input resistance and the feedback resistance of the operational amplifier by a switch as the time constant switching means of the delay circuit 19 has been described. However, as shown in FIG. 3, the feedback capacitor may be switched by the switch. good.

また、上記実施例では、遅延回路19として1次遅れ要
素を示したが、1次遅れ要素に限らず時定数が可変な遅
れ要素であればいかなる構成でも良く、上記実施例と同
様の効果を奏する。
In the above embodiment, the first-order delay element is shown as the delay circuit 19. However, the delay circuit is not limited to the first-order delay element, and any configuration may be used as long as the time constant is variable. Play.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明の請求項1乃至請求項3によ
れば、定電流制御回路の出力信号の大きさに応じて遅延
回路の時定数の大きさを大きくするようにしたので、系
統の過電圧時に定電流制御回路と遅延回路の相乗作用に
よるサイリスタ電流の急速な低下を防止することがで
き、無効電力補償装置による電力系統の過電圧抑制効果
を十分に発揮することができる効果がある。
As described above, according to the first to third aspects of the present invention, the magnitude of the time constant of the delay circuit is increased according to the magnitude of the output signal of the constant current control circuit. It is possible to prevent a rapid decrease in the thyristor current due to the synergistic action of the constant current control circuit and the delay circuit at the time of overvoltage, and to exert an effect of sufficiently suppressing the overvoltage of the power system by the reactive power compensator.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例による静止形無効電力補償
装置用制御回路を示す回路図、第2図は第1図の動作を
示す説明図、第3図はこの発明の他の実施例を示す遅延
回路の回路図、第4図は従来の静止形無効電力補償装置
の制御回路のブロック図、第5図,第6図,第7図は第
4図の動作を示す説明図である。 1……電力系統、2……リアクトル、3……サイリスタ
装置、4……コンデンサ、5……電圧検出回路、6……
加算点、7……1次遅れ回路、8……加算点、9……電
圧制御回路、11……サイリスタ点弧位相制御回路、12…
…電流変成器、13……電流検出回路、14……加算点、15
……積分回路、16……負極性阻止回路、17……静止形無
効電力補償装置、18……比較回路、19……遅延回路、20
……スイッチ制御回路、100……定電流制御回路。 なお、図中、同一符号は同一、または相当部分を示す。
FIG. 1 is a circuit diagram showing a control circuit for a static var compensator according to one embodiment of the present invention, FIG. 2 is an explanatory diagram showing the operation of FIG. 1, and FIG. 3 is another embodiment of the present invention. FIG. 4 is a block diagram of a control circuit of the conventional static var compensator, and FIGS. 5, 6, and 7 are explanatory diagrams showing the operation of FIG. . DESCRIPTION OF SYMBOLS 1 ... Power system, 2 ... Reactor, 3 ... Thyristor device, 4 ... Capacitor, 5 ... Voltage detection circuit, 6 ...
Addition point 7, 7 Primary delay circuit 8, Addition point 9, Voltage control circuit 11, Thyristor firing phase control circuit 12,
... Current transformer, 13 ... Current detection circuit, 14 ... Addition point, 15
…… Integration circuit, 16… Negative blocking circuit, 17… Static var compensator, 18… Comparison circuit, 19… Delay circuit, 20
... switch control circuit, 100 ... constant current control circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−174026(JP,A) 特開 昭61−122726(JP,A) 特開 昭60−84925(JP,A) ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-60-17426 (JP, A) JP-A-61-122726 (JP, A) JP-A-60-84925 (JP, A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電力系統の無効電力をサイリスタにより調
整する静止形無効電力補償装置と、上記電力系統の電圧
を検出する検出回路の出力および該出力を入力して可変
可能な時定数からなる1次遅れ要素により遅相制御する
遅延回路の出力を電圧制御する電圧制御回路と、上記サ
イリスタの通電電流を検出して該電流値が設定値より大
きくなったときに該電流値を設定値となるよう抑制制御
する定電流制御回路と、上記電圧制御回路の出力および
上記定電流制御回路の出力との合成値により上記サイリ
スタを制御するサイリスタ点弧位相制御回路とを備え、
上記定電流制御回路の出力信号の大きさに応じて上記遅
延回路の時定数の大きさを大きくするようにしたことを
特徴とする静止形無効電力補償装置用制御回路。
1. A static var compensator for adjusting reactive power of a power system by a thyristor, an output of a detection circuit for detecting a voltage of the power system, and a time constant variable by inputting the output. A voltage control circuit that performs voltage control on the output of a delay circuit that performs phase control by a next-delay element; and detects a current flowing through the thyristor and sets the current value to a set value when the current value becomes larger than a set value. A constant current control circuit that performs such suppression control, and a thyristor firing phase control circuit that controls the thyristor with a composite value of the output of the voltage control circuit and the output of the constant current control circuit,
A control circuit for a static var compensator, wherein the time constant of the delay circuit is increased in accordance with the magnitude of the output signal of the constant current control circuit.
【請求項2】遅延回路内の遅れ要素を含む演算増巾器の
入力抵抗と、帰還抵抗とをスイツチにより同時に切替え
て定常ゲインを変えることなく時定数のみを変えるよう
にしたことを特徴とする請求項1記載の静止形無効電力
補償装置用制御回路。
2. An input amplifier and a feedback resistor of an operational amplifier including a delay element in a delay circuit are simultaneously switched by a switch so that only a time constant is changed without changing a steady-state gain. A control circuit for a static var compensator according to claim 1.
【請求項3】遅延回路内の遅れ要素を含む演算増巾器の
帰還コンデンサの大きさをスイッチにより切替えて定常
ゲインを変えることなく、時定数のみを変えるようにし
たことを特徴とする請求項1記載の静止形無効電力補償
装置用制御回路。
3. The method according to claim 1, wherein the size of the feedback capacitor of the operational amplifier including a delay element in the delay circuit is switched by a switch to change only the time constant without changing the steady-state gain. 2. A control circuit for a static var compensator according to claim 1.
JP63268568A 1988-10-25 1988-10-25 Control circuit for static var compensator Expired - Lifetime JP2588954B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63268568A JP2588954B2 (en) 1988-10-25 1988-10-25 Control circuit for static var compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63268568A JP2588954B2 (en) 1988-10-25 1988-10-25 Control circuit for static var compensator

Publications (2)

Publication Number Publication Date
JPH02114307A JPH02114307A (en) 1990-04-26
JP2588954B2 true JP2588954B2 (en) 1997-03-12

Family

ID=17460328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63268568A Expired - Lifetime JP2588954B2 (en) 1988-10-25 1988-10-25 Control circuit for static var compensator

Country Status (1)

Country Link
JP (1) JP2588954B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4908192B2 (en) * 2006-12-28 2012-04-04 株式会社東芝 Reactive power compensation apparatus and method
CN103545820B (en) * 2013-09-24 2016-01-20 南车株洲电力机车研究所有限公司 Improve the method for double-fed wind energy converter power device reliability under gentle breeze operating mode
CN106253333B (en) * 2016-08-18 2019-08-09 株洲中车时代电气股份有限公司 The method for improving full-power wind power converter power device reliability under gentle breeze

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60174026A (en) * 1984-02-15 1985-09-07 三菱電機株式会社 Control circuit of reactive power compensator

Also Published As

Publication number Publication date
JPH02114307A (en) 1990-04-26

Similar Documents

Publication Publication Date Title
US4719402A (en) VAR generator system with minimal standby losses
US6137277A (en) Static voltage regulator
JPS5852430B2 (en) converter warmer
JP2588954B2 (en) Control circuit for static var compensator
JPH0527856A (en) Reactive power compensating device
JP2686184B2 (en) Voltage fluctuation compensator
CA2287798C (en) Static voltage regulator
JPH06233530A (en) Variable-gain voltage control system of dc/dc converter using detection of load current
JPS61161999A (en) Excitation controlling method
JPH0715875A (en) Controller for reactive power compensator
JP2597020Y2 (en) Control circuit of DC feeding voltage compensator
JPH0734649B2 (en) Chopper device
JPS60174026A (en) Control circuit of reactive power compensator
JPH0584524B2 (en)
JP2888605B2 (en) Reactive power compensator
JP2665868B2 (en) Power supply for electric furnace
JPH0274149A (en) Chopper
JP3058928B2 (en) Inverter device
JP2792085B2 (en) Control method of reactive power compensator
JP2507434B2 (en) Excitation controller for synchronous machine
JP2936779B2 (en) Induction motor speed control method by inverter
JPH0145272Y2 (en)
JPS6231594B2 (en)
JPH0270234A (en) Reactive power compensator
JPS6277605A (en) I-pd control circuit