JP2585771B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2585771B2 JP2585771B2 JP63318962A JP31896288A JP2585771B2 JP 2585771 B2 JP2585771 B2 JP 2585771B2 JP 63318962 A JP63318962 A JP 63318962A JP 31896288 A JP31896288 A JP 31896288A JP 2585771 B2 JP2585771 B2 JP 2585771B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- lead frame
- heat sink
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路用樹脂封止型パッケイジ
の製造方法に関するものである。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a resin-sealed package for a semiconductor integrated circuit.
従来の半導体装置を図について説明する。第２図は半
導体集積回路チップをリードフレームに搭載したもので
樹脂封止前の状態を示す斜視図である。図において、１
はリードフレーム、２は半導体集積回路チップ、３はこ
の半導体集積回路チップ２を載置するためのダイパッ
ト、４はリードフレーム枠、５は外部リード、６は内部
リード、７はタイバー、８はモールド金型等に位置決め
するための位置決め用ピン穴、９は半導体集積回路チッ
プ２上に設けられた電極2aと内部リード６を接続してい
る金属細線である。A conventional semiconductor device will be described with reference to the drawings. FIG. 2 is a perspective view showing a state in which a semiconductor integrated circuit chip is mounted on a lead frame and before a resin sealing. In the figure, 1
Is a lead frame, 2 is a semiconductor integrated circuit chip, 3 is a die pad for mounting the semiconductor integrated circuit chip 2, 4 is a lead frame frame, 5 is an external lead, 6 is an internal lead, 7 is a tie bar, and 8 is a mold. Positioning pin holes 9 for positioning in a mold or the like are thin metal wires connecting the electrodes 2 a provided on the semiconductor integrated circuit chip 2 and the internal leads 6.
第３図はモールド金型の下型を示す斜視図であり、10
は前記リードフレームの位置決め用穴８を挿入すること
によって位置決めをするための位置決めピン、11は封止
樹脂が流れるためのランナー、12は封止樹脂がランナー
10からキャビティ13に入る時の粘度等をコントロールす
るためのゲート、13は封止樹脂を注入し所定の形状に成
形するためのキャビティ、14はモールド金型の下型であ
る。FIG. 3 is a perspective view showing the lower mold of the mold, and FIG.
Is a positioning pin for positioning by inserting the positioning hole 8 of the lead frame, 11 is a runner for flowing the sealing resin, and 12 is a runner for the sealing resin.
A gate for controlling the viscosity and the like when entering the cavity 13 from 10, 13 is a cavity for injecting a sealing resin and molding into a predetermined shape, and 14 is a lower die of a mold.
第９図は封止樹脂後の半導体集積回路用パッケイジを
示す斜視図であり、15は封止樹脂である。FIG. 9 is a perspective view showing a package for a semiconductor integrated circuit after a sealing resin, and 15 is a sealing resin.
第10図は第９図の状態から最終形状に加工した後の状
態を示す半導体集積回路パッケイジの斜視図である。FIG. 10 is a perspective view of a semiconductor integrated circuit package showing a state after being processed into a final shape from the state of FIG.
第11図は第10図のＸ−Ｘ腺の断面図である。 FIG. 11 is a cross-sectional view of the XX gland of FIG.
次に前記半導体集積回路パッケイジの製造工程につい
て説明する。まず第２図に示すように、半導体集積回路
チップ２をリードフレーム１のダイパッド３上に載置固
定した後、金属細線９によりチップ２上に設けられた電
極2aと内部リード６とを結線する。この後に第３図に示
したモールド金型の下型に載置された上型（図示せず）
とクランプした後、ランナー11、ゲート12、キャビティ
13の順に封止樹脂15を注入して樹脂封止する。その結果
第９図に示す半導体集積回路パッケイジができる。Next, a manufacturing process of the semiconductor integrated circuit package will be described. First, as shown in FIG. 2, after mounting and fixing the semiconductor integrated circuit chip 2 on the die pad 3 of the lead frame 1, the electrodes 2a provided on the chip 2 and the internal leads 6 are connected by the fine metal wires 9. . Thereafter, the upper mold (not shown) placed on the lower mold of the mold shown in FIG.
After clamping, runner 11, gate 12, cavity
The sealing resin 15 is injected in the order of 13 to perform resin sealing. As a result, a semiconductor integrated circuit package shown in FIG. 9 is obtained.
さらに、必要な外装処理を施した後に、第10図、第11
図に示す様に加工して完了する。Furthermore, after performing the necessary exterior treatment, FIG.
Processing is completed as shown in the figure.
従来の半導体集積回路パッケイジは以上の様に１種類
のリードフレームを樹脂封止することにより構成される
ので、内部に放熱用のヒートシンクを組込むことが極め
て困難で、高消費電力が要求される半導体パッケイジと
しては不適であった。Since a conventional semiconductor integrated circuit package is formed by sealing one type of lead frame with a resin as described above, it is extremely difficult to incorporate a heat sink for heat dissipation therein, and a semiconductor that requires high power consumption is required. It was unsuitable as a package.
この発明は上記のような問題点を解消するためになさ
れたもので、内部に放熱用のヒートシンクを組込むこと
が出来る高消費電力用のパッケイジを得ることを目的と
する。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to obtain a package for high power consumption in which a heat sink for heat dissipation can be incorporated.
この発明に係る半導体装置の製造方法は、半導体集積
回路チップを搭載する幅広（W1）の搭載部、電気的導通
を図るリード部、前記搭載部を幅狭（ω１）の吊りリー
ドを介して複数個連結したリードフレーム枠からなるリ
ードフレームと、 前記搭載部と対向する幅広（W2）の放熱フィン、前記リ
ードフレームの吊りリードと対向する幅狭（ω２）の放
熱吊りリードを介して前記放熱フィンを複数個連結した
ヒートシンク用フレーム枠からなるヒートシンク用フレ
ームとを用い、 前記リードフレーム枠と前記ヒートシンク用フレーム枠
とを重ね合わせて樹脂成形を行なうものである。According to the method of manufacturing a semiconductor device of the present invention, a wide (W1) mounting portion for mounting a semiconductor integrated circuit chip, a lead portion for electrical conduction, and a plurality of the mounting portions via a narrow (ω1) suspension lead are provided. A lead frame comprising a plurality of connected lead frame frames; a wide (W2) heat radiation fin facing the mounting portion; and a narrow (ω2) heat radiation suspension lead facing the suspension lead of the lead frame. And a resin frame is formed by superposing the lead frame frame and the heat sink frame together using a heat sink frame formed by connecting a plurality of the heat sink frames.
この発明の半導体装置の製造方法によれば、複数の半
導体集積回路チップの搭載部を有するリードフレーム枠
と複数の放熱フィンを有するヒートシンク用フレーム枠
とを重ね合わせた状態で樹脂封止成形することによっ
て、半導体パッケイジの自由位置に放熱フィンを内包さ
せ、これによって半導体集積回路チップの放熱効果を高
めるものである。According to the method of manufacturing a semiconductor device of the present invention, resin sealing molding is performed in a state where a lead frame frame having a plurality of semiconductor integrated circuit chip mounting portions and a heat sink frame frame having a plurality of heat radiation fins are superimposed. Thus, a heat radiation fin is included in a free position of the semiconductor package, thereby improving the heat radiation effect of the semiconductor integrated circuit chip.
実施例1. （構成） 以下、この発明の一実施例を図について説明する。第
１図は本実施例の半導体装置に用いられるヒートシンク
用のリードフレームを示す斜視図である。図において、
16はヒートシンク用リードフレーム、17は第２図の半導
体集積回路チップ２の熱を逃すための放熱フィン、18は
第２図のリードフレーム枠４に対応するヒートシンク用
フレームの枠部、19はモールド金型に位置決めするため
の位置決めピン用穴、50は放熱フィン17と枠部18を連結
する吊りリードである。第２図は第１図に示したヒート
シンク用のリードフレーム16と重ね合わせて樹脂封止成
形される半導体集積回路チップ２を搭載したリードフレ
ーム１を示す斜視図であり、第３図はモールド金型の下
型を示す斜視図である。図において、１〜14は従来例に
おいて説明したものと同様でありその説明を省略する。Embodiment 1. (Configuration) Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing a lead frame for a heat sink used in the semiconductor device of the present embodiment. In the figure,
16 is a heat sink lead frame, 17 is a radiating fin for releasing heat of the semiconductor integrated circuit chip 2 in FIG. 2, 18 is a heat sink frame corresponding to the lead frame 4 in FIG. 2, and 19 is a mold. Positioning pin holes 50 for positioning in the mold are suspension leads for connecting the radiation fins 17 and the frame portion 18. FIG. 2 is a perspective view showing a lead frame 1 on which a semiconductor integrated circuit chip 2 which is resin-molded by being superimposed on the lead frame 16 for a heat sink shown in FIG. 1, and FIG. It is a perspective view which shows the lower mold | type of a type | mold. In the figure, reference numerals 1 to 14 are the same as those described in the conventional example, and the description thereof will be omitted.
本実施例において、リードフレーム１の枠部４には、
半導体集積回路チップ２を搭載した複数個のダイパッド
３が吊りリード60を介して連結されており、一方、ヒー
トシンク用フレーム16の枠部18には、前記ダイパッド３
に対応した複数個の放熱フィン17が吊りリード50により
連結されている。In this embodiment, the frame portion 4 of the lead frame 1 includes
A plurality of die pads 3 on which the semiconductor integrated circuit chips 2 are mounted are connected via suspension leads 60, while the die pads 3 are attached to a frame portion 18 of a heat sink frame 16.
Are connected by the suspension leads 50.
また、リードフレーム１のダイパッド部３は幅広（W
1）に、吊りリード部60は幅狭（ω１）に形成されてお
り（W1＞ω１）、同様に、ヒートシンク用フレーム16の
放熱フィン17は幅広（W2）に、吊りリード60部は幅狭
（ω２）に形成されている（W2＞ω２）。The die pad portion 3 of the lead frame 1 is wide (W
1), the suspension lead portion 60 is formed to be narrow (ω1) (W1> ω1). Similarly, the radiation fin 17 of the heat sink frame 16 is wide (W2), and the suspension lead 60 is narrow. (Ω2) (W2> ω2).
（製造方法） 次に、半導体装置の製造工程について説明する。(Manufacturing Method) Next, a manufacturing process of the semiconductor device will be described.
まず、第２図に示すように、半導体集積回路チップ２
をリードフレーム１のダイパッド３上に載置固定した
後、金属細線９によりチップ２上に設けられた電極2aと
内部リード６を結線する。First, as shown in FIG.
Is fixed on the die pad 3 of the lead frame 1, and the electrodes 2 a provided on the chip 2 and the internal leads 6 are connected by the thin metal wires 9.
次に、第３図に示すモールド金型の下型14に設けた位
置決めピン10に、ヒートシンク用フレーム16の位置決め
ピン用穴19と、リードフレーム１の位置決めピン用穴８
をそれぞれ挿入して、ヒートシンク用フレーム16とリー
ドフレーム１とをモールド下型14へ位置決めする。Next, the positioning pins 10 provided on the lower mold 14 of the mold shown in FIG. 3, the positioning pin holes 19 of the heat sink frame 16 and the positioning pin holes 8 of the lead frame 1 are formed.
And the heat sink frame 16 and the lead frame 1 are positioned in the lower mold 14.
その後、第４図に示すようにモールド下型14とモール
ド上型とによりリードフレーム枠４とヒートシンク用フ
レーム枠18を挟み込み、この状態でランナー11から、ゲ
ート12、キャビティ13の順に封止樹脂15を注入する。Thereafter, as shown in FIG. 4, the lead frame 4 and the heat sink frame 18 are sandwiched between the lower mold 14 and the upper mold, and in this state, the sealing resin 15 is formed from the runner 11, the gate 12, and the cavity 13 in this order. Inject.
最後に、外装処理を施し、第５図に示す半導体装置を
得る。なお、第６図は第５図のＶ−Ｖ線断面図を示した
ものである。Finally, exterior processing is performed to obtain the semiconductor device shown in FIG. FIG. 6 is a sectional view taken along line VV of FIG.
（効果） 上記実施例によれば、放熱フィン17を位置決めする際
に特別の治具や手段を必要とすることなく、リードフレ
ーム１とヒートシンク用フレーム16の位置決め用穴8,19
に金型14のピン10を挿入するだけで位置決めが行える。(Effects) According to the above embodiment, the positioning holes 8, 19 of the lead frame 1 and the heat sink frame 16 are not required when positioning the radiation fins 17 without any special jig or means.
Positioning can be performed simply by inserting the pins 10 of the mold 14 into the mold.
また、１枚のヒートシンク用フレーム16をリードフレ
ーム１に位置決めするだけで、複数の放熱フィン17を同
時にリードフレーム１の複数のチップ搭載部３に対向し
て位置決めすることができる。Further, only by positioning one heat sink frame 16 on the lead frame 1, the plurality of radiating fins 17 can be simultaneously positioned facing the plurality of chip mounting portions 3 of the lead frame 1.
更に、リードフレーム１のフレーム枠４と対応するよ
うにヒートンシンク用フレーム16のフレーム枠18を設け
ているので、第４図に示すように、金型によりクランプ
して樹脂封止成形する際、上下金型共にクランプ面が平
面形状のものを使用することができ、クランプ側からの
樹脂漏れが生じない。Further, since the frame 18 of the heat sink frame 16 is provided so as to correspond to the frame 4 of the lead frame 1, as shown in FIG. Both the upper and lower dies can have a flat clamp surface, so that no resin leaks from the clamp side.
また、チップ２搭載の幅広ダイパッド３に対応して放
熱フィン７を幅広（W2）形状として放熱効果の向上を図
るとともに、幅狭の吊りリード60に対応して放熱吊りリ
ード50を幅狭（ω２）としているので、樹脂封止後にお
ける外装処理時の吊りリード60及び放熱吊りリード50の
切断を容易にして、樹脂のクラックの発生を防止する。In addition, the radiation fin 7 has a wide (W2) shape corresponding to the wide die pad 3 mounted on the chip 2 to improve the heat radiation effect, and the heat radiation suspension lead 50 has a narrow width (ω2) corresponding to the narrow suspension lead 60. ), The suspension leads 60 and the heat radiation suspension leads 50 can be easily cut at the time of exterior processing after resin sealing, thereby preventing the occurrence of cracks in the resin.
その他の実施例． さらに、自由な形状、寸法、材質の放熱フィンをパッ
ケイジ内に内包することができ、高消費電力用の半導体
パッケイジ用として広く利用できる。Other embodiments. Further, the radiation fins of any shape, size and material can be included in the package, and can be widely used for semiconductor packages for high power consumption.
即ち、第７図に示すように放熱フィン20の一部を半導
体パッケイジの外部に表出させてもよい。また第８図に
示すように半導体集積回路チップ２側に放熱フィン21を
設置してもよい。さらに、放熱フィンの放熱面積を高め
る形状にし、高熱伝導性の材料を使用すれば効果が高ま
る。That is, as shown in FIG. 7, a part of the radiation fins 20 may be exposed outside the semiconductor package. Further, as shown in FIG. 8, a heat radiation fin 21 may be provided on the semiconductor integrated circuit chip 2 side. Further, the effect can be enhanced if the heat radiation fin is formed in a shape that increases the heat radiation area and a material having high thermal conductivity is used.
以上のようにこの発明によれば、複数のチップ搭載部
を有するリードフレーム枠と複数の放熱フィンを有する
ヒートシンク用フレーム枠を重ね合わせた状態で樹脂封
止成形するようにしたので、放熱フィンを位置決めする
際に特別の治具や手段を必要とすることなく、簡単に位
置決めすることができる。As described above, according to the present invention, since the lead frame having a plurality of chip mounting portions and the heat-sink frame having a plurality of heat-radiating fins are superposed and molded with resin, the heat-radiating fins are The positioning can be easily performed without requiring any special jig or means.
また、同時に複数の放熱フィンをリードフレームのチ
ップ搭載部に位置決めすることができ、安価で精度の良
い半導体装置を提供することができる。In addition, a plurality of heat radiation fins can be simultaneously positioned on the chip mounting portion of the lead frame, so that an inexpensive and accurate semiconductor device can be provided.
更に、放熱フィンを半導体パッケイジ内の自由位置に
配設することができ、放熱効果の高い半導体装置を得る
ことが出来る。Further, the radiation fins can be disposed at free positions in the semiconductor package, and a semiconductor device having a high radiation effect can be obtained.
また、リードフレーム枠と対応するようにヒートシン
ク用フレーム枠を設けているので、金型によりクランプ
して樹脂封止成形する際、上下金型共にクランプ面が平
面形状のものを使用することができ、クランプ側からの
樹脂漏れが生じない。In addition, since the heat sink frame is provided so as to correspond to the lead frame, when clamping with a mold and performing resin sealing molding, both the upper and lower molds can use a flat clamp surface. No resin leakage from the clamp side.
また、チップ搭載の幅広ダイパッドに対応して放熱フ
ィンを幅広形状として放熱効果の向上を図るとともに、
幅狭の吊りリードに対応して放熱吊りリードを幅狭とし
ているので、吊りリード及び放熱吊りリードの切断が容
易になり、樹脂のクラックの発生を防止する。In addition, the radiating fins are designed to have a wide shape in response to the wide die pad mounted on the chip to improve the heat radiation effect,
Since the heat-radiating suspension leads are made narrow in correspondence with the narrow suspension leads, the suspension leads and the heat-radiating suspension leads can be easily cut, and cracks in the resin can be prevented.
第１図は本発明の一実施例による半導体装置に用いられ
るヒートシンク用リードフレームの斜視図、第２図は半
導体集積回路チップを搭載したリードフレームを示す斜
視図、第３図は樹脂封止成形用の下型を示す斜視図、第
４図は金型によるクランプ状態を示す断面図、第５図は
上記実施例による半導体装置の斜視図、第６図は第５図
Ｖ−Ｖ線断面図、第７図は本発明の他の実施例を示す半
導体装置の断面図、第８図は他の実施例の半導体装置を
示す断面図、第９図は従来の半導体装置のリードフレー
ム状態を示す斜視図、第10図は従来の半導体装置の斜視
図、第11図は第10図のＸ−Ｘ線断面図である。 図において、１はリードフレーム、２は半導体集積回路
チップ、３はダイパッド、４はリードフレーム枠、５は
外部リード、６は内部リード、７はタイバー、8,19は位
置決めピン用穴、９は金属細線、10は位置決めピン、11
はランナー、12はゲート、13はキャビティ、14はモール
ド金型の下型、16はヒートシンク用リードフレーム、1
7,20,21は放熱フィン、18は枠部、50,60は吊りリード。 なお、図中同一符号は同一又は相当部分を示す。FIG. 1 is a perspective view of a lead frame for a heat sink used in a semiconductor device according to an embodiment of the present invention, FIG. 2 is a perspective view showing a lead frame on which a semiconductor integrated circuit chip is mounted, and FIG. FIG. 4 is a cross-sectional view showing a clamped state by a mold, FIG. 5 is a perspective view of the semiconductor device according to the above embodiment, and FIG. 6 is a cross-sectional view taken along line VV in FIG. FIG. 7 is a cross-sectional view of a semiconductor device showing another embodiment of the present invention, FIG. 8 is a cross-sectional view showing a semiconductor device of another embodiment, and FIG. 9 shows a state of a lead frame of a conventional semiconductor device. FIG. 10 is a perspective view of a conventional semiconductor device, and FIG. 11 is a sectional view taken along line XX of FIG. In the figure, 1 is a lead frame, 2 is a semiconductor integrated circuit chip, 3 is a die pad, 4 is a lead frame frame, 5 is an external lead, 6 is an internal lead, 7 is a tie bar, 8 and 19 are positioning pin holes, and 9 is Fine metal wire, 10 is positioning pin, 11
Is the runner, 12 is the gate, 13 is the cavity, 14 is the lower mold, 16 is the lead frame for heat sink, 1
7, 20 and 21 are radiation fins, 18 is a frame, and 50 and 60 are suspension leads. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
1）の搭載部、電気的導通を図るリード部、前記搭載部
を幅狭（ω１）の吊りリードを介して複数個連結したリ
ードフレーム枠からなるリードフレームと、 前記搭載部と対向する幅広（W2）の放熱フィン、前記リ
ードフレームの吊りリードと対向する幅狭（ω２）の放
熱吊りリードを介して前記放熱フィンを複数個連結した
ヒートシンク用フレーム枠からなるヒートシンク用フレ
ームとを用い、 前記リードフレーム枠と前記ヒートシンク用フレーム枠
とを重ね合わせて樹脂成形を行なう半導体装置の製造方
法。1. A wide (W) mounting semiconductor integrated circuit chip.
1) a mounting portion, a lead portion for establishing electrical continuity, a lead frame including a plurality of lead frame frames connecting the mounting portions via narrow (ω1) suspension leads, and a wide portion facing the mounting portion ( W2) and a heat sink frame comprising a plurality of heat sink fins connected with a plurality of heat radiating fins via a narrow (ω2) heat radiating suspension lead facing the suspension lead of the lead frame. A method of manufacturing a semiconductor device, wherein a resin frame is formed by overlapping a frame frame and the heat sink frame frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318962A JP2585771B2 (en) | 1988-12-16 | 1988-12-16 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318962A JP2585771B2 (en) | 1988-12-16 | 1988-12-16 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02163953A JPH02163953A (en) | 1990-06-25 |
| JP2585771B2 true JP2585771B2 (en) | 1997-02-26 |
Family
ID=18104938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63318962A Expired - Fee Related JP2585771B2 (en) | 1988-12-16 | 1988-12-16 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585771B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2539111B2 (en) * | 1991-02-21 | 1996-10-02 | 三井石油化学工業株式会社 | Semiconductor device with improved moisture resistance and method of manufacturing the same |
| DE69131784T2 (en) * | 1990-07-21 | 2000-05-18 | Mitsui Chemicals, Inc. | Semiconductor device with a package |
| JPH05304226A (en) * | 1991-08-16 | 1993-11-16 | Mitsubishi Electric Corp | Method and apparatus for fabricating semiconductor device |
| JP2017134022A (en) * | 2016-01-29 | 2017-08-03 | 旭化成エレクトロニクス株式会社 | Electric current sensor and manufacturing method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4878763U (en) * | 1971-12-27 | 1973-09-27 | ||
| JPS5040549U (en) * | 1973-08-07 | 1975-04-24 |
-
1988
- 1988-12-16 JP JP63318962A patent/JP2585771B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02163953A (en) | 1990-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396130B1 (en) | Semiconductor device | |
| JP3170182B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US6626656B2 (en) | Apparatus for encasing array packages | |
| JP2585771B2 (en) | Method for manufacturing semiconductor device | |
| JPH04306865A (en) | Semiconductor device and manufacture thereof | |
| US4910581A (en) | Internally molded isolated package | |
| JPH0732216B2 (en) | Semiconductor device | |
| JP3813680B2 (en) | Manufacturing method of semiconductor device | |
| JPH10209194A (en) | Semiconductor device, its manufacture, and device for resin molding process used therefor | |
| JPH0135478Y2 (en) | ||
| JPH0870087A (en) | Lead frame | |
| JPH098209A (en) | Semiconductor device and molding tool | |
| JP2001352008A (en) | Semiconductor device and its manufacturing method | |
| JPH10144821A (en) | Resin packaged semiconductor device and manufacturing method thereof | |
| JPH02170451A (en) | Semiconductor heat sink removing mold-flush | |
| JPH11330116A (en) | Manufacture of semiconductor device and lead frame and molding die to be used for the method | |
| KR200167587Y1 (en) | Semiconductor package | |
| JPH07114213B2 (en) | Lead frame for semiconductor device | |
| JPH08156009A (en) | Resin molding device | |
| JPH0774197A (en) | Semiconductor device, its manufacture, and lead frame used thereof | |
| JPH0837270A (en) | Semiconductor device and manufacture thereof | |
| JPS601855A (en) | Manufacture of resin-sealed semiconductor device | |
| JPH08204099A (en) | Constitution of semiconductor device and its forming method | |
| JPH04246849A (en) | Semiconductor device | |
| JPS62183130A (en) | Manufacture of semiconductor device sealed with resin |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |