JP2584167B2 - 光演算記憶装置 - Google Patents

光演算記憶装置

Info

Publication number
JP2584167B2
JP2584167B2 JP4006274A JP627492A JP2584167B2 JP 2584167 B2 JP2584167 B2 JP 2584167B2 JP 4006274 A JP4006274 A JP 4006274A JP 627492 A JP627492 A JP 627492A JP 2584167 B2 JP2584167 B2 JP 2584167B2
Authority
JP
Japan
Prior art keywords
phototransistor
optical
base
bistable switch
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4006274A
Other languages
English (en)
Other versions
JPH05197437A (ja
Inventor
賢一 松田
淳 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4006274A priority Critical patent/JP2584167B2/ja
Priority to US08/100,076 priority patent/US5315105A/en
Publication of JPH05197437A publication Critical patent/JPH05197437A/ja
Application granted granted Critical
Publication of JP2584167B2 publication Critical patent/JP2584167B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光信号を入出力とする
論理演算および直接画像処理に応用可能な、同一波長で
パワーのみ異なる入力光パルスを同一位置に入射するこ
とで光双安定スイッチがオン、オフされる光演算記憶装
置の回路および構造に関する。
【０００２】
【従来の技術】光信号によって光双安定スイッチをオ
ン、オフする回路の例としては、特願昭６０−１５１５
７８号に示されている光記憶装置がある。この光記憶装
置の回路図を図６に示す。本回路の中で、発光素子１と
第１のフォトトランジスタ２が直列に接続された部分は
光双安定スイッチ３を構成している。光双安定スイッチ
３は、(１)オン状態をとることが可能な最低のバイアス
電圧（保持電圧）以上の電圧を印加しても第１のフォト
トランジスタ２に電流は流れず発光素子１は非発光（オ
フ状態）、(２)印加電圧を保持電圧以上としたままで、
第１のフォトトランジスタ２に入力光を入射すると電流
が流れ、発光素子１が発光（オン状態）、(３)印加電圧
を保持電圧以上としたままで、入力光の入射を止めても
発光素子１からの発光を第１のフォトトランジスタ２が
受光するのでオン状態を維持、(４)印加電圧を保持電圧
以下に低下させるとオフ状態にもどるという動作を行
う。本光記憶装置では光双安定スイッチ３に並列に第２
のフォトトランジスタ４が接続されており、第２のフォ
トトランジスタ４に光を入力することで光双安定スイッ
チ３をオフ状態にすることができる。これは、第２のフ
ォトトランジスタ４に光電流が流れると負荷抵抗５にお
ける電圧降下が増加し、光双安定スイッチ３への印加電
圧が低下するためである。従って、本光記憶装置は、印
加電圧を常に保持電圧以上としたままで、第１のフォト
トランジスタ２に入射する入力光（セット光）によって
オン状態に遷移し、第２のフォトトランジスタ４に入射
する入力光（リセット光）によってオフ状態に遷移す
る。
【０００３】本光記憶装置の具体的構造は図７のように
なっており、半導体基板６上に積層された第２コレクタ
層７、第２ベース層８、エミッタ層９によって第２のフ
ォトトランジスタ４が構成されており、エミッタ層９、
第１ベース層１０、第１コレクタ層１１によって第１の
フォトトランジスタ２が構成されており、第１コレクタ
層１１、活性層１２、クラッド層１３によって発光素子
１が構成されている。発光素子１のカソードと第１のフ
ォトトランジスタ２のコレクタは同一の半導体層（第１
コレクタ層１１）よりなり、デバイス内部で電気的に接
続されている。第１のフォトトランジスタ２のエミッタ
と第２のフォトトランジスタ４のエミッタも同様であ
る。一方、発光素子１のアノード（クラッド層１３）と
第２のフォトトランジスタ４のコレクタ（第２コレクタ
層７）は外部配線１４によって結合され、負荷抵抗５を
介して電源１５のアノードに接続される。また、内部接
続された第１のフォトトランジスタ２のエミッタと第２
のフォトトランジスタ４のエミッタ（エミッタ層９）は
電源１５のカソードに接続される。
【０００４】本構造では、発光素子１と第１のフォトト
ランジスタ２よりなる光双安定スイッチ３をオン、オフ
するための信号光は半導体基板６側から入射され、セッ
ト光とリセット光は波長によって区別される。第２ベー
ス層のバンドギャップは、第１ベース層のバンドギャッ
プよりも大きく、それぞれのバンドギャップに対応する
波長をλ2 、λ1 とした場合、λ2 ＜λON ≦ λ1 を満
たす波長λONの光は第２ベース層を透過して第１ベース
層で吸収される。すなわち、波長λONのセット光によっ
て光双安定スイッチをオン状態にすることができる。一
方、λOFF ≦λ 2 を満たす波長λOFF の光は第２ベース
層で吸収されるので、波長λOFF のリセット光によって
光双安定スイッチをオフすることができる。
【０００５】上記光記憶装置では光双安定スイッチをオ
ンするセット光とオフするリセット光の波長が異なるた
めに、１つの光双安定スイッチをオン、オフするために
２つの入力用光源を用いる必要がある。また、特願平１
−３２２１４７号に示されているように、光双安定スイ
ッチと第２のフォトトランジスタを半導体基板上の異な
る場所に形成し、セット光とリセット光を波長ではなく
空間的に区別したとしても、やはり２つの入力用光源が
必要となる。これに対し、同一の入力光によって光双安
定スイッチをオン、オフすることが可能な光電子記憶装
置の構造が、特願平２−１１３１２号に示されている。
本光電子記憶装置は特願平１−３２２１４７号と同様に
光双安定スイッチと第２のフォトトランジスタを半導体
基板上の異なる場所に形成しているが、ビーム径の大き
い入力光を用いて第１のフォトトランジスタと第２のフ
ォトトランジスタに同時に入力光が入射されるようにし
てある。第１のフォトトランジスタと第２のフォトトラ
ンジスタに同時に入力光を入射すると、動作条件によっ
て光双安定スイッチがオンする場合とオフする場合があ
る。光双安定スイッチがオンするかオフするかは、第１
のフォトトランジスタと第２のフォトトランジスタの等
価的な利得、負荷抵抗の値、および回路全体に印加する
バイアス電圧の大きさに依存する。ここで、フォトトラ
ンジスタの等価的な利得および負荷抵抗の値を適当に選
ぶと、バイアス電圧の大きさによって光双安定スイッチ
のオン、オフを制御できる。すなわち、バイアス電圧を
変化させることで、同一の入力光を用いて光双安定スイ
ッチをオンあるいはオフすることができる。
【０００６】
【発明が解決しようとする課題】上記特願平２−１１３
１２号に示されている光電子記憶装置は、同一の入力光
によって光双安定スイッチをオン、オフできるという大
きな利点がある。しかし、この動作のためには、負荷抵
抗およびバイアス電圧の厳密な制御が必要である。単一
の光電子記憶装置に対して負荷抵抗およびバイアス電圧
を制御するのは容易であるが、多数の光電子記憶装置を
２次元アレイ状に集積したＩＣを考えた場合には厳密な
制御は容易ではない。後者の場合、負荷抵抗も半導体基
板上に集積する必要があるが、一般にＩＣ内に集積され
た抵抗の絶対値を厳密に制御するのは困難である。また
ＩＣ内の配線抵抗を考えると、全ての光電子記憶装置に
全く等しいバイアス電圧を印加することも不可能であ
る。さらに、第１のフォトトランジスタは発光素子から
の帰還光による正帰還作用を受けるため、その等価的な
利得は第２のフォトトランジスタよりも大きい。このた
め、第２のフォトトランジスタに入射する入力光の比率
は第１のフォトトランジスタに入射する入力光の比率よ
りも大きくしなければならず、かつこの比率は一定に保
持しなければならない。すなわち、上記光電子記憶装置
は負荷抵抗の値、バイアス電圧、入力光の入射比率に動
作マージンが少なく、特に２次元アレイＩＣとして動作
させることは非常に困難となる。
【０００７】
【課題を解決するための手段】本発明では上記課題を解
決するために、発光素子と前記発光素子からの発光を受
光する第１のフォトトランジスタが直列に接続された光
双安定スイッチと、前記光双安定スイッチに並列に接続
された第２のフォトトランジスタと、前記光双安定スイ
ッチに直列に接続された負荷抵抗とを含む光演算記憶装
置に対して、前記第２のフォトトランジスタの電流利得
と前記第２のフォトトランジスタのベース・コレクタ容
量と前記負荷抵抗の積で与えられる時定数が前記第１の
フォトトランジスタのベースにおける過剰多数キャリア
の再結合時間よりも大きくなるようにする。このために
は、負荷抵抗の値を大きくするか、あるいは以下の３つ
の方法のうちのいずれかを用いて第１のフォトトランジ
スタのベースにおける過剰多数キャリアの再結合時間を
短くする。１番目の方法は、第１のフォトトランジスタ
のベースに重金属元素を添加し、ベース内に再結合中心
を生成する。２番目は、第１のフォトトランジスタのベ
ース・エミッタ界面を格子不整合のあるヘテロ接合とす
る。３番目は、第１のフォトトランジスタのベース側面
にプラズマを照射し、結晶欠陥を誘起するというもので
ある。
【０００８】本発明の第２の構成では上記課題を解決す
るために、発光素子と前記発光素子からの発光を受光す
る第１のフォトトランジスタが直列に接続された光双安
定スイッチと、前記光双安定スイッチに並列に接続され
た第２のフォトトランジスタと、前記光双安定スイッチ
に直列に接続された負荷抵抗と、前記負荷抵抗に並列に
接続された負荷容量とを含む光演算記憶装置を構成し、
前記負荷抵抗と前記負荷容量の積で与えられる時定数が
前記第１のフォトトランジスタのベースにおける過剰多
数キャリアの再結合時間よりも大きくなるようにする。
【０００９】本発明の第３の構成では上記課題を解決す
るために、発光素子と前記発光素子からの発光を受光す
る第１のフォトトランジスタが直列に接続された光双安
定スイッチと、前記光双安定スイッチに並列に接続され
た第２のフォトトランジスタと、前記光双安定スイッチ
に直列に接続された負荷抵抗と、前記第１のフォトトラ
ンジスタのベース・エミッタ間に接続されたバイパス抵
抗とを含む光演算記憶装置を構成し、前記第２のフォト
トランジスタの電流利得と前記第２のフォトトランジス
タのベース・コレクタ容量と前記負荷抵抗の積で与えら
れる第１の時定数が前記第１のフォトトランジスタのベ
ース容量と前記バイパス抵抗の積で与えられる第２の時
定数よりも大きくなるようにする。
【００１０】
【作用】本発明の光演算記憶装置の基本構成は、特願昭
６０−１５１５７８号に示されている光記憶装置と同様
であるが、後者では実現できなかった新たな動作モード
が可能となるように構成を改変している。この改変は、
見掛け上は僅かであるが、動作に決定的な違いをもたら
すという点で非常に本質的なものである。ここでいう新
たな動作モードとは、静的な動作では光双安定スイッチ
をリセットできないが、パルス状の入力光を入射するこ
とで光双安定スイッチをリセットすることができるとい
うものである。以下この動作について詳しく説明する
が、これは従来の光記憶装置においては達成し得なかっ
た動作である。
【００１１】従来の光記憶装置では光双安定スイッチ内
の第１のフォトトランジスタにセット光を入力して光双
安定スイッチをオン状態にし、光双安定スイッチに並列
に接続された第２のフォトトランジスタにリセット光を
入力して光双安定スイッチをオフ状態にする。ここで、
第１のフォトトランジスタと第２のフォトトランジスタ
に同時にパワーの等しい入力光が入射された場合を考え
る。入力光のパワーを０から増加していくと、まず第１
のフォトトランジスタが感度を示す。これは、第１のフ
ォトトランジスタは発光素子からの帰還光による正帰還
作用を受けるため、その等価的な利得は第２のフォトト
ランジスタよりも大きくなるためである。この結果、光
双安定スイッチの電圧−電流特性は、入力光パワーが０
の時のサイリスタ的な形からダイオード的な形に変化す
る。さらに入力光のパワーを増加すると、今度は第２の
フォトトランジスタに電流が流れ始める。これは、光双
安定スイッチと第２のフォトトランジスタに同じ電圧が
印加されているため、電気的にダイオードである発光素
子を含む光双安定スイッチに比べて、第２のフォトトラ
ンジスタの方が電流が流れ易いためである。この結果、
電圧−電流特性はダイオード的な形からトランジスタ的
な形に変化する。
【００１２】以上の電圧−電流特性の変化から、光双安
定スイッチは入力光パワーを０から増加していくにつれ
て、オフ→オン→オフと状態が遷移することになる。逆
に入力光パワーを減少させていくと、一旦オン状態にな
ると入力光を止めてもオン状態を維持するという光双安
定スイッチの特性から、状態はオフ→オン→オンとな
る。すなわち、静的に考えると、第１のフォトトランジ
スタと第２のフォトトランジスタに同時にパワーの等し
い入力光を入射した場合、光双安定スイッチは最終的に
はオン状態となり、リセットすることは不可能である。
【００１３】次に、本発明のポイントとなる動的なリセ
ット動作について考える。入力光パワーが大きく光双安
定スイッチがオフ状態にあるときに、瞬間的に入力光が
遮断されたとする。この場合に、光双安定スイッチがオ
ン状態となるかオフ状態となるかは、第１のフォトトラ
ンジスタの動作速度と第２のフォトトランジスタの動作
速度に依存する。入力光を遮断した時点で第１のフォト
トランジスタのベースには過剰多数キャリアが蓄積され
ており、この過剰多数キャリアが再結合によって消滅す
るまでの間に光双安定スイッチの印加電圧が保持電圧以
上になれば、光双安定スイッチはオン状態となる。逆
に、過剰多数キャリアが再結合によって消滅した後に印
加電圧が保持電圧以上になれば、光双安定スイッチはオ
フ状態となる。光双安定スイッチに対する印加電圧の変
化は、第２のフォトトランジスタを流れる電流の時間的
変化に対応している。入力光が遮断された時点から、第
２のフォトトランジスタを流れる電流は減少していき最
終的には０となるが、その時定数は第２のフォトトラン
ジスタの電流利得と第２のフォトトランジスタのベース
・コレクタ容量と負荷抵抗の積で与えられる。ここで、
時定数がフォトトランジスタの電流利得に依存するの
は、いわゆるミラー効果によるものである。
【００１４】上記の説明から明らかなように、第２のフ
ォトトランジスタの電流利得と第２のフォトトランジス
タのベース・コレクタ容量と負荷抵抗の積で与えられる
時定数τ2 が第１のフォトトランジスタのベースにおけ
る過剰多数キャリアの再結合時間τ1 よりも大きいとい
う条件を満たす場合には、入力光パワーが大きくて光双
安定スイッチがオフ状態にあるときに瞬間的に入力光が
遮断されれば、光双安定スイッチはオフ状態となる。ま
た、この条件を満たす場合でも、入力光パワーの大きさ
が光双安定スイッチがオン状態に留まる範囲にあれば、
瞬間的に入力光を遮断しても光双安定スイッチはオン状
態となる。すなわち、パルス状の入力光の強度を変化さ
せることでスイッチをオン、オフすることができる。こ
のτ1 ＜τ2 という条件は、従来の２つの入力用光源を
用いてオン、オフする光記憶装置では満たされていな
い。例えば、負荷抵抗の値を大きくすることでもτ1 ＜
τ2とすることができるが、この際の負荷抵抗の値は、
静的に光双安定スイッチをリセットするのに必要な負荷
抵抗の値よりも１０倍以上大きくする必要がある。ま
た、ベースにおける過剰多数キャリアの再結合時間を短
くすることによってもこの条件は達成される。
【００１５】ベースにおける過剰多数キャリアの再結合
時間を短くするためにはベースにおける多数キャリアの
再結合速度を大きくする必要がある。多数キャリアの再
結合は、ベースのバルク内、ベース・エミッタ界面、ベ
ース・コレクタ界面およびベースがメサ側面に露出した
表面で起こる。ベースのバルク内での再結合速度を大き
くするためには、例えばＡｕ等の重金属元素をベースに
添加して再結合中心を生成すればよい。また、ベース・
エミッタ界面における再結合速度を大きくするために
は、ベース・エミッタ間のヘテロ接合の結晶性を劣化さ
せればよく、例えば格子不整合を生じさせればよい。ベ
ースが露出した表面での再結合速度を大きくするために
は、メサ側面に結晶欠陥を誘起すればよく、例えば露出
したメサ側面にプラズマを照射すればよい。これらの方
法は、いずれも第１のフォトトランジスタの静特性、特
に低電流域での光利得を劣化させ、光双安定スイッチの
消費電力および入力光パワーの増大を招く。これは消費
電力とスイッチングスピードのトレードオフであり、応
用に応じて最適化を図ればよい。
【００１６】また、入力光遮断後の光双安定スイッチに
対する印加電圧の回復速度は、負荷抵抗に並列に負荷容
量を接続することでも遅らせることができる。この場合
は、負荷抵抗と負荷容量の積で与えられる時定数τ3 が
第１のフォトトランジスタのベースにおける過剰多数キ
ャリアの再結合時間τ1 よりも大きくなるというのが動
的リセットのための条件となる。さらに、第１のフォト
トランジスタのベース・エミッタ間にバイパス抵抗を接
続すればベースにおける多数キャリアの再結合速度と無
関係に過剰多数キャリアを消滅させることができる。こ
の場合の動的リセットの条件は、第２のフォトトランジ
スタの電流利得と第２のフォトトランジスタのベース・
コレクタ容量と負荷抵抗の積で与えられる時定数τ2 が
第１のフォトトランジスタのベース容量とバイパス抵抗
の積で与えられる時定数τ4 よりも大きいことである。
ただし、ここでいう第１のフォトトランジスタのベース
容量はベース・エミッタ容量とベース・コレクタ容量の
和である。負荷容量とバイパス抵抗を併用することも可
能であり、より一般的には（τ1 -1＋τ4 ー1）-1 ＜τ2
＋τ3 が動的リセットの条件となる。
【００１７】
【実施例】図１は本発明の一実施例の光演算記憶装置の
断面図である。ｎ型ＩｎＰよりなる半導体基板１６上に
ｎ型ＩｎＰよりなる第２コレクタ層１７、ｐ型ＩｎＧａ
ＡｓＰ（バンドギャップ波長λg ＝１．３μｍ）よりな
る第２ベース層１８、ｎ型ＩｎＰよりなるエミッタ層１
９、ｐ型ＩｎＧａＡｓＰ（λg ＝１．３μｍ）よりなる
第１ベース層２０、ｎ型ＩｎＰよりなる第１コレクタ層
２１、ＩｎＧａＡｓＰ（λg ＝１．３μｍ）よりなる活
性層２２およびｐ型ＩｎＰよりなるクラッド層２３が積
層されている。第２コレクタ層１７、第２ベース層１
８、エミッタ層１９によって第２のフォトトランジスタ
２４が構成されており、エミッタ層１９、第１ベース層
２０、第１コレクタ層２１によって第１のフォトトラン
ジスタ２５が構成されており、第１コレクタ層２１、活
性層２２、クラッド層２３によって発光素子２６が構成
されている。発光素子２６のカソードと第１のフォトト
ランジスタ２５のコレクタは同一の半導体層（第１コレ
クタ層２１）よりなり、デバイス内部で電気的に接続さ
れている。第１のフォトトランジスタ２５のエミッタと
第２のフォトトランジスタ２４のエミッタも同様であ
る。一方、発光素子２６のアノード（クラッド層２３）
と第２のフォトトランジスタ２４のコレクタ（第２コレ
クタ層１７）は外部配線２７によって結合され、電源２
８のアノードに接続される。また、内部接続された第１
のフォトトランジスタ２５のエミッタと第２のフォトト
ランジスタ２４のエミッタ（エミッタ層１９）は、負荷
抵抗２９を介して電源２８のカソードに接続される。
【００１８】上記の構造は、負荷抵抗を電源のアノード
に接続するかカソードに接続するかという点を除いて、
図７に示した従来の光記憶装置の構造と同一であるが、
本構造の特徴は以下に述べるパラメータにある。本構造
では、第１のフォトトランジスタの面積は３２μｍ角で
あるのに対し、第２のフォトトランジスタの面積は５０
μｍ角としている。これは、第２のフォトトランジスタ
のベース・コレクタ容量を大きくするためであり、ベー
ス・コレクタ容量は約１．７ｐＦとなる。また、接続さ
れている負荷抵抗の値は２．７ｋΩ、第２のフォトトラ
ンジスタの電流利得は約１００である。従って、第２の
フォトトランジスタの電流利得と第２のフォトトランジ
スタのベース・コレクタ容量と負荷抵抗の積で与えられ
る時定数τ2 は約４６０ｎｓとなる。作用の項で説明し
た通り、τ2 が大きいということが本発明のポイントで
あり、本実施例では第２のフォトトランジスタの面積を
大きくすることと負荷抵抗を大きくすることで、これを
実現している。これらのパラメータの値は、上記のもの
に限定される訳ではないが、τ2 が第１のフォトトラン
ジスタのベースにおける過剰多数キャリアの再結合時間
τ1 よりも大きくなることが必要である。τ1 の値はバ
イアス電圧に依存するが、本実施例においてバイアス電
圧が保持電圧よりも０．２Ｖ高いという条件下では約１
００ｎｓである。
【００１９】次に本実施例の動作について示す。本実施
例においても入力光３０は基板側から入射されるが、そ
の波長は１．３μｍ以下とする。この場合、入力光３０
はまず第２ベース層１８で吸収される。第２ベース層１
８の厚さが例えば０．２μｍであるとすると、ここで入
力光の約３０％が吸収される。従って、入力光の７０％
は第２ベース層１８を透過して、第１ベース層２０で吸
収される。第１ベース層２０の厚さも０．２μｍである
とすると、ここでまた透過光の約３０％が吸収されるこ
とになる。すなわち、入力光の３０％が第２のフォトト
ランジスタ２４に吸収され、２１％が第１のフォトトラ
ンジスタ２５に吸収されることになる。この場合、第２
のフォトトランジスタ２４に吸収される入力光パワーの
方がやや大きくなるが、第１のフォトトランジスタ２５
と第２のフォトトランジスタ２４の等価利得の差に比べ
れば入力光パワーの差は小さく、ほぼパワーの等しい入
力光が入射されたと見なすことができる。
【００２０】入力光３０のパワーをパラメータとする、
本実施例の電圧−電流特性を図２に示す。まず入力光パ
ワーが０の状態では、第２のフォトトランジスタ２４に
は電流は流れず、発光素子２６と第１のフォトトランジ
スタ２５よりなる光双安定スイッチはサイリスタ的な電
圧−電流特性を示す。次に、１０μＷの入力光を入射す
ると、第１のフォトトランジスタが感度を示し、光双安
定スイッチはダイオード的な電圧−電流特性となる。第
２のフォトトランジスタの利得は第１のフォトトランジ
スタの等価的な利得に比べて小さいので、この時点では
第２のフォトトランジスタにはほとんど電流が流れな
い。さらに、入力光のパワーを３０μＷに増加すると、
今度は第２のフォトトランジスタに電流が流れ始める。
これは、光双安定スイッチと第２のフォトトランジスタ
に同じ電圧が印加されているため、電気的にダイオード
である発光素子を含む光双安定スイッチに比べて、第２
のフォトトランジスタの方が電流が流れ易いためであ
る。この結果、電圧−電流特性は、ダイオード的な形か
らトランジスタ的な形に変化する。
【００２１】図２には、バイアス電圧が２．６Ｖの時の
負荷線も併せて示している。負荷抵抗の値は上記の２．
７ｋΩである。この負荷線に沿って、入力光パワーが０
から増加していった場合の光双安定スイッチの状態を考
える。入力光パワー０ではオフ状態（Ａ）であったもの
が、入力光パワー１０μＷではオン状態（Ｂ）となる。
さらに入力光パワーを３０μＷまで増加すると、電流は
すべて第２のフォトトランジスタを流れ、光双安定スイ
ッチにはを流れる電流は０となる（Ｃ）。すなわち、光
双安定スイッチは入力光パワーを０から増加していくに
つれて、オフ（Ａ）→オン（Ｂ）→オフ（Ｃ）と状態が
遷移することになる。逆に入力光パワーを減少させてい
くと、入力光パワー１０μＷで光双安定スイッチは再び
オン状態（Ｂ）となる。ここから、入力光パワーを０と
しても、光双安定スイッチはオン状態を維持する
（Ｄ）。すなわち、光双安定スイッチの状態はオフ
（Ｃ）→オン（Ｂ）→オン（Ｄ）と遷移する。従って、
静的に考えると、１０μＷ以上の入力光を入射した場合
光双安定スイッチは最終的にはオン状態となり、入力光
によって光双安定スイッチをリセットすることは不可能
である。
【００２２】次に、入力光パワーが３０μＷ以上のとき
に、瞬間的に入力光が遮断されたとする。この場合に、
光双安定スイッチがオンとなるかオフとなるかは、第１
のフォトトランジスタの動作速度と第２のフォトトラン
ジスタの動作速度に依存する。入力光を遮断した時点で
第１のフォトトランジスタのベースには過剰多数キャリ
アが蓄積されており、この過剰多数キャリアが再結合に
よって消滅するまでの間に光双安定スイッチの印加電圧
が保持電圧以上になれば、光双安定スイッチはオン状態
となる。逆に、過剰多数キャリアが再結合によって消滅
した後に印加電圧が保持電圧以上になれば、光双安定ス
イッチはオフ状態となる。光双安定スイッチに対する印
加電圧の変化は、第２のフォトトランジスタを流れる電
流の時間的変化に対応している。入力光が遮断された時
点から、第２のフォトトランジスタを流れる電流は減少
していき最終的には０となるが、その時定数は第２のフ
ォトトランジスタの電流利得と第２のフォトトランジス
タのベース。コレクタ容量と負荷抵抗の積で与えられ
る。本実施例では、第１のフォトトランジスタのベース
における過剰多数キャリアの再結合時間τ1 は約１００
ｎｓであるのに対し、第２のフォトトランジスタの電流
利得と第２のフォトトランジスタのベース・コレクタ容
量と負荷抵抗の積で与えられる時定数τ2 は約４６０ｎ
ｓである。従って、３０μＷ以上の入力光が瞬間的に遮
断されると、光双安定スイッチはリセットされることに
なる。一方、入力光パワーの大きさが１０μＷと３０μ
Ｗの間であれば、瞬間的に入力光を遮断しても光双安定
スイッチはオン状態となる。
【００２３】この動的なセット、リセット動作を図３に
示す。図３は、２０μＷと４０μＷの入力光パルスを交
互に入力した場合の電流の時間的変化を示している。光
双安定スイッチがオフ状態では電流は０で、オン状態で
は一定値（約４００μＡ）をとるが、光パルスが入力さ
れている間は第２のフォトトランジスタにも電流が流れ
るためにこれ以上の電流が流れる。２０μＷの入力光に
よって光双安定スイッチはオン状態となり、４０μＷの
入力光によってオフ状態となっていることが分かる。言
い換えると、本実施例は１０μＷと３０μＷという２つ
の閾値パワーを有しており、その間の入力パワーではオ
ン、それ以下およびそれ以上の入力パワーではオフとい
う動作をする。従って、本光演算記憶装置によって排他
和演算を行うことが可能である。この場合には、１つ当
りのパワーが１５〜３０μＷの信号光Ａ、Ｂを独立に制
御して１つの光演算記憶装置に入力する。入力光が入射
される場合を"１"、入射されない場合を"０"とし、光双
安定スイッチがオン状態で発光素子が発光する場合を"
１"、オフ状態で発光しない場合を"０"とすれば、発光
による出力はＡとＢの排他和となる。さらに、本光演算
記憶装置を画素として２次元アレイ状に集積したＩＣに
よって、画像の中間調検出が可能になる。すなわち、階
調を有する画像信号をこのＩＣに入力すれば、両閾値パ
ワーの間にある領域のみ光演算記憶装置がオンされ、発
光素子が発光する。
【００２４】なお本実施例では、第２のフォトトランジ
スタの電流利得と第２のフォトトランジスタのベース・
コレクタ容量と負荷抵抗の積で与えられる時定数τ2 が
第１のフォトトランジスタのベースにおける過剰多数キ
ャリアの再結合時間τ1 よりも大きくなるようにするた
めに、第２のフォトトランジスタの面積を大きくし、負
荷抵抗を大きくしている。一方、ベースにおける過剰多
数キャリアの再結合時間を短くすることによってもτ1
＜τ2 という条件は達成される。このためにはベースに
おける多数キャリアの再結合速度を大きくする必要があ
るが、これはベースに重金属元素を添加して再結合中心
を生成する、ベース・エミッタ界面を格子不整合のある
ヘテロ接合として界面再結合速度を大きくする、ベース
側面にプラズマを照射して結晶欠陥を誘起し表面再結合
速度を大きくする等の方法で実現可能である。これらの
方法は、いずれも第１のフォトトランジスタの静特性、
特に低電流域での光利得を劣化させ、光双安定スイッチ
の消費電力および入力光パワーの増大を招くが、これは
消費電力とスイッチングスピードのトレードオフであ
り、応用に応じて最適化を図ればよい。
【００２５】図４は本発明の第２の実施例の光演算記憶
装置の回路図である。発光素子３１と第１のフォトトラ
ンジスタ３２が直列に接続された光双安定スイッチ３３
と第２のフォトトランジスタ３４が並列に接続され、こ
れと直列に負荷抵抗３５と負荷容量３６の並列回路が接
続されている。本実施例では、入力光遮断後の光双安定
スイッチに対する印加電圧の回復速度を負荷抵抗３５に
並列に接続された負荷容量３６によって遅らせている。
すなわち、負荷抵抗３５と負荷容量３６の積で与えられ
る時定数τ3 が、第１のフォトトランジスタのベースに
おける過剰多数キャリアの再結合時間τ1 よりも大きけ
れば、第１の実施例と同様に動的なリセット動作が可能
になる。例えば負荷抵抗を１ｋΩ、負荷容量を５００ｐ
Ｆとすればτ3 ＝５００ｎｓとなり、第１の実施例と同
じくτ1 ＝１００ｎｓであればτ 1 ＜τ3 という条件は
満足される。
【００２６】図５は本発明の第３の実施例の光演算記憶
装置の回路図である。発光素子３７と第１のフォトトラ
ンジスタ３８が直列に接続された光双安定スイッチ３９
と、第２のフォトトランジスタ４０が並列に接続され、
これと直列に負荷抵抗４１が接続されている。さらに、
第１のフォトトランジスタのベース・エミッタ間にバイ
パス抵抗４２が接続されており、これによってベースに
おける多数キャリアの再結合速度と無関係に過剰多数キ
ャリアを消滅させることができる。この場合の動的リセ
ットの条件は、第２のフォトトランジスタの電流利得と
第２のフォトトランジスタのベース・コレクタ容量と負
荷抵抗の積で与えられる時定数τ2 が第１のフォトトラ
ンジスタのベース容量とバイパス抵抗の積で与えられる
時定数τ 4 よりも大きいことである。例えば、第１のフ
ォトトランジスタのサイズが第１の実施例と同じである
とすれば、そのベース容量（ベース・エミッタ容量とベ
ース・コレクタ容量の和）は５．７ｐＦであり、バイパ
ス抵抗を１ｋΩとするとτ 4 ＝５．７ｎｓとなる。この
場合は、第１の実施例に比べてτ2 が小さくてもτ 2 ＜
τ4 とでき、例えば負荷抵抗の値を２００Ωとしてτ2
＝３０ｎｓとしても動的リセットが可能となる。
【００２７】なお、第２の実施例で示した負荷容量と第
３の実施例で示したバイパス抵抗を併用することも可能
であり、一般的には（τ1 -1＋τ4 ー1）-1 ＜ τ2 ＋τ
3 が動的リセットの条件となる。
【００２８】
【発明の効果】本発明によれば、同一波長でパワーのみ
異なる入力光パルスを同一位置に入射することで光双安
定スイッチがオン、オフされる光演算記憶装置を実現で
きる。本光演算記憶装置は負荷抵抗の値、バイアス電
圧、入力光パワーのいずれに対しても動作マージンが大
きく、２次元アレイ状に集積したＩＣとして動作させる
ことも容易である。さらに、本光演算記憶装置は光信号
で入出力する論理演算（例えば排他和演算）あるいは直
接画像処理（例えば中間調の検出）に応用可能である。
【図面の簡単な説明】
【図１】本発明の一実施例の光演算記憶装置の断面図
【図２】本発明の一実施例の光演算記憶装置の電圧−電
流特性図
【図３】本発明の一実施例の光演算記憶装置の動的動作
図
【図４】本発明の第２の実施例の光演算記憶装置の回路
図
【図５】本発明の第３の実施例の光演算記憶装置の回路
図
【図６】従来の光記憶装置の回路図
【図７】従来の光記憶装置の断面図
【符号の説明】
２４ 第２のフォトトランジスタ ２５ 第１のフォトトランジスタ ２６ 発光素子 ２９ 負荷抵抗 ３１ 発光素子 ３２ 第１のフォトトランジスタ ３３ 光双安定スイッチ ３４ 第２のフォトトランジスタ ３５ 負荷抵抗 ３６ 負荷容量 ３７ 発光素子 ３８ 第１のフォトトランジスタ ３９ 光双安定スイッチ ４０ 第２のフォトトランジスタ ４１ 負荷抵抗 ４２ バイパス抵抗

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】発光素子と前記発光素子からの発光を受光
    する第１のフォトトランジスタが直列に接続された光双
    安定スイッチと、前記光双安定スイッチに並列に接続さ
    れた第２のフォトトランジスタと、前記光双安定スイッ
    チに直列に接続された負荷抵抗とを含み、前記第２のフ
    ォトトランジスタの電流利得と前記第２のフォトトラン
    ジスタのベース・コレクタ容量と前記負荷抵抗の積で与
    えられる時定数が前記第１のフォトトランジスタのベー
    スにおける過剰多数キャリアの再結合時間よりも大きい
    ことを特徴とする光演算記憶装置。
  2. 【請求項２】第２のフォトトランジスタ、第１のフォト
    トランジスタおよび発光素子が半導体基板上に順次積層
    されてなることを特徴とする請求項１記載の光演算記憶
    装置。
  3. 【請求項３】第１のフォトトランジスタのベースが重金
    属元素の添加によって生成された再結合中心を含むこと
    を特徴とする請求項１記載の光演算記憶装置。
  4. 【請求項４】第１のフォトトランジスタのベース・エミ
    ッタ界面が格子不整合を有するヘテロ接合であることを
    特徴とする請求項１記載の光演算記憶装置。
  5. 【請求項５】第１のフォトトランジスタのベース側面が
    プラズマ照射により誘起された結晶欠陥を有することを
    特徴とする請求項２記載の光演算記憶装置。
  6. 【請求項６】発光素子と前記発光素子からの発光を受光
    する第１のフォトトランジスタが直列に接続された光双
    安定スイッチと、前記光双安定スイッチに並列に接続さ
    れた第２のフォトトランジスタと、前記光双安定スイッ
    チに直列に接続された負荷抵抗と、前記負荷抵抗に並列
    に接続された負荷容量とを含み、前記負荷抵抗と前記負
    荷容量の積で与えられる時定数が前記第１のフォトトラ
    ンジスタのベースにおける過剰多数キャリアの再結合時
    間よりも大きいことを特徴とする光演算記憶装置。
  7. 【請求項７】第２のフォトトランジスタ、第１のフォト
    トランジスタおよび発光素子が半導体基板上に順次積層
    されてなることを特徴とする請求項６記載の光演算記憶
    装置。
  8. 【請求項８】発光素子と前記発光素子からの発光を受光
    する第１のフォトトランジスタが直列に接続された光双
    安定スイッチと、前記光双安定スイッチに並列に接続さ
    れた第２のフォトトランジスタと、前記光双安定スイッ
    チに直列に接続された負荷抵抗と、前記第１のフォトト
    ランジスタのベース・エミッタ間に接続されたバイパス
    抵抗とを含み、前記第２のフォトトランジスタの電流利
    得と前記第２のフォトトランジスタのベース・コレクタ
    容量と前記負荷抵抗の積で与えられる第１の時定数が前
    記第１のフォトトランジスタのベース容量と前記バイパ
    ス抵抗の積で与えられる第２の時定数よりも大きいこと
    を特徴とする光演算記憶装置。
  9. 【請求項９】第２のフォトトランジスタ、第１のフォト
    トランジスタおよび発光素子が半導体基板上に順次積層
    されてなることを特徴とする請求項８記載の光演算記憶
    装置。
JP4006274A 1992-01-17 1992-01-17 光演算記憶装置 Expired - Lifetime JP2584167B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4006274A JP2584167B2 (ja) 1992-01-17 1992-01-17 光演算記憶装置
US08/100,076 US5315105A (en) 1992-01-17 1993-07-29 Optical operational memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4006274A JP2584167B2 (ja) 1992-01-17 1992-01-17 光演算記憶装置

Publications (2)

Publication Number Publication Date
JPH05197437A JPH05197437A (ja) 1993-08-06
JP2584167B2 true JP2584167B2 (ja) 1997-02-19

Family

ID=11633835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4006274A Expired - Lifetime JP2584167B2 (ja) 1992-01-17 1992-01-17 光演算記憶装置

Country Status (2)

Country Link
US (1) US5315105A (ja)
JP (1) JP2584167B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448393A (en) * 1993-12-09 1995-09-05 At&T Corp. Apparatus and method for referencing an optical receiver
US6567331B2 (en) * 2001-06-18 2003-05-20 Velor Incorporated Avalanche breakdown memory devices and method of using the same
US6873560B2 (en) * 2002-09-23 2005-03-29 Paul D. Pavlichek Optical memory device
US7768815B2 (en) * 2005-08-23 2010-08-03 International Business Machines Corporation Optoelectronic memory devices
US9590742B2 (en) * 2014-12-22 2017-03-07 Opel Solar, Inc. Thyristor-based optical XOR circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1188753A (en) * 1981-07-30 1985-06-11 R. Ian Macdonald Optoelectronic logic
JPS62130861A (ja) * 1985-12-02 1987-06-13 Seiko Instr & Electronics Ltd 感熱記録式印字装置
JPS6377168A (ja) * 1986-09-19 1988-04-07 Nec Corp 複合光双安定素子
US5095200A (en) * 1990-01-19 1992-03-10 Matsushita Electric Industrial Co., Ltd. Optoelectronic memory, logic, and interconnection device including an optical bistable circuit

Also Published As

Publication number Publication date
JPH05197437A (ja) 1993-08-06
US5315105A (en) 1994-05-24

Similar Documents

Publication Publication Date Title
US4782223A (en) Optically bistable photodiode device with voltage control circuitry to change photodiode light absorption
US4754132A (en) Symmetric optical device with quantum well absorption
US5451767A (en) Optical modulator gate array including multi-quantum well photodetector
JPH0728047B2 (ja) 光トランジスタ
US5677552A (en) Optical control circuit for an optical pnpn thyristor
JP2584167B2 (ja) 光演算記憶装置
US4999688A (en) Optical logic element with short switching time
US4789964A (en) Optoelectronic dynamic random access memory system
JPH0645633A (ja) 半導体光スイッチとその駆動方法
JP2564264Y2 (ja) 非線形双安定光デバイス
US5247193A (en) Semiconductor insulated gate device with four electrodes
US5541443A (en) Active optical logic device incorporating a surface-emitting laser
US5717627A (en) Optical memory device incorporating photodetector devices and light emitting devices
JP3071630B2 (ja) 半導体光機能素子
JP2503597B2 (ja) ｐｎｐｎ半導体素子の駆動方法及びスイッチング素子の駆動方法
JP2749744B2 (ja) 半導体光微分器
JPS62502218A (ja) 非線形・双安定光学装置
US4977433A (en) Optoelectronic semiconductor device
Matsuda et al. Dynamic set and reset operations with a single optical beam for an InGaAsP/InP optoelectronic latching device
JP3198169B2 (ja) 光不安定装置
JP3286034B2 (ja) 半導体受光素子
JP2687677B2 (ja) ｐｎｐｎ半導体素子の駆動方法
Matsuda et al. Photonic parallel memory
JP3523644B2 (ja) 発光素子アレイ
JPH04348085A (ja) 半導体光学素子