JP2503597B2 - ｐｎｐｎ半導体素子の駆動方法及びスイッチング素子の駆動方法 - Google Patents
ｐｎｐｎ半導体素子の駆動方法及びスイッチング素子の駆動方法Info
- Publication number
- JP2503597B2 JP2503597B2 JP18875688A JP18875688A JP2503597B2 JP 2503597 B2 JP2503597 B2 JP 2503597B2 JP 18875688 A JP18875688 A JP 18875688A JP 18875688 A JP18875688 A JP 18875688A JP 2503597 B2 JP2503597 B2 JP 2503597B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- pnpn
- switching
- impedance state
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/90—Methods
Landscapes
- Thyristors (AREA)
- Electronic Switches (AREA)
- Semiconductor Memories (AREA)
- Led Devices (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、光論理、光メモリ及び光計測等に必要な半
導体光スイッチング素子の駆動方法に関する。
導体光スイッチング素子の駆動方法に関する。
（従来の技術） 微少なトリガ光によって内部の状態が変化して、トリ
ガ光が消えた後でも光情報が維持されるような機能を備
えた半導体光スイッチング素子はこれからの並列情報処
理、光交換システムや光計測システムを構築する際に欠
かせない基本素子である。この様な素子として、ジャー
ナル・オブ・アプライド・フィジックス（Journal of A
pplied Physics）誌、第59巻、第596頁〜600頁、1986年
に記載されている半導体素子がある。この素子はpnpnサ
イリスタ構造となっている。アノード領域とカリード領
域はそれぞれｐ−AlGaAsとｎ−AlGaAsから成り、これら
が禁制帯幅の狭いｎ−GaAsで形成したｎ型ゲート層とｐ
−GaAsで形成したｐ型ゲート層を挟む構造となってい
る。このpnpn半導体素子がオンすると高インピーダンス
状態から低インピーダンス状態に移る。このときゲート
領域がアノード領域、カソード領域を形成している半導
体よりも禁制帯幅の狭い半導体で構成されているため
に、主としてｎ型ゲート層にキャリアが注入されてこの
部分に閉じ込められる。そのためこの素子では発光が生
じる。この素子は発光時の効率、発光感度を改善するた
めにｐゲート領域を高濃度、薄膜としているが基本的に
はpnpn半導体素子である。第４図はこの様なpnpn半導体
素子の電流−電圧特性を示したものである。高インピー
ダンス状態から低インピーダンス状態に移る電圧をスイ
ッチング電圧（以下Vsと略記する）と呼ぶ。このVsは光
の入射により低電圧側にシフトする。またこの変化は入
射光量の大きい程低電圧となる。第４図では光量２＞光
量１を例に記載してある。ここでVsよりも低い電圧第４
図ではVb（＜Vs）として示してある電圧を印加する。こ
の状態で光量１を入射してもpnpn半導体素子はオフ状態
のままであるが、光量２を入射することによりpnpn半導
体素子はオン状態となり発光する。トリガ光を消し去っ
た後でも光り続けるので光のメモリとして使うことがで
きる。また、ここでオン状態はホールディング電圧（以
下Vhと略記する）以下の電圧を印加することによりリセ
ットできる。この様な素子は上記の様にある光量以上の
光が入射されることによりオン状態となる。これから光
量を適当な値とすることによりANDやORが実現でき、こ
れらを組み合せることにより各種の演算が実行できる。
第５図にpnpn半導体素子を用いANDを形成した例を示
す。また第６図にはＡ＝1,B＝１のときのレーザ及びpnp
n半導体素子の駆動電圧を示す。第５図から、光源とし
てＡをレーザA1、ＢをレーザB2を用いたＡとＢのANDを
レーザA1の出力光を入力A4としてまたレーザB2の出力光
を入力B5としてpnpn素子３に入射することにより実行し
た。このときレーザA1には第６図（ａ）に示す電圧をレ
ーザB2には第６図（ｂ）に示す電圧を、pnpn半導体素子
３には第６図（ｃ）に示す電圧をそれぞれ印加した。こ
こで入力A4と入力B5は各々１つの光だけではpnpn半導体
素子３はオンすることができず、２つ同時に入射すると
きのみオンとなる光量になる様にレーザを駆動する光信
号用パルス7,8の電圧V1,V2を設定した。第６図（ａ），
（ｂ）に示す様に時間t1からt2の時間レーザA1とレーザ
Ｂに電圧が印加され入力A4と入力B5がpnpn半導体素子３
に入射される。第６図（ｃ）に示す様に、その時間t1か
らt2の時間pnpn半導体素子３に書き込みパルス９として
Vbなる電圧が印加される。VbはVsよりも低い電圧のため
にそれだけではpnpn半導体素子３はオン状態となること
はできないが入力A4と入力B5が同時に入射されるためpn
pn半導体素子３はオン状態となる。時間t2からt3まで保
持用パルス10電圧V3（＞Vh）を印加し、低消費電力で光
情報を保持する。その後時間t3からt4の間読み出しパル
ス11により電圧Vbを印加し、pnpn半導体素子３に電流を
流し、発光させる。このとき出力６が光として生じるた
め“1"となる。すなわち、Ａ＝1,B＝１のときに出力６
は“1"であることを示している。
ガ光が消えた後でも光情報が維持されるような機能を備
えた半導体光スイッチング素子はこれからの並列情報処
理、光交換システムや光計測システムを構築する際に欠
かせない基本素子である。この様な素子として、ジャー
ナル・オブ・アプライド・フィジックス（Journal of A
pplied Physics）誌、第59巻、第596頁〜600頁、1986年
に記載されている半導体素子がある。この素子はpnpnサ
イリスタ構造となっている。アノード領域とカリード領
域はそれぞれｐ−AlGaAsとｎ−AlGaAsから成り、これら
が禁制帯幅の狭いｎ−GaAsで形成したｎ型ゲート層とｐ
−GaAsで形成したｐ型ゲート層を挟む構造となってい
る。このpnpn半導体素子がオンすると高インピーダンス
状態から低インピーダンス状態に移る。このときゲート
領域がアノード領域、カソード領域を形成している半導
体よりも禁制帯幅の狭い半導体で構成されているため
に、主としてｎ型ゲート層にキャリアが注入されてこの
部分に閉じ込められる。そのためこの素子では発光が生
じる。この素子は発光時の効率、発光感度を改善するた
めにｐゲート領域を高濃度、薄膜としているが基本的に
はpnpn半導体素子である。第４図はこの様なpnpn半導体
素子の電流−電圧特性を示したものである。高インピー
ダンス状態から低インピーダンス状態に移る電圧をスイ
ッチング電圧（以下Vsと略記する）と呼ぶ。このVsは光
の入射により低電圧側にシフトする。またこの変化は入
射光量の大きい程低電圧となる。第４図では光量２＞光
量１を例に記載してある。ここでVsよりも低い電圧第４
図ではVb（＜Vs）として示してある電圧を印加する。こ
の状態で光量１を入射してもpnpn半導体素子はオフ状態
のままであるが、光量２を入射することによりpnpn半導
体素子はオン状態となり発光する。トリガ光を消し去っ
た後でも光り続けるので光のメモリとして使うことがで
きる。また、ここでオン状態はホールディング電圧（以
下Vhと略記する）以下の電圧を印加することによりリセ
ットできる。この様な素子は上記の様にある光量以上の
光が入射されることによりオン状態となる。これから光
量を適当な値とすることによりANDやORが実現でき、こ
れらを組み合せることにより各種の演算が実行できる。
第５図にpnpn半導体素子を用いANDを形成した例を示
す。また第６図にはＡ＝1,B＝１のときのレーザ及びpnp
n半導体素子の駆動電圧を示す。第５図から、光源とし
てＡをレーザA1、ＢをレーザB2を用いたＡとＢのANDを
レーザA1の出力光を入力A4としてまたレーザB2の出力光
を入力B5としてpnpn素子３に入射することにより実行し
た。このときレーザA1には第６図（ａ）に示す電圧をレ
ーザB2には第６図（ｂ）に示す電圧を、pnpn半導体素子
３には第６図（ｃ）に示す電圧をそれぞれ印加した。こ
こで入力A4と入力B5は各々１つの光だけではpnpn半導体
素子３はオンすることができず、２つ同時に入射すると
きのみオンとなる光量になる様にレーザを駆動する光信
号用パルス7,8の電圧V1,V2を設定した。第６図（ａ），
（ｂ）に示す様に時間t1からt2の時間レーザA1とレーザ
Ｂに電圧が印加され入力A4と入力B5がpnpn半導体素子３
に入射される。第６図（ｃ）に示す様に、その時間t1か
らt2の時間pnpn半導体素子３に書き込みパルス９として
Vbなる電圧が印加される。VbはVsよりも低い電圧のため
にそれだけではpnpn半導体素子３はオン状態となること
はできないが入力A4と入力B5が同時に入射されるためpn
pn半導体素子３はオン状態となる。時間t2からt3まで保
持用パルス10電圧V3（＞Vh）を印加し、低消費電力で光
情報を保持する。その後時間t3からt4の間読み出しパル
ス11により電圧Vbを印加し、pnpn半導体素子３に電流を
流し、発光させる。このとき出力６が光として生じるた
め“1"となる。すなわち、Ａ＝1,B＝１のときに出力６
は“1"であることを示している。
以上はA,B共に“1"の場合を説明した。Ａ＝1,B＝０の
場合には第６図（ｂ）に示した時間t1からt2の間レーザ
B2に電圧が印加されずpnpn半導体素子３には入力A4のみ
入射されることになる。上記に示した光量設定によりpn
pn半導体素子３はオフ状態であるため読み出しパルス11
で発光は生じず出力は“0"である。同様にＡ＝0,B＝１
更にＡ＝0,B＝０でもpnpn半導体素子３はオフ状態のま
まで読み出しパルス11で発光は生じず出力６は“0"であ
る。これは、ＡとＢのAND演算を行っていることにな
る。
場合には第６図（ｂ）に示した時間t1からt2の間レーザ
B2に電圧が印加されずpnpn半導体素子３には入力A4のみ
入射されることになる。上記に示した光量設定によりpn
pn半導体素子３はオフ状態であるため読み出しパルス11
で発光は生じず出力は“0"である。同様にＡ＝0,B＝１
更にＡ＝0,B＝０でもpnpn半導体素子３はオフ状態のま
まで読み出しパルス11で発光は生じず出力６は“0"であ
る。これは、ＡとＢのAND演算を行っていることにな
る。
更に時間t4からt5の間で負の電圧であるV5の電圧をリ
セット信号12として印加させ光により書き込まれた信号
を消去する。
セット信号12として印加させ光により書き込まれた信号
を消去する。
（発明が解決しようとする問題点） 上述した従来の駆動方法によれば、pnpn半導体素子を
光トリガにより高インピーダンス状態から低インピーダ
ンス状態とするためには書き込みパルス印加状態で１つ
の光源から１回の光出射を行うため１つのpnpn半導体素
子に信号の数だけ光源が必要となる。そのためにpnpn半
導体素子を面方向に集積化して光並列演算を行うために
は面積的に不利となるばかりか光学的なアライメントや
電源回路の数が多くなりそれらのタイミング合わせの上
でも複雑となる問題点があった。
光トリガにより高インピーダンス状態から低インピーダ
ンス状態とするためには書き込みパルス印加状態で１つ
の光源から１回の光出射を行うため１つのpnpn半導体素
子に信号の数だけ光源が必要となる。そのためにpnpn半
導体素子を面方向に集積化して光並列演算を行うために
は面積的に不利となるばかりか光学的なアライメントや
電源回路の数が多くなりそれらのタイミング合わせの上
でも複雑となる問題点があった。
（問題を解決するための手段） 本発明のpnpn半導体素子の駆動方法は、ｐ型半導体か
ら成るアノード領域とｎ型半導体から成るカソード領域
が、複数の半導体層からなるゲート層を挟んで成るpnpn
半導体素子の駆動方法に於いて、前記アノード、カソー
ド間にアノード側に正の電圧を印加した状態で、光励起
したキャリアの消滅する時間内に、一光源から前記pnpn
半導体素子に光信号を複数回照射し、かつ、全光源から
照射された前記光信号のエネルギーの和が前記pnpn半導
体素子のスイッチングに必要なエネルギーを上まわるよ
うにして、前記pnpn半導体素子を高インピーダンス状態
から低インピーダンス状態に切り換えることを特徴とす
る。
ら成るアノード領域とｎ型半導体から成るカソード領域
が、複数の半導体層からなるゲート層を挟んで成るpnpn
半導体素子の駆動方法に於いて、前記アノード、カソー
ド間にアノード側に正の電圧を印加した状態で、光励起
したキャリアの消滅する時間内に、一光源から前記pnpn
半導体素子に光信号を複数回照射し、かつ、全光源から
照射された前記光信号のエネルギーの和が前記pnpn半導
体素子のスイッチングに必要なエネルギーを上まわるよ
うにして、前記pnpn半導体素子を高インピーダンス状態
から低インピーダンス状態に切り換えることを特徴とす
る。
また、本発明のスイッチング素子の駆動方法は、光入
力により高インピーダンス状態から、低インピーダンス
状態にスイッチングを行うスイッチング素子に、スイッ
チング電圧に満たない電圧を印加した状態で、光励起し
たキャリアの消滅する時間内に、一光源から前記スイッ
チング素子に光信号を複数回照射し、かつ、全光源から
照射された前記光信号のエネルギーの和が前記スイッチ
ング素子のスイッチングに必要なエネルギーを上まわる
ようにして、前記スイッチング素子を高インピーダンス
状態から低インピーダンス状態に切り換えることを特徴
とする。
力により高インピーダンス状態から、低インピーダンス
状態にスイッチングを行うスイッチング素子に、スイッ
チング電圧に満たない電圧を印加した状態で、光励起し
たキャリアの消滅する時間内に、一光源から前記スイッ
チング素子に光信号を複数回照射し、かつ、全光源から
照射された前記光信号のエネルギーの和が前記スイッチ
ング素子のスイッチングに必要なエネルギーを上まわる
ようにして、前記スイッチング素子を高インピーダンス
状態から低インピーダンス状態に切り換えることを特徴
とする。
（作用） pnpn半導体素子は光励起したキャリアの消滅する時間
内であれば、入射する光の密度、回数にかかわらずスイ
ッチングに必要な光のエネルギーはほぼ一定である。こ
れを用いることにより入射に用いる光源の個数を減らし
１つの光源の出力を時間的に分けて入射することが可能
である。それに伴い光源の数を少なくすることができ集
積化の高密度化や光学アライメント、電源回路の簡略化
が可能となる。
内であれば、入射する光の密度、回数にかかわらずスイ
ッチングに必要な光のエネルギーはほぼ一定である。こ
れを用いることにより入射に用いる光源の個数を減らし
１つの光源の出力を時間的に分けて入射することが可能
である。それに伴い光源の数を少なくすることができ集
積化の高密度化や光学アライメント、電源回路の簡略化
が可能となる。
（実施例） 次に本発明の実施例について図面を参照して説明す
る。第１図はANDを実現するための構成図、第２図はＡ
＝1,B＝１のときのレーザ及びpnpn半導体素子の駆動電
圧を示す図である。第１図はpnpn素子21にレーザC20の
１個の光源から光情報を入射する構成となっている。
る。第１図はANDを実現するための構成図、第２図はＡ
＝1,B＝１のときのレーザ及びpnpn半導体素子の駆動電
圧を示す図である。第１図はpnpn素子21にレーザC20の
１個の光源から光情報を入射する構成となっている。
pnpn半導体素子21はVsの95％のバイアス条件でスイッ
チングに必要な光のエネルギーが3pJである素子を用い
た。レーザC20には第２図（ａ）に示す駆動電圧を印加
する。pnpn素子21に入射する入力22はレーザC20に時間t
10からt11の間（100nsec）に2pJのエネルギーを持った
光パルスを発生させるための光信号用パルス24と時間t
11からt12（100nsec）後時間t12からt13の間（100nse
c）に2pJのエネルギーを持った光パルスを発生させるた
めの光信号用パルス25を印加することで入射した。第２
図（ｂ）に示す様に、時間t10からt14(t13)の間（350ns
ec）Vbの電圧（0.95Vs）がpnpn素子21に印加される。光
信号用パルス24,25により発生した光パルスは2pJである
ために一方だけではpnpn半導体素子21をオンすることは
できないが２つ入射することにより全部の光エネルギー
が4pJとなり、スイッチングに必要な光のエネルギーの3
pJ以上となりpnpnは半導体素子21をオンすることができ
る。その後、従来例と同様に、保持用パルス27、読み出
しパルス28を印加することで出力23として“1"を出力す
る。その後リセットパルス29で光情報を消去する。
チングに必要な光のエネルギーが3pJである素子を用い
た。レーザC20には第２図（ａ）に示す駆動電圧を印加
する。pnpn素子21に入射する入力22はレーザC20に時間t
10からt11の間（100nsec）に2pJのエネルギーを持った
光パルスを発生させるための光信号用パルス24と時間t
11からt12（100nsec）後時間t12からt13の間（100nse
c）に2pJのエネルギーを持った光パルスを発生させるた
めの光信号用パルス25を印加することで入射した。第２
図（ｂ）に示す様に、時間t10からt14(t13)の間（350ns
ec）Vbの電圧（0.95Vs）がpnpn素子21に印加される。光
信号用パルス24,25により発生した光パルスは2pJである
ために一方だけではpnpn半導体素子21をオンすることは
できないが２つ入射することにより全部の光エネルギー
が4pJとなり、スイッチングに必要な光のエネルギーの3
pJ以上となりpnpnは半導体素子21をオンすることができ
る。その後、従来例と同様に、保持用パルス27、読み出
しパルス28を印加することで出力23として“1"を出力す
る。その後リセットパルス29で光情報を消去する。
光信号用パルス24をＡ信号、光信号用パルス25をＢ信
号とすると上記はＡ＝1,B＝１の例となる。同様に、Ａ
＝0,B＝１では光信号用パルス24は印加せず、光信号用
パルス25のみ印加することになる。この場合光信号用パ
ルス25のみではpnpn半導体素子21には2pJしか入射され
ずスイッチングに必要な光のエネルギー3pJ以下である
ためにpnpn半導体素子21をオンすることはできない。Ａ
＝1,B＝０も同様であり、光信号用パルス24のみ印加
し、光信号用パルス25は印加しない。この場合も光信号
用パルス24のみではpnpn半導体素子21には2pJしか入射
されずオンにしない。Ａ＝0,B＝０では光信号用パルス2
4,25共に印加しないため入射光がなくオンしない。以上
記載した様にＡ＝1,B＝１ときのみ出力“1"が読み出し
パルス28で出力されることになりANDが実行されたこと
になる。以上から従来の技術ではANDを実現するにはpnp
n半導体素子１個に対し、光の信号の数だけの光源が必
要であったため、各々の光源に対する光学的アライント
が必要であり、かつ、電源も各々必要であり、それらを
タイミングを合わせて駆動する必要があった。本発明の
実施例では同様なANDを実現するためにpnpn素子１個に
つき１つの光源で済むため、光学的アライメント、電源
が簡略できる。また構成部品も１つのpnpn半導体素子に
対し、１つの光源で済ますことができ集積化に有利とな
る。
号とすると上記はＡ＝1,B＝１の例となる。同様に、Ａ
＝0,B＝１では光信号用パルス24は印加せず、光信号用
パルス25のみ印加することになる。この場合光信号用パ
ルス25のみではpnpn半導体素子21には2pJしか入射され
ずスイッチングに必要な光のエネルギー3pJ以下である
ためにpnpn半導体素子21をオンすることはできない。Ａ
＝1,B＝０も同様であり、光信号用パルス24のみ印加
し、光信号用パルス25は印加しない。この場合も光信号
用パルス24のみではpnpn半導体素子21には2pJしか入射
されずオンにしない。Ａ＝0,B＝０では光信号用パルス2
4,25共に印加しないため入射光がなくオンしない。以上
記載した様にＡ＝1,B＝１ときのみ出力“1"が読み出し
パルス28で出力されることになりANDが実行されたこと
になる。以上から従来の技術ではANDを実現するにはpnp
n半導体素子１個に対し、光の信号の数だけの光源が必
要であったため、各々の光源に対する光学的アライント
が必要であり、かつ、電源も各々必要であり、それらを
タイミングを合わせて駆動する必要があった。本発明の
実施例では同様なANDを実現するためにpnpn素子１個に
つき１つの光源で済むため、光学的アライメント、電源
が簡略できる。また構成部品も１つのpnpn半導体素子に
対し、１つの光源で済ますことができ集積化に有利とな
る。
尚本発明ではANDを実行するために、第１図（ａ）に
示す様に、100nsec幅の光信号用パルス24,25を100nsec
の時間間隔をおき印加したが、この値に限定するもので
はない。第３図にこの説明のために第１図の本実施例に
用いたpnpn半導体素子21の入射する光のパルス幅Ｔとス
イッチングに必要な光エネルギーPsの関係を示す。図よ
り光パルス幅が600nsec以下では3pJとほぼ一定のPsを示
すのに対し、Ｔ＞600nsec以上では傾き１でパルス幅に
比例してPsも増加している。これは、600nsec以下の時
間であればその時間内に入射された光により励起された
キャリアは、ほとんど消滅することなくスイッチングに
寄与できる。しかし、600nsec以上の時間で入射された
光により励起されたキャリアはスイッチングに寄与せず
無駄になることを示している。すなわち、この素子にお
いては600nsec以内に入射された光は密度に関係なく、
また連続的に入射されることも必要ないことになる。こ
れから600nsec以内であれば時間的に分離した複数の光
信号であっても、入射された光のエネルギーの和がpnpn
半導体素子のスイッチングに必要な光エネルギーを上ま
われば高インピーダンス状態から低インピーダンス状態
へのスイッチングが可能である。尚本実施例ではANDを
例に説明を行ったが、ANDを含む光演算全てに応用でき
る。また本実施例では入力信号としてＡとＢの２個の場
合を例に説明を行ったが、光励起されたキャリアが消滅
する時間内に入射されるならば、その入力信号の数は限
定しない。
示す様に、100nsec幅の光信号用パルス24,25を100nsec
の時間間隔をおき印加したが、この値に限定するもので
はない。第３図にこの説明のために第１図の本実施例に
用いたpnpn半導体素子21の入射する光のパルス幅Ｔとス
イッチングに必要な光エネルギーPsの関係を示す。図よ
り光パルス幅が600nsec以下では3pJとほぼ一定のPsを示
すのに対し、Ｔ＞600nsec以上では傾き１でパルス幅に
比例してPsも増加している。これは、600nsec以下の時
間であればその時間内に入射された光により励起された
キャリアは、ほとんど消滅することなくスイッチングに
寄与できる。しかし、600nsec以上の時間で入射された
光により励起されたキャリアはスイッチングに寄与せず
無駄になることを示している。すなわち、この素子にお
いては600nsec以内に入射された光は密度に関係なく、
また連続的に入射されることも必要ないことになる。こ
れから600nsec以内であれば時間的に分離した複数の光
信号であっても、入射された光のエネルギーの和がpnpn
半導体素子のスイッチングに必要な光エネルギーを上ま
われば高インピーダンス状態から低インピーダンス状態
へのスイッチングが可能である。尚本実施例ではANDを
例に説明を行ったが、ANDを含む光演算全てに応用でき
る。また本実施例では入力信号としてＡとＢの２個の場
合を例に説明を行ったが、光励起されたキャリアが消滅
する時間内に入射されるならば、その入力信号の数は限
定しない。
以上本発明の説明を、低インピーダンス状態で素子自
体で発光を行うpnpn素子を例に行ったが、素子自体で発
光を行うことがなくても、光入力により高インピーダン
ス状態から、低インピーダンス状態にスイッチングを行
う素子であれば本発明は有効である。その場合、負荷抵
抗の代りに発光素子を接続することにより低インピーダ
ンス状態に流れる電流により出力光を取り出すことがで
きる。更に光出力を取り出す必要のない場合は低インピ
ーダンス状態に流れる電流を検知することにより高イン
ピーダンス状態から低インピーダンス状態にスイッチン
グが生じたことを確認できる。これは例えば１つ当りの
光エネルギーの分っているパルスの数のカウンターなど
に利用することができる。またDCあるいは周期的に発生
する光の光パワー、光エネルギーなどの測定にも本発明
は有効である。
体で発光を行うpnpn素子を例に行ったが、素子自体で発
光を行うことがなくても、光入力により高インピーダン
ス状態から、低インピーダンス状態にスイッチングを行
う素子であれば本発明は有効である。その場合、負荷抵
抗の代りに発光素子を接続することにより低インピーダ
ンス状態に流れる電流により出力光を取り出すことがで
きる。更に光出力を取り出す必要のない場合は低インピ
ーダンス状態に流れる電流を検知することにより高イン
ピーダンス状態から低インピーダンス状態にスイッチン
グが生じたことを確認できる。これは例えば１つ当りの
光エネルギーの分っているパルスの数のカウンターなど
に利用することができる。またDCあるいは周期的に発生
する光の光パワー、光エネルギーなどの測定にも本発明
は有効である。
（発明の効果） 以上説明を行った様に、pnpn半導体素子の光励起によ
り発生したキャリアが消滅する時間内に時間分割的に多
数の信号を入射することにより光源の数を減少させるこ
とができ、それに伴い、光源の集積密度を高め光学アラ
イメント電源等が簡略できる。更に、本発明を応用する
ことでパルスのカウンターなど光測定などにも利用する
ことができる。
り発生したキャリアが消滅する時間内に時間分割的に多
数の信号を入射することにより光源の数を減少させるこ
とができ、それに伴い、光源の集積密度を高め光学アラ
イメント電源等が簡略できる。更に、本発明を応用する
ことでパルスのカウンターなど光測定などにも利用する
ことができる。
第１図は本発明の一実施例の光論理演算の構成図、第２
図は第１図に用いた素子の駆動電圧を示す図、第３図は
本発明を説明するために用いた図であり、第１図の実施
例に用いたpnpn半導体素子の光パルス幅とスイッチング
に必要な光エネルギーの関係を示した図、第４図はpnpn
半導体素子の電流−電圧特性を示す図、第５図は従来知
られているpnpn半導体素子を用いた光論理演算の構成
図、第６図は第５図に用いた素子の駆動電圧を示す図。 １……レーザＡ、２……レーザＢ、20……レーザＣ、3,
21……pnpn半導体素子、４……入力Ａ、５……入力Ｂ、
6,23……出力、7,8,24,25……光信号用パルス、9,26…
…書き込みパルス、10,27……保持用パルス、11,28……
読み出しパルス、12,29……リセット信号。
図は第１図に用いた素子の駆動電圧を示す図、第３図は
本発明を説明するために用いた図であり、第１図の実施
例に用いたpnpn半導体素子の光パルス幅とスイッチング
に必要な光エネルギーの関係を示した図、第４図はpnpn
半導体素子の電流−電圧特性を示す図、第５図は従来知
られているpnpn半導体素子を用いた光論理演算の構成
図、第６図は第５図に用いた素子の駆動電圧を示す図。 １……レーザＡ、２……レーザＢ、20……レーザＣ、3,
21……pnpn半導体素子、４……入力Ａ、５……入力Ｂ、
6,23……出力、7,8,24,25……光信号用パルス、9,26…
…書き込みパルス、10,27……保持用パルス、11,28……
読み出しパルス、12,29……リセット信号。
Claims (2)
- 【請求項１】ｐ型半導体から成るアノード領域とｎ型半
導体から成るカソード領域が、複数の半導体層からなる
ゲート層を挟んで成るpnpn半導体素子の駆動方法に於い
て、前記アノード、カソード間にアノード側に正の電圧
を印加した状態で、光励起したキャリアの消滅する時間
内に、一光源から前記pnpn半導体素子に光信号を複数回
照射し、かつ、全光源から照射された前記光信号のエネ
ルギーの和が前記pnpn半導体素子のスイッチングに必要
なエネルギーを上まわるようにして、前記pnpn半導体素
子を高インピーダンス状態から低インピーダンス状態に
切り換えることを特徴とするpnpn半導体素子の駆動方
法。 - 【請求項２】光入力により高インピーダンス状態から、
低インピーダンス状態にスイッチングを行うスイッチン
グ素子に、スイッチング電圧に満たない電圧を印加した
状態で、光励起したキャリアの消滅する時間内に、一光
源から前記スイッチング素子に光信号を複数回照射し、
かつ、全光源から照射された前記光信号のエネルギーの
和が前記スイッチング素子のスイッチングに必要なエネ
ルギーを上まわるようにして、前記スイッチング素子を
高インピーダンス状態から低インピーダンス状態に切り
換えることを特徴とするスイッチング素子の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18875688A JP2503597B2 (ja) | 1988-07-27 | 1988-07-27 | ｐｎｐｎ半導体素子の駆動方法及びスイッチング素子の駆動方法 |
| US07/385,744 US4952028A (en) | 1988-07-27 | 1989-07-27 | Method for driving an optoelectronic switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18875688A JP2503597B2 (ja) | 1988-07-27 | 1988-07-27 | ｐｎｐｎ半導体素子の駆動方法及びスイッチング素子の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0237774A JPH0237774A (ja) | 1990-02-07 |
| JP2503597B2 true JP2503597B2 (ja) | 1996-06-05 |
Family
ID=16229221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18875688A Expired - Lifetime JP2503597B2 (ja) | 1988-07-27 | 1988-07-27 | ｐｎｐｎ半導体素子の駆動方法及びスイッチング素子の駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4952028A (ja) |
| JP (1) | JP2503597B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111034A (en) * | 1989-09-27 | 1992-05-05 | Omron Corporation | Apparatus utilizing light emitting semiconductor device |
| EP0454168B1 (en) * | 1990-04-27 | 1998-11-18 | Nec Corporation | Driving method and apparatus of a PNPN semiconductor device |
| US5291041A (en) * | 1993-03-01 | 1994-03-01 | The United States Of America As Represented By The Secretary Of The Army | AlGaAs/GaAs thyristor |
| US6700140B2 (en) * | 2001-02-16 | 2004-03-02 | Teraburst Networks, Inc. | Thyristor switch for microwave signals |
| JP6798827B2 (ja) * | 2016-08-31 | 2020-12-09 | 株式会社キッツ | バルブの塗装方法及びその塗装装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461297A (en) * | 1963-05-10 | 1969-08-12 | Atomic Energy Authority Uk | Opto-electronic logic element |
| US4650285A (en) * | 1984-04-20 | 1987-03-17 | Motorola, Inc. | Hot alignment assembly method for optoelectronic packages |
| JPS61281551A (ja) * | 1985-06-06 | 1986-12-11 | Fuji Electric Co Ltd | 光サイリスタ装置 |
-
1988
- 1988-07-27 JP JP18875688A patent/JP2503597B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-27 US US07/385,744 patent/US4952028A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0237774A (ja) | 1990-02-07 |
| US4952028A (en) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864168A (en) | Process for controlling an optical pnpn thyristor to be driven | |
| EP0410695B1 (en) | Light-emitting device | |
| US4910571A (en) | Optical semiconductor device | |
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JPH0728047B2 (ja) | 光トランジスタ | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP2503597B2 (ja) | ｐｎｐｎ半導体素子の駆動方法及びスイッチング素子の駆動方法 | |
| US5028969A (en) | Semiconductor device for a space modulation matrix and method for driving a space modulation matrix | |
| US4316156A (en) | Optical repeater integrated lasers | |
| US4789964A (en) | Optoelectronic dynamic random access memory system | |
| US5267255A (en) | Array and method of operating a modulated solid state laser array with reduced thermal crosstalk | |
| JP2584167B2 (ja) | 光演算記憶装置 | |
| US4555785A (en) | Optical repeater integrated lasers | |
| US3576586A (en) | Variable area injection luminescent device | |
| JP2687673B2 (ja) | ｐｎｐｎ半導体素子の駆動方法 | |
| US5065044A (en) | Method for driving a pnpn semiconductor device | |
| JP2687677B2 (ja) | ｐｎｐｎ半導体素子の駆動方法 | |
| CA2001332C (en) | Method for driving a pnpn semiconductor device | |
| JP2888910B2 (ja) | 光信号の読み取り方法及びこれに使用するスイッチ素子アレイ | |
| JPH03108815A (ja) | ゲート付ｐｎｐｎ半導体素子の駆動回路及び駆動方法 | |
| JPH0561811B2 (ja) | ||
| JPS63111688A (ja) | 多点発光型レ−ザ・ダイオ−ド・アレイ | |
| JPH0982900A (ja) | 光半導体記憶装置、その情報書き込み方法及び情報読み出し方法、並びに光半導体論理回路装置 | |
| JP2756020B2 (ja) | 光出力パターンメモリ |