JP2583350B2 - 出力自動制御機能を有するパワーアンプの立上り特性改善回路 - Google Patents
出力自動制御機能を有するパワーアンプの立上り特性改善回路Info
- Publication number
- JP2583350B2 JP2583350B2 JP2264242A JP26424290A JP2583350B2 JP 2583350 B2 JP2583350 B2 JP 2583350B2 JP 2264242 A JP2264242 A JP 2264242A JP 26424290 A JP26424290 A JP 26424290A JP 2583350 B2 JP2583350 B2 JP 2583350B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- output
- power
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第３図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第１図、第２図） 発明の効果 〔概要〕 移動無線等に使用する、出力自動制御機能を有するパ
ワーアンプの立上り特性改善路に関し、 送信出力制御時の送信出力立上り時間の改善のため、
APC回路の差動増幅回路の位相補償用コンデンサの静電
容量を立上り時のみ小さくする手段を追加して、送信立
上げ時にAPC回路の出力電圧が急速に立上がるようにし
たことを目的とし、 送信出力電力を検出する送信出力検出回路と、その検
出出力と基準電圧とを比較して差分を出力する差動増幅
回路と、送信出力検出回路へのオフセット電圧を送信出
力制御信号により可変するオフセット電圧出力手段を具
備する出力自動制御機能を有するパワーアンプにおい
て、位相補償回路に設けられたコンデンサに直列接続さ
れた第２のコンデンサと、この第２のコンデンサに並列
に接続したスイッチング手段を設け、送信出力をパワー
ダウン・モードで立上げる時に位相補償回路のコンデン
サに第２のコンデンサを直列接続したものである。
ワーアンプの立上り特性改善路に関し、 送信出力制御時の送信出力立上り時間の改善のため、
APC回路の差動増幅回路の位相補償用コンデンサの静電
容量を立上り時のみ小さくする手段を追加して、送信立
上げ時にAPC回路の出力電圧が急速に立上がるようにし
たことを目的とし、 送信出力電力を検出する送信出力検出回路と、その検
出出力と基準電圧とを比較して差分を出力する差動増幅
回路と、送信出力検出回路へのオフセット電圧を送信出
力制御信号により可変するオフセット電圧出力手段を具
備する出力自動制御機能を有するパワーアンプにおい
て、位相補償回路に設けられたコンデンサに直列接続さ
れた第２のコンデンサと、この第２のコンデンサに並列
に接続したスイッチング手段を設け、送信出力をパワー
ダウン・モードで立上げる時に位相補償回路のコンデン
サに第２のコンデンサを直列接続したものである。
本発明は自動者電話や携帯電話等の移動通信端末に好
適な、送信出力自動制御機能（APC）を有するパワーア
ンプの立上り特性改善回路に関する。
適な、送信出力自動制御機能（APC）を有するパワーア
ンプの立上り特性改善回路に関する。
自動車電話や携帯電話等の移動通信分野では、無線ゾ
ーンの小ゾーン化が行われている。そのため電波の干渉
が起り易く、確証が起った場合、移動局側の送信出力レ
ベルをパワーダウンすることによりゾーン内及びゾーン
外の電波の干渉を防止している。
ーンの小ゾーン化が行われている。そのため電波の干渉
が起り易く、確証が起った場合、移動局側の送信出力レ
ベルをパワーダウンすることによりゾーン内及びゾーン
外の電波の干渉を防止している。
従来のAPC回路を第３図により説明する。
１はパワーアンプ、２はアイソレータ、３は送信アン
テナ、４はトランジスタ、５は差動増幅回路、６はマル
チプレクサである。
テナ、４はトランジスタ、５は差動増幅回路、６はマル
チプレクサである。
パワーアンプ１は送信信号を電力増幅して、アイソレ
ータ２を経由して送信アンテナ３より無線出力するもの
である。この出力はトランジスタ４のコレクタ電流によ
り自動的に制御される。
ータ２を経由して送信アンテナ３より無線出力するもの
である。この出力はトランジスタ４のコレクタ電流によ
り自動的に制御される。
トランジスタ４のベースには、差動増幅回路５の出力
電圧が印加されているので、パワーアンプ１の出力は、
この差動増幅回路５の出力電圧により制御されることに
なる。
電圧が印加されているので、パワーアンプ１の出力は、
この差動増幅回路５の出力電圧により制御されることに
なる。
差動増幅回路５の一方の入力単部には基準信号Vrefが
入力され、他方の入力端部にはダイオードＤの出力VDC
とマルチプレクサ６から出力されるオフセット電圧Voff
の和の（VDC＋Voff）に比例した電圧が印加される。
入力され、他方の入力端部にはダイオードＤの出力VDC
とマルチプレクサ６から出力されるオフセット電圧Voff
の和の（VDC＋Voff）に比例した電圧が印加される。
パワーアンプ１の交流出力信号の一部は、コンデンサ
C2を経由してダイオードＤにより整流され、コンデンサ
C3を充電する。コンデンサC3には、マルチプレクサ６か
ら出力さる直流のオフセット電圧Voff抵抗r11及びr12を
経由して印加されているので、差動増幅回路５には、前
記の如く、ダイオードＤの出力VDCオフセット電圧Voff
の和に比例した電圧が印加される。
C2を経由してダイオードＤにより整流され、コンデンサ
C3を充電する。コンデンサC3には、マルチプレクサ６か
ら出力さる直流のオフセット電圧Voff抵抗r11及びr12を
経由して印加されているので、差動増幅回路５には、前
記の如く、ダイオードＤの出力VDCオフセット電圧Voff
の和に比例した電圧が印加される。
マルチプレクサ６には、電圧VCCと直列接続された抵
抗r0、r1…r7の端子電圧が入力され、送信出力制御信号
として端子に印加される３ビットのAPC設定データd0〜d
2により接地端子のOVから抵抗r7の端子のほぼVCCまでの
８段階のオフセット電圧が出力される。そしてオフセッ
ト電圧Voff最小のときパワーアンプ１の出力は最大とな
り、オフセット電圧Voffが最大の時パワーアンプ１の出
力は最小となるように制御される。マルチプレクサ６
は、基地局からの制御信号に基づきAPC設定データd0〜d
2が入力され、オフセット電圧Voffが選択出力される。
抗r0、r1…r7の端子電圧が入力され、送信出力制御信号
として端子に印加される３ビットのAPC設定データd0〜d
2により接地端子のOVから抵抗r7の端子のほぼVCCまでの
８段階のオフセット電圧が出力される。そしてオフセッ
ト電圧Voff最小のときパワーアンプ１の出力は最大とな
り、オフセット電圧Voffが最大の時パワーアンプ１の出
力は最小となるように制御される。マルチプレクサ６
は、基地局からの制御信号に基づきAPC設定データd0〜d
2が入力され、オフセット電圧Voffが選択出力される。
ところで差動増幅回路５は、基準信号Vrefと、コンテ
ンサC3の端子電圧の差に応じた電圧が出力され、トラン
ジスタ４のベース電圧を制御し、これにもとづくコレク
タ電流によりパワーアンプ１の出力が一定になるように
制御されるので、前記Voffの大きさに応じた一定出力が
得られることになる。
ンサC3の端子電圧の差に応じた電圧が出力され、トラン
ジスタ４のベース電圧を制御し、これにもとづくコレク
タ電流によりパワーアンプ１の出力が一定になるように
制御されるので、前記Voffの大きさに応じた一定出力が
得られることになる。
なお、差動増幅回路５に印加されるパワーセーブ信号
PSをオフにすることにより、これをオフにして、移動局
が使用状態でないときパワーアンプ１はパワーダウンし
てオフ状態になるように、非動作状態に制御するもので
ある。
PSをオフにすることにより、これをオフにして、移動局
が使用状態でないときパワーアンプ１はパワーダウンし
てオフ状態になるように、非動作状態に制御するもので
ある。
また抵抗r10とコンデンサC1により位相補償回路PHが
構成され、発振防止機能を持つものである。
構成され、発振防止機能を持つものである。
ところで、第３図に示す如き従来のAPC回路では、送
信オフ時つまりパワーセーブ信号PSにより差動増幅回路
５を非動作状態にするとき、マルチプレクサ６と直列抵
抗r0〜r7を有するAPCオフセット電圧発生回路10から出
力されるAPC用のオフセット電圧Voff抵抗r11、r13を経
由して差動増幅回路５に印加され、位相補償回路PHのコ
ンデンサC1にこのオフセット電圧Voffが印加される。
信オフ時つまりパワーセーブ信号PSにより差動増幅回路
５を非動作状態にするとき、マルチプレクサ６と直列抵
抗r0〜r7を有するAPCオフセット電圧発生回路10から出
力されるAPC用のオフセット電圧Voff抵抗r11、r13を経
由して差動増幅回路５に印加され、位相補償回路PHのコ
ンデンサC1にこのオフセット電圧Voffが印加される。
パワーアンプ１の送信出力がパワーダウン・モードか
ら立上がる場合、パワーダウン時のパワーアンプ１のAP
C電圧（Vapc）がAPC用のオフセット電圧Voffより低くな
る場合がある。この場合、差動増幅回路５の比較電流が
基準側の電圧（Vref）に落ちつくまでに、位相補償回路
PH内のコンデンサC1の電荷を放電する必要がある。しか
し、このための放電経路としては、送信出力検出回路DT
の抵抗r11とAPCオフセット電圧発生回路10の抵抗を通す
経路がある。一方、低消費電流化を考慮したとき、抵抗
はできるだけ大きくしたいので放電時定数が大きくな
る。このため送信開始から差動増幅回路５が動作をはじ
めるまでの時間が大となり、送信立上り時間が遅くなる
という問題がある。
ら立上がる場合、パワーダウン時のパワーアンプ１のAP
C電圧（Vapc）がAPC用のオフセット電圧Voffより低くな
る場合がある。この場合、差動増幅回路５の比較電流が
基準側の電圧（Vref）に落ちつくまでに、位相補償回路
PH内のコンデンサC1の電荷を放電する必要がある。しか
し、このための放電経路としては、送信出力検出回路DT
の抵抗r11とAPCオフセット電圧発生回路10の抵抗を通す
経路がある。一方、低消費電流化を考慮したとき、抵抗
はできるだけ大きくしたいので放電時定数が大きくな
る。このため送信開始から差動増幅回路５が動作をはじ
めるまでの時間が大となり、送信立上り時間が遅くなる
という問題がある。
したがって本発明の目的は、これを改善して、送信立
ち上げ時にAPC回路の出力電圧を急速に立上がるように
したAPC回路を提供することである。
ち上げ時にAPC回路の出力電圧を急速に立上がるように
したAPC回路を提供することである。
前記目的を達成するため、本発明では、第１図に示す
如く、位相補償回路PHのコンデンサC1に、これに比較し
小容量のコンデンサC4を直列接続するとともに、コンデ
ンサC2にスイッチ回路SWを並列接続したものである。
如く、位相補償回路PHのコンデンサC1に、これに比較し
小容量のコンデンサC4を直列接続するとともに、コンデ
ンサC2にスイッチ回路SWを並列接続したものである。
通常はスイッチ回路SWをオンにして、コンデンサC4を
短絡しておく。そしてパワーセーブ・モードから立上げ
るとき、スイッチ回路SWに制御信号CNTを端時間印加し
てこれをオフにし、コンデンサC1とC4を直列接続する。
短絡しておく。そしてパワーセーブ・モードから立上げ
るとき、スイッチ回路SWに制御信号CNTを端時間印加し
てこれをオフにし、コンデンサC1とC4を直列接続する。
これにより放電時定数を小さくすることができるの
で、すみやかに基準電圧Vrefまで差動増幅回路５の入力
電圧が落ち付き、APCループが形成され、APC動作におけ
る立上り特性が改善される。
で、すみやかに基準電圧Vrefまで差動増幅回路５の入力
電圧が落ち付き、APCループが形成され、APC動作におけ
る立上り特性が改善される。
本発明の一実施例を第１図及び第２図により説明す
る。
る。
第１図において、第３図と同記号部分は同一部分を示
す。従ってその動作については、位相補償回路PH関係を
除いては同一であるので、説明簡略化のため省略する。
す。従ってその動作については、位相補償回路PH関係を
除いては同一であるので、説明簡略化のため省略する。
位相保所回路PHのコンデンサC1には、コンデンサC4が
接続され、またコンデンサC4にはスイッチング回路SWが
並列接続されている。そしてコンデンサC4の容量はコン
デンサC1より小さく、実際にはC1≫C4の状態であり、コ
ンデンサC4の静電容量はコンデンサC1より相当小さな値
である。これにより、コンデンサC1とC4が直列接続され
るとき、その合成の静電容量を非常に小さくすることが
でき、放電時定数を非常に短かくすることができる。
接続され、またコンデンサC4にはスイッチング回路SWが
並列接続されている。そしてコンデンサC4の容量はコン
デンサC1より小さく、実際にはC1≫C4の状態であり、コ
ンデンサC4の静電容量はコンデンサC1より相当小さな値
である。これにより、コンデンサC1とC4が直列接続され
るとき、その合成の静電容量を非常に小さくすることが
でき、放電時定数を非常に短かくすることができる。
スイッチング回路SWは通常はオンとなり、従って、コ
ンデンサC4は短絡されているので、位相補償回路PHは、
第３図に示す従来のものと同様に位相補償動作してお
り、差動増幅回路５の位相補償を行い、差動増幅回路５
の発振防止の役目をするものである。
ンデンサC4は短絡されているので、位相補償回路PHは、
第３図に示す従来のものと同様に位相補償動作してお
り、差動増幅回路５の位相補償を行い、差動増幅回路５
の発振防止の役目をするものである。
パワーアンプ１の送信パワーは、第３図についての説
明から明らかなように、APCオフセット電圧発生回路10
から出力されるAPC用のオフセット電圧Voffと、差動増
幅回路５に外部から入力される基準電圧Vrefの差により
決定される。
明から明らかなように、APCオフセット電圧発生回路10
から出力されるAPC用のオフセット電圧Voffと、差動増
幅回路５に外部から入力される基準電圧Vrefの差により
決定される。
即ち、差動増幅回路５は、外部入力である基準電圧V
ref、送信出力検出回路DTの出力電圧（VDC＋Voff）との
差分を増幅して、APC電圧発生用のトランジスタ４のベ
ース電流を制御し、パワーアンプ１のAPC電圧を変化さ
せ、その送信出力パワーをオフセット電圧Voffに応じた
一定値に保つよう動作する。
ref、送信出力検出回路DTの出力電圧（VDC＋Voff）との
差分を増幅して、APC電圧発生用のトランジスタ４のベ
ース電流を制御し、パワーアンプ１のAPC電圧を変化さ
せ、その送信出力パワーをオフセット電圧Voffに応じた
一定値に保つよう動作する。
いま、パワーアンプ１がパワーダウン・モードから立
上るとき、スイッチング回路SWに制御電圧CNTを端時間
印加してこれを短時間だけオフにするので、コンデンサ
C1とC4は直列状態になる。これによりその直列回路の時
定数が短くなり、パワーアンプ１のVapcがAPC用のオフ
セット電圧Voffより低くなった場合でもAPC動作の立上
り時間を短くすることができる。すなわち、第２図の特
性曲線P1に示す如く、本発明によれば、従来の特性曲線
P2に比較して、その立上り特性を大幅に改善することが
できる。
上るとき、スイッチング回路SWに制御電圧CNTを端時間
印加してこれを短時間だけオフにするので、コンデンサ
C1とC4は直列状態になる。これによりその直列回路の時
定数が短くなり、パワーアンプ１のVapcがAPC用のオフ
セット電圧Voffより低くなった場合でもAPC動作の立上
り時間を短くすることができる。すなわち、第２図の特
性曲線P1に示す如く、本発明によれば、従来の特性曲線
P2に比較して、その立上り特性を大幅に改善することが
できる。
本発明によれば位相補償用コンデンサ回路の放電時定
数を短くできるので、通常の位相補償動作に悪影響を与
えることなく、パワーダウン・モードから立上るときの
送信出力制御時の送信出力の立上がりの特性を大幅に改
善することができる。
数を短くできるので、通常の位相補償動作に悪影響を与
えることなく、パワーダウン・モードから立上るときの
送信出力制御時の送信出力の立上がりの特性を大幅に改
善することができる。
勿論、APC回路の位相補償回路のコンデンサを自由に
選ぶこともできるので、APCループの発振防止という効
果も得られる。
選ぶこともできるので、APCループの発振防止という効
果も得られる。
本発明により無線チャネルを占有する時間を短くで
き、システムの容量拡大をはかることができる。
き、システムの容量拡大をはかることができる。
第１図は本発明の原理説明及び一実施例構成図、 第２図は本発明の動作説明図、 第３図は従来例を示す。 １……パワーアンプ ２……アイソレータ ３……送信アンテナ ４……トランジスタ ５……差動増幅回路 ６……マルチプレクサ
Claims (2)
- 【請求項１】送信出力電力を検出する送信出力検出回路
（DT）と、その検出出力と基準電圧とを比較して差分を
出力する差動増幅回路と、差動増幅回路に接続され、差
動増幅回路の位相を調整する位相補償回路（PH）と、送
信出力検出回路（DT）へのオフセット電圧を送信出力制
御信号により可変するオフセット電圧出力手段を具備す
る出力制御機能を有するパワーアンプにおいて、 位相補償回路（PH）に設けられたコンデンサ（C1）に直
列接続された第２のコンデンサ（C4）と、 この第２のコンデンサ（C4）に並列に接続したスイッチ
ング手段（SW）を設け、 送信出力をパワーダウン・モードで立上げる時に位相補
償回路のコンデンサ（C1）に第２のコンデンサ（C4）を
直列接続したことを特徴とする出力自動制御機能を有す
るパワーアンプの立上り特性改善回路。 - 【請求項２】前記第２のコンデンサ（C4）の静電容量を
コンデンサ（C1）の静電容量よりも小さいものとしたこ
とを特徴とする請求項１記載の出力自動制御機能を有す
るパワーアンプの立上り特性改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264242A JP2583350B2 (ja) | 1990-10-02 | 1990-10-02 | 出力自動制御機能を有するパワーアンプの立上り特性改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264242A JP2583350B2 (ja) | 1990-10-02 | 1990-10-02 | 出力自動制御機能を有するパワーアンプの立上り特性改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04142103A JPH04142103A (ja) | 1992-05-15 |
| JP2583350B2 true JP2583350B2 (ja) | 1997-02-19 |
Family
ID=17400463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264242A Expired - Fee Related JP2583350B2 (ja) | 1990-10-02 | 1990-10-02 | 出力自動制御機能を有するパワーアンプの立上り特性改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583350B2 (ja) |
-
1990
- 1990-10-02 JP JP2264242A patent/JP2583350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04142103A (ja) | 1992-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5673001A (en) | Method and apparatus for amplifying a signal | |
| US5589796A (en) | Method and apparatus for increasing amplifier efficiency | |
| AU681642B2 (en) | Power amplifier bias control circuit and method | |
| US6903608B2 (en) | Power level controlling of first amplification stage for an integrated RF power amplifier | |
| US6897730B2 (en) | Method and apparatus for controlling the output power of a power amplifier | |
| US5471665A (en) | Differential DC offset compensation circuit | |
| US5196806A (en) | Output level control circuit for use in rf power amplifier | |
| JPH0644716B2 (ja) | 無線通信装置 | |
| JP2002232246A (ja) | 振幅変調用の電力コントローラ | |
| US5977833A (en) | Power supply circuit for a power amplifier of a mobile radio communication terminal | |
| US6002922A (en) | Method and apparatus for detecting communication signals | |
| JPH10232721A (ja) | 直流安定化電源の出力制御装置、および、直流安定化電源 | |
| JP2583350B2 (ja) | 出力自動制御機能を有するパワーアンプの立上り特性改善回路 | |
| US5517684A (en) | Radio communication system having current control circuit | |
| US5994964A (en) | Gain-control-type transistor power amplifier | |
| US6998918B2 (en) | Automatic current reduction biasing technique for RF amplifier | |
| JPH11511617A (ja) | 差動増幅器に基づいた高応答自動出力電力制御装置 | |
| US20020140511A1 (en) | Current sense automatic level control system with pre-bias | |
| JP3351067B2 (ja) | 検波回路 | |
| JP2552031B2 (ja) | 送信出力自動制御機能を有するフルパワー調整回路 | |
| KR100455176B1 (ko) | 휴대폰의 출력 안정화 회로 | |
| JP2560960B2 (ja) | 受信ブースタ | |
| EP1160995B1 (en) | Mobile terminal for a wireless telecommunication system | |
| JP2002280853A (ja) | 高周波用パワーアンプのａｐｃ回路 | |
| JPH10145151A (ja) | 送信出力安定化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |