JP2560960B2 - 受信ブースタ - Google Patents
受信ブースタInfo
- Publication number
- JP2560960B2 JP2560960B2 JP5004467A JP446793A JP2560960B2 JP 2560960 B2 JP2560960 B2 JP 2560960B2 JP 5004467 A JP5004467 A JP 5004467A JP 446793 A JP446793 A JP 446793A JP 2560960 B2 JP2560960 B2 JP 2560960B2
- Authority
- JP
- Japan
- Prior art keywords
- reception
- signal
- circuit
- transmission
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Transceivers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は無線通信装置用の受信ブ
ースタに関し、特に送信信号と受信信号とを時分割で切
替えて送受信する無線装置（トランシーバ）用の受信ブ
ースタに関する。
ースタに関し、特に送信信号と受信信号とを時分割で切
替えて送受信する無線装置（トランシーバ）用の受信ブ
ースタに関する。
【０００２】
【従来の技術】従来のこの種の受信ブースタについて、
図３に示すアマチュア無線等によく使用されるトランシ
ーバ回路の回路図を参照して説明する。
図３に示すアマチュア無線等によく使用されるトランシ
ーバ回路の回路図を参照して説明する。
【０００３】このトランシーバ回路は、鉄塔上に設置さ
れるアンテナ１と、このアンテナ１に短い同軸ケーブル
２を介して接続されるアンテナ直下型の受信ブースタ３
Ａと、この受信ブースタ３Ａにかなり長い同軸ケーブル
４を介して接続され建屋内に設置されたトランシーバ５
とを含んでいる。受信ブースタ３Ａは、アンテナ１から
同軸ケーブル２を介してアンテナ端子３４に受けた微弱
な強度の受信信号Ｓ１を低雑音増幅し、この増幅信号Ｓ
３をトランシーバ端子３５から同軸ケーブル４を介して
トランシーバ５の高周波端子５１に送る。受信ブースタ
３Ａは、また、トランシーバ５の高周波端子５１からト
ランシーバ端子３５に受けた大振幅の送信信号Ｓ２をそ
のままアンテナ端子３４に出力し、この送信信号Ｓ２を
アンテナ１に放射させる。トランシーバ５は、単信型の
通信装置であり、送信信号Ｓ２と増幅信号Ｓ３とを時分
割で送受信する。これら信号Ｓ２とＳ３の切替を知らせ
る送受切替信号Ｓ４は、トランシーバ５の送受切替信号
端子５３から受信ブースタ３の送受切替信号端子３７に
供給される。また、トラシーバ５の電源端子５２が＋１
２Ｖ電源を受信ブースタ３Ａの電源端子３６に供給して
いる。
れるアンテナ１と、このアンテナ１に短い同軸ケーブル
２を介して接続されるアンテナ直下型の受信ブースタ３
Ａと、この受信ブースタ３Ａにかなり長い同軸ケーブル
４を介して接続され建屋内に設置されたトランシーバ５
とを含んでいる。受信ブースタ３Ａは、アンテナ１から
同軸ケーブル２を介してアンテナ端子３４に受けた微弱
な強度の受信信号Ｓ１を低雑音増幅し、この増幅信号Ｓ
３をトランシーバ端子３５から同軸ケーブル４を介して
トランシーバ５の高周波端子５１に送る。受信ブースタ
３Ａは、また、トランシーバ５の高周波端子５１からト
ランシーバ端子３５に受けた大振幅の送信信号Ｓ２をそ
のままアンテナ端子３４に出力し、この送信信号Ｓ２を
アンテナ１に放射させる。トランシーバ５は、単信型の
通信装置であり、送信信号Ｓ２と増幅信号Ｓ３とを時分
割で送受信する。これら信号Ｓ２とＳ３の切替を知らせ
る送受切替信号Ｓ４は、トランシーバ５の送受切替信号
端子５３から受信ブースタ３の送受切替信号端子３７に
供給される。また、トラシーバ５の電源端子５２が＋１
２Ｖ電源を受信ブースタ３Ａの電源端子３６に供給して
いる。
【０００４】受信ブースタ３Ａは、送信信号Ｓ２の伝送
路である送信部３１と、受信信号Ｓ１を増幅して増幅信
号Ｓ３を生じる受信部３２Ａと、送受切替信号Ｓ４に応
答して送信部３１と受信部３２Ａの活性状態を一方から
他方に切替える切替制御部３３Ａとを含む。上記トラン
シーバ回路の送信時には、切替制御部３３Ａの切替回路
３３１がリレーＲＬ１，ＲＬ２およびＲＬ５の接点をＯ
ＦＦ端子に切替えることにより送信部３１を活性化し、
送信信号Ｓ２がトランシーバ端子３５からアンテナ端子
３４に伝送される。一方、トランシーバ回路の受信時に
は、リレーＲＬ１，ＲＬ２およびＲＬ５の接点をＯＮ端
子に切替えることにより受信部３２Ａが活性化され、ア
ンテナ端子３４の受けた受信信号Ｓ２に対応する増幅信
号Ｓ３がトランシーバ端子３５に生じる。
路である送信部３１と、受信信号Ｓ１を増幅して増幅信
号Ｓ３を生じる受信部３２Ａと、送受切替信号Ｓ４に応
答して送信部３１と受信部３２Ａの活性状態を一方から
他方に切替える切替制御部３３Ａとを含む。上記トラン
シーバ回路の送信時には、切替制御部３３Ａの切替回路
３３１がリレーＲＬ１，ＲＬ２およびＲＬ５の接点をＯ
ＦＦ端子に切替えることにより送信部３１を活性化し、
送信信号Ｓ２がトランシーバ端子３５からアンテナ端子
３４に伝送される。一方、トランシーバ回路の受信時に
は、リレーＲＬ１，ＲＬ２およびＲＬ５の接点をＯＮ端
子に切替えることにより受信部３２Ａが活性化され、ア
ンテナ端子３４の受けた受信信号Ｓ２に対応する増幅信
号Ｓ３がトランシーバ端子３５に生じる。
【０００５】受信部３２Ａは、信号入力端（リレーＲＬ
１のＯＮ端子）に受けた受信信号Ｓ１を増幅回路３２２
内蔵のガリウム砒素半導体を用いる電界効果型のトラン
ジスタＴＲ１０で増幅し、信号出力端（リレーＲＬ２の
ＯＮ端子）に増幅信号Ｓ３を生じる。受信部３２Ａは、
さらに、互いに逆方向に接続したダイオードＤ５および
Ｄ６からなるクリップ回路３２１Ａを上記信号入力端と
接地電位との間に接続し、互いに逆方向に接続したダイ
オードＤ７およびＤ８からなるクリップ回路３２３Ａを
上記信号出力端と接地電位との間に接続する。これらク
リップ回路３２１Ａおよび３２３Ａは、通過する信号の
正負振幅レベルを一定のレベル（ここではダイオードＤ
５ないしＤ８の順方向電圧，約０．７Ｖ）にそれぞれ制
限（クリップ）し、大振幅信号の増幅回路３２２への入
力を防止してトランジスタＴＲ１０の破壊または劣化を
防止する。
１のＯＮ端子）に受けた受信信号Ｓ１を増幅回路３２２
内蔵のガリウム砒素半導体を用いる電界効果型のトラン
ジスタＴＲ１０で増幅し、信号出力端（リレーＲＬ２の
ＯＮ端子）に増幅信号Ｓ３を生じる。受信部３２Ａは、
さらに、互いに逆方向に接続したダイオードＤ５および
Ｄ６からなるクリップ回路３２１Ａを上記信号入力端と
接地電位との間に接続し、互いに逆方向に接続したダイ
オードＤ７およびＤ８からなるクリップ回路３２３Ａを
上記信号出力端と接地電位との間に接続する。これらク
リップ回路３２１Ａおよび３２３Ａは、通過する信号の
正負振幅レベルを一定のレベル（ここではダイオードＤ
５ないしＤ８の順方向電圧，約０．７Ｖ）にそれぞれ制
限（クリップ）し、大振幅信号の増幅回路３２２への入
力を防止してトランジスタＴＲ１０の破壊または劣化を
防止する。
【０００６】クリップ回路３２１Ａおよび３２３Ａは、
上記トランシーバ回路の送受信切替時における送信信号
Ｓ２のトランジスタＴＲ１０への入力防止を一つの目的
としている。即ち、受信ブースタ３Ａでは、送受切替時
において、ＲＬ１およびＲＬ２の動作時間の僅かなずれ
から増幅回路３２２への送信信号Ｓ２の印加を生じ得る
が、クリップ回路３２１Ａおよび３２３Ａは、送信信号
Ｓ２を振幅クリップし、トランジスタＴＲ１０への印加
信号レベルを許容レベル以下に制限する。
上記トランシーバ回路の送受信切替時における送信信号
Ｓ２のトランジスタＴＲ１０への入力防止を一つの目的
としている。即ち、受信ブースタ３Ａでは、送受切替時
において、ＲＬ１およびＲＬ２の動作時間の僅かなずれ
から増幅回路３２２への送信信号Ｓ２の印加を生じ得る
が、クリップ回路３２１Ａおよび３２３Ａは、送信信号
Ｓ２を振幅クリップし、トランジスタＴＲ１０への印加
信号レベルを許容レベル以下に制限する。
【０００７】切替制御部３３Ａは、送信部３１と受信部
３２Ａの活性状態切替を行う切替回路３３１と、送受切
替信号Ｓ４に応答して切替回路３３１を制御する切替信
号生成回路３３４Ａとを含む。送受切替信号Ｓ４は、ト
ランシーバ５の送信時には０Ｖ、受信時には＋５ＶのＴ
ＴＬレベル信号である。切替信号生成回路３３４Ａのト
ランジスタＴＲ１は、送受切替信号Ｓ４を反転し、コレ
クタに送信時＋５Ｖ、受信時０Ｖの電圧を生じる。な
お、ツェナー電圧５．１ＶのツェナーダイオードＤ１０
がトランジスタＴＲ１のエミッタおよびベース電位を規
定している。トランジスタＴＲ１のコレクタ電位はトラ
ンジスタＴＲ２をスイッチングし、このトランジスタＴ
Ｒ２のエミッタには、送信時に約＋１２Ｖ、受信時に０
Ｖの電圧を生じる。トランジスタＴＲ１１は、トランジ
スタＴＲ２のエミッタ電流をバッファ増幅する。従っ
て、トランジスタＴＲ１１のエミッタには、送信時に約
＋１２Ｖ、受信時に０Ｖの電圧を生じる。
３２Ａの活性状態切替を行う切替回路３３１と、送受切
替信号Ｓ４に応答して切替回路３３１を制御する切替信
号生成回路３３４Ａとを含む。送受切替信号Ｓ４は、ト
ランシーバ５の送信時には０Ｖ、受信時には＋５ＶのＴ
ＴＬレベル信号である。切替信号生成回路３３４Ａのト
ランジスタＴＲ１は、送受切替信号Ｓ４を反転し、コレ
クタに送信時＋５Ｖ、受信時０Ｖの電圧を生じる。な
お、ツェナー電圧５．１ＶのツェナーダイオードＤ１０
がトランジスタＴＲ１のエミッタおよびベース電位を規
定している。トランジスタＴＲ１のコレクタ電位はトラ
ンジスタＴＲ２をスイッチングし、このトランジスタＴ
Ｒ２のエミッタには、送信時に約＋１２Ｖ、受信時に０
Ｖの電圧を生じる。トランジスタＴＲ１１は、トランジ
スタＴＲ２のエミッタ電流をバッファ増幅する。従っ
て、トランジスタＴＲ１１のエミッタには、送信時に約
＋１２Ｖ、受信時に０Ｖの電圧を生じる。
【０００８】切替回路３３１のリレーＲＬ１およびＲＬ
２は送信部３１と受信部３２Ａの伝送路切替に用いら
れ、リレーＲＬ５は受信ブースタ３Ａの受信時に受信部
３２Ａへの＋１２Ｖ電源をＯＮするために用いられてい
る。これら３つのリレーＲＬ１，ＲＬ２およびＲＬ５
は、電源端子３６に接続された＋１２Ｖ電源線とトラン
ジスタＴＲ１１のエミッタとの間にリレーコイルを接続
している。このため、リレーＲＬ１，ＲＬ２およびＲＬ
５は、トランジスタＴＲ１１のエミッタ電位が０Ｖのと
きＯＮ、＋１２ＶのときＯＦＦになる。つまり、これら
リレーＲＬ１，ＲＬ２およびＲＬ５の接点は、トランシ
ーバ５が送信のときＯＦＦ端子、受信のときＯＮ端子が
接続されている。
２は送信部３１と受信部３２Ａの伝送路切替に用いら
れ、リレーＲＬ５は受信ブースタ３Ａの受信時に受信部
３２Ａへの＋１２Ｖ電源をＯＮするために用いられてい
る。これら３つのリレーＲＬ１，ＲＬ２およびＲＬ５
は、電源端子３６に接続された＋１２Ｖ電源線とトラン
ジスタＴＲ１１のエミッタとの間にリレーコイルを接続
している。このため、リレーＲＬ１，ＲＬ２およびＲＬ
５は、トランジスタＴＲ１１のエミッタ電位が０Ｖのと
きＯＮ、＋１２ＶのときＯＦＦになる。つまり、これら
リレーＲＬ１，ＲＬ２およびＲＬ５の接点は、トランシ
ーバ５が送信のときＯＦＦ端子、受信のときＯＮ端子が
接続されている。
【０００９】図４は図３に示した受信ブースタ３Ａに関
わる信号スペクトラム図であり、（ａ）は受信信号Ｓ１
の信号スペクトラム図、（ｂ）は増幅信号Ｓ３の信号ス
ペクトラム図である。
わる信号スペクトラム図であり、（ａ）は受信信号Ｓ１
の信号スペクトラム図、（ｂ）は増幅信号Ｓ３の信号ス
ペクトラム図である。
【００１０】図３および図４を併せ参照すると、トラン
シーバ回路の受信時において、受信ブースタ３Ａが、図
４（ａ）に示すとおり、周波数ｆ１の微弱強度の希望信
号に加え、周波数ｆ１にごく近い周波数ｆ２において強
大な信号強度の隣接信号を受けることがある。すると、
クリップ回路３２１Ａおよび３２３Ａの大振幅信号受信
時における非直線特性を主原因として、増幅信号Ｓ３は
図４（ｂ）に示すとおり多くのスプリアス信号を含むこ
とになり、上記希望信号はこのスプリアス信号にマスク
され、希望信号の正常な受信が阻害されるという現象が
生じる。
シーバ回路の受信時において、受信ブースタ３Ａが、図
４（ａ）に示すとおり、周波数ｆ１の微弱強度の希望信
号に加え、周波数ｆ１にごく近い周波数ｆ２において強
大な信号強度の隣接信号を受けることがある。すると、
クリップ回路３２１Ａおよび３２３Ａの大振幅信号受信
時における非直線特性を主原因として、増幅信号Ｓ３は
図４（ｂ）に示すとおり多くのスプリアス信号を含むこ
とになり、上記希望信号はこのスプリアス信号にマスク
され、希望信号の正常な受信が阻害されるという現象が
生じる。
【００１１】
【発明が解決しようとする課題】従って本発明の目的
は、上述した従来技術による受信ブースタの欠点を解消
することにあり、受信部が含む増幅素子の破壊または劣
化を防止するとともに、受信時において強大な隣接信号
を受けていても希望の受信信号をスプリアス信号にマス
クされることなく正常に受信することができる受信ブー
スタを提供することにある。
は、上述した従来技術による受信ブースタの欠点を解消
することにあり、受信部が含む増幅素子の破壊または劣
化を防止するとともに、受信時において強大な隣接信号
を受けていても希望の受信信号をスプリアス信号にマス
クされることなく正常に受信することができる受信ブー
スタを提供することにある。
【００１２】
【課題を解決するための手段】本発明の受信ブースタ
は、トランシーバ端子に受けた送信信号をアンテナ端子
に供給する送信部と、前記アンテナ端子に受けた受信信
号を増幅しこの増幅信号を前記トランシーバ端子に供給
する増幅回路と前記増幅回路の受信信号入力回路および
増幅信号出力回路にそれぞれ設けられ大振幅の信号をク
リップするクリップ回路とを含む受信部と、送受切替信
号端子に受けた送受切替信号に応答して前記送信部およ
び前記受信部の活性状態を一方から他方に切替える切替
制御部とを備える受信ブースタにおいて、前記受信ブー
スタが、前記受信部の活性時に、前記クリップ回路のク
リップ動作をＯＦＦにするクリップＯＦＦ回路をさらに
備えている。
は、トランシーバ端子に受けた送信信号をアンテナ端子
に供給する送信部と、前記アンテナ端子に受けた受信信
号を増幅しこの増幅信号を前記トランシーバ端子に供給
する増幅回路と前記増幅回路の受信信号入力回路および
増幅信号出力回路にそれぞれ設けられ大振幅の信号をク
リップするクリップ回路とを含む受信部と、送受切替信
号端子に受けた送受切替信号に応答して前記送信部およ
び前記受信部の活性状態を一方から他方に切替える切替
制御部とを備える受信ブースタにおいて、前記受信ブー
スタが、前記受信部の活性時に、前記クリップ回路のク
リップ動作をＯＦＦにするクリップＯＦＦ回路をさらに
備えている。
【００１３】本発明の受信ブースタの一つは、トランシ
ーバ端子に受けた送信信号をアンテナ端子に供給する送
信部と、前記アンテナ端子に受けた受信信号を増幅しこ
の増幅信号を前記トランシーバ端子に供給する増幅回路
と前記増幅回路の受信信号入力回路および増幅信号出力
回路にそれぞれ設けられ大振幅の信号をクリップするク
リップ回路とを含む受信部と、送受切替信号端子に受け
た送受切替信号に応答して前記送信部および前記受信部
の活性状態を一方から他方に切替える切替制御部とを備
える受信ブースタにおいて、前記切替制御部が、前記送
信部から受信部への活性状態切替えを示す前記送受切替
信号を受けると、前記送受切替信号の受信時刻から予め
定めた第１の時間だけ遅延して前記活性状態の切替制御
を行わせる第１の遅延回路を備え、前記受信ブースタ
が、前記活性状態の切替制御時刻から予め定めた前記第
１の時間より長い第２の時間だけ遅延して前記クリップ
回路のクリップ動作をＯＦＦにするクリップＯＦＦ回路
をさらに備えている。
ーバ端子に受けた送信信号をアンテナ端子に供給する送
信部と、前記アンテナ端子に受けた受信信号を増幅しこ
の増幅信号を前記トランシーバ端子に供給する増幅回路
と前記増幅回路の受信信号入力回路および増幅信号出力
回路にそれぞれ設けられ大振幅の信号をクリップするク
リップ回路とを含む受信部と、送受切替信号端子に受け
た送受切替信号に応答して前記送信部および前記受信部
の活性状態を一方から他方に切替える切替制御部とを備
える受信ブースタにおいて、前記切替制御部が、前記送
信部から受信部への活性状態切替えを示す前記送受切替
信号を受けると、前記送受切替信号の受信時刻から予め
定めた第１の時間だけ遅延して前記活性状態の切替制御
を行わせる第１の遅延回路を備え、前記受信ブースタ
が、前記活性状態の切替制御時刻から予め定めた前記第
１の時間より長い第２の時間だけ遅延して前記クリップ
回路のクリップ動作をＯＦＦにするクリップＯＦＦ回路
をさらに備えている。
【００１４】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１５】図１は本発明の一実施例の回路図である。
【００１６】受信ブースタ３は、従来技術による受信ブ
ースタ３Ａと同様に、アンテナ端子３４に受信信号Ｓ１
を受け、この信号Ｓ１を増幅した増幅信号Ｓ３をトラン
シーバ端子３５から送信し、トランシーバ端子３５に受
けた送信信号Ｓ２をそのままアンテナ端子３４に出力す
る。また、受信ブースタ３は、送受切替信号端子３７に
受けた送受切替信号Ｓ４に応答して送信部３１と受信部
３２の切替制御を行い、電源端子３６には＋１２Ｖ電源
を受ける。この受信ブースタ３Ａは、送信部３１と、受
信信号Ｓ１を増幅して増幅信号Ｓ３を生じる受信部３２
と、送受切替信号Ｓ４に応答して送信部３１と受信部３
２の活性状態を一方から他方に切替える切替制御部３３
とを含む。
ースタ３Ａと同様に、アンテナ端子３４に受信信号Ｓ１
を受け、この信号Ｓ１を増幅した増幅信号Ｓ３をトラン
シーバ端子３５から送信し、トランシーバ端子３５に受
けた送信信号Ｓ２をそのままアンテナ端子３４に出力す
る。また、受信ブースタ３は、送受切替信号端子３７に
受けた送受切替信号Ｓ４に応答して送信部３１と受信部
３２の切替制御を行い、電源端子３６には＋１２Ｖ電源
を受ける。この受信ブースタ３Ａは、送信部３１と、受
信信号Ｓ１を増幅して増幅信号Ｓ３を生じる受信部３２
と、送受切替信号Ｓ４に応答して送信部３１と受信部３
２の活性状態を一方から他方に切替える切替制御部３３
とを含む。
【００１７】受信部３２は、上述の受信部３２Ａとほぼ
同じ構成および機能を有するが、内蔵のクリップ回路３
２１および３２３は、上述したクリップ回路３２１Ａお
よび３２３Ａに加え、ダイオードＤ５，Ｄ６およびダイ
オードＤ７，Ｄ８の接地電位側に接点端子を接続したリ
レーＲＬ３およびＲＬ４をそれぞれ含む。これらリレー
ＲＬ３およびＲＬ４の接点は、切替制御部３３内蔵の遅
延回路３３２からの切替信号Ｓ３１の制御によってＯＮ
／ＯＦＦ切替され、ＯＮ端子接続制御のときにはダイオ
ードＤ５，Ｄ６およびダイオードＤ７，Ｄ８の接地電位
への接続を切り離してこれらダイオードＤ５ないしＤ８
によるクリップ動作をＯＦＦにする。つまり、リレーＲ
Ｌ３およびＲＬ４が、遅延回路３３２からの切替信号Ｓ
３１を受けてダイオードＤ５，Ｄ６およびダイオードＤ
７，Ｄ８からなるクリップ回路をそれぞれクリップ動作
ＯＦＦとするクリップＯＦＦ回路を構成する。
同じ構成および機能を有するが、内蔵のクリップ回路３
２１および３２３は、上述したクリップ回路３２１Ａお
よび３２３Ａに加え、ダイオードＤ５，Ｄ６およびダイ
オードＤ７，Ｄ８の接地電位側に接点端子を接続したリ
レーＲＬ３およびＲＬ４をそれぞれ含む。これらリレー
ＲＬ３およびＲＬ４の接点は、切替制御部３３内蔵の遅
延回路３３２からの切替信号Ｓ３１の制御によってＯＮ
／ＯＦＦ切替され、ＯＮ端子接続制御のときにはダイオ
ードＤ５，Ｄ６およびダイオードＤ７，Ｄ８の接地電位
への接続を切り離してこれらダイオードＤ５ないしＤ８
によるクリップ動作をＯＦＦにする。つまり、リレーＲ
Ｌ３およびＲＬ４が、遅延回路３３２からの切替信号Ｓ
３１を受けてダイオードＤ５，Ｄ６およびダイオードＤ
７，Ｄ８からなるクリップ回路をそれぞれクリップ動作
ＯＦＦとするクリップＯＦＦ回路を構成する。
【００１８】切替制御部３３内蔵の切替信号生成回路３
３４は、送受切替信号Ｓ４に応答して反転信号Ｓ３３を
生成する。この切替信号生成回路３３４は、上述の切替
信号生成回路３３４ＡのトランジスタＴＲ１，ＴＲ２お
よびツェナーダイオードＤ１０を含み、送受切替信号Ｓ
４を反転してトランジスタＴＲ２のエミッタに送信時約
＋１２Ｖ，受信時０Ｖの電圧（反転信号Ｓ３３）を生
じ、このエミッタに生じた電圧を可変抵抗器Ｒ１０によ
り遅延回路３３２および３３３に分配する。
３４は、送受切替信号Ｓ４に応答して反転信号Ｓ３３を
生成する。この切替信号生成回路３３４は、上述の切替
信号生成回路３３４ＡのトランジスタＴＲ１，ＴＲ２お
よびツェナーダイオードＤ１０を含み、送受切替信号Ｓ
４を反転してトランジスタＴＲ２のエミッタに送信時約
＋１２Ｖ，受信時０Ｖの電圧（反転信号Ｓ３３）を生
じ、このエミッタに生じた電圧を可変抵抗器Ｒ１０によ
り遅延回路３３２および３３３に分配する。
【００１９】遅延回路３３２は、反転信号Ｓ３３が＋１
２Ｖから０Ｖへ変化するときだけ、可変抵抗器Ｒ１０に
より分配された反転信号Ｓ３３（第１分配信号）を第１
の遅延時間ｔｄ１だけ遅らせて切替信号Ｓ３１を生成す
る。しかし、この遅延回路３３２は０Ｖから＋１２Ｖへ
変化する上記第１分配信号を受けたときには遅延のない
切替信号Ｓ３１を生じる。この信号Ｓ３１がリレーＲＬ
３およびＲＬ４を切替制御する。同様に、遅延回路３３
３は＋１２Ｖから０Ｖへ変化する反転信号Ｓ３３のとき
だけ遅延時間ｔｄ１より長い第２の遅延時間ｔｄ２だけ
遅らせた切替信号Ｓ３２を生じ、この信号Ｓ３２で切替
回路３３１を切替制御する。なお、クリップ回路３２１
および３２３内蔵のリレーＲＬ３およびＲＬ４のリレー
コイル部が、便宜上、切替回路３３１内に図示されてい
る。
２Ｖから０Ｖへ変化するときだけ、可変抵抗器Ｒ１０に
より分配された反転信号Ｓ３３（第１分配信号）を第１
の遅延時間ｔｄ１だけ遅らせて切替信号Ｓ３１を生成す
る。しかし、この遅延回路３３２は０Ｖから＋１２Ｖへ
変化する上記第１分配信号を受けたときには遅延のない
切替信号Ｓ３１を生じる。この信号Ｓ３１がリレーＲＬ
３およびＲＬ４を切替制御する。同様に、遅延回路３３
３は＋１２Ｖから０Ｖへ変化する反転信号Ｓ３３のとき
だけ遅延時間ｔｄ１より長い第２の遅延時間ｔｄ２だけ
遅らせた切替信号Ｓ３２を生じ、この信号Ｓ３２で切替
回路３３１を切替制御する。なお、クリップ回路３２１
および３２３内蔵のリレーＲＬ３およびＲＬ４のリレー
コイル部が、便宜上、切替回路３３１内に図示されてい
る。
【００２０】図２は図１の実施例回路に関わる信号タイ
ムチャート図である。
ムチャート図である。
【００２１】図１および図２を併せ参照すると、送受切
替信号端子３７は時刻ｔ１まではトランシーバ５から信
号Ｓ２の送信状態を表わす０Ｖの送受切替信号Ｓ４を受
けている。信号Ｓ４は、時刻ｔ１においてトランシーバ
５の受信状態への切替を表わす＋５Ｖに変化し、さらに
時刻ｔ６において送信状態に変化する。一方、トランシ
ーバ５における送信状態から受信状態への切替は、送受
切替信号Ｓ４にすぐには追随せず、時刻ｔ１からｔ２の
間（時間Ｔｒ２＝Ｔｄ１）に行われる。また、トランシ
ーバ５における信号Ｓ３の受信状態から信号Ｓ２の送信
状態への切替は、時刻ｔ６からｔ８の間（時間Ｔｒ１）
に行われる。ここに示した切替時間Ｔｒ１およびＴｒ２
は、トランシーバ５においても、送受信の切替にこの受
信ブースタ３に用いているリレーＲＬ１ないしＲＬ５と
同様のリレーを用いていることによる。即ち、これらリ
レーＲＬ１ないしＲＬ５は、ＯＮからＯＦＦへは切替時
間Ｔｒ２を要し、逆にＯＦＦからＯＮへは時間Ｔｒ２よ
り長い切替時間Ｔｒ１を要する。なお、リレーＲＬ１な
いしＲＬ５の切替時間Ｔｒ１およびＴｒ２の期間は、チ
ャタリング等によりＯＮかＯＦＦか定かでない期間であ
り、また感動電圧の温度依存性等により変化する。
替信号端子３７は時刻ｔ１まではトランシーバ５から信
号Ｓ２の送信状態を表わす０Ｖの送受切替信号Ｓ４を受
けている。信号Ｓ４は、時刻ｔ１においてトランシーバ
５の受信状態への切替を表わす＋５Ｖに変化し、さらに
時刻ｔ６において送信状態に変化する。一方、トランシ
ーバ５における送信状態から受信状態への切替は、送受
切替信号Ｓ４にすぐには追随せず、時刻ｔ１からｔ２の
間（時間Ｔｒ２＝Ｔｄ１）に行われる。また、トランシ
ーバ５における信号Ｓ３の受信状態から信号Ｓ２の送信
状態への切替は、時刻ｔ６からｔ８の間（時間Ｔｒ１）
に行われる。ここに示した切替時間Ｔｒ１およびＴｒ２
は、トランシーバ５においても、送受信の切替にこの受
信ブースタ３に用いているリレーＲＬ１ないしＲＬ５と
同様のリレーを用いていることによる。即ち、これらリ
レーＲＬ１ないしＲＬ５は、ＯＮからＯＦＦへは切替時
間Ｔｒ２を要し、逆にＯＦＦからＯＮへは時間Ｔｒ２よ
り長い切替時間Ｔｒ１を要する。なお、リレーＲＬ１な
いしＲＬ５の切替時間Ｔｒ１およびＴｒ２の期間は、チ
ャタリング等によりＯＮかＯＦＦか定かでない期間であ
り、また感動電圧の温度依存性等により変化する。
【００２２】時刻ｔ１に送信状態から受信状態への切替
を指示する送受切替信号Ｓ４を受けると、受信ブースタ
３は活性状態を送信部３１から受信部３２に切替えるこ
とになる。この活性状態切替はリレーＲＬ１，ＲＬ２お
よびＲＬ５の接点をＯＦＦ端子からＯＮ端子に切替える
ことにより行われる。受信ブースタ３がトランシーバ端
子３５に明らかに送信状態に移行した送信信号Ｓ２を受
けるのは時刻ｔ２以降であるので、遅延回路３３３は、
送受切替信号Ｓ４の受信を起点として第１の遅延時間Ｔ
ｄ１だけ遅延した時刻ｔ２に、ＯＦＦ端子からＯＮ端子
への切替を指示する切替信号Ｓ３２をリレーＲＬ１，Ｒ
Ｌ２およびＲＬ５に与える。そして、リレーＲＬ１，Ｒ
Ｌ２およびＲＬ５のＯＦＦからＯＮへの切替時間Ｔｒ１
を経過した時刻ｔ４から受信部３２が活性化する。
を指示する送受切替信号Ｓ４を受けると、受信ブースタ
３は活性状態を送信部３１から受信部３２に切替えるこ
とになる。この活性状態切替はリレーＲＬ１，ＲＬ２お
よびＲＬ５の接点をＯＦＦ端子からＯＮ端子に切替える
ことにより行われる。受信ブースタ３がトランシーバ端
子３５に明らかに送信状態に移行した送信信号Ｓ２を受
けるのは時刻ｔ２以降であるので、遅延回路３３３は、
送受切替信号Ｓ４の受信を起点として第１の遅延時間Ｔ
ｄ１だけ遅延した時刻ｔ２に、ＯＦＦ端子からＯＮ端子
への切替を指示する切替信号Ｓ３２をリレーＲＬ１，Ｒ
Ｌ２およびＲＬ５に与える。そして、リレーＲＬ１，Ｒ
Ｌ２およびＲＬ５のＯＦＦからＯＮへの切替時間Ｔｒ１
を経過した時刻ｔ４から受信部３２が活性化する。
【００２３】時刻ｔ６に受信状態から送信状態への切替
を指示する送受切替信号Ｓ４を受けると、受信ブースタ
３は活性状態を受信部３２から送信部３１に切替えるこ
とになる。この活性状態切替はリレーＲＬ１，ＲＬ２お
よびＲＬ５の接点をＯＮ端子からＯＦＦ端子に切替える
ことにより行われる。この場合には、遅延回路３３３が
信号Ｓ３２によって直ちにリレーＲＬ１，ＲＬ２および
ＲＬ５のＯＮ端子からＯＦＦ端子への切替制御を行い、
リレーＲＬ１，ＲＬ２およびＲＬ５のＯＮからＯＦＦへ
の切替時間Ｔｒ２を経過した時刻ｔ７から送信部３１が
活性化する。
を指示する送受切替信号Ｓ４を受けると、受信ブースタ
３は活性状態を受信部３２から送信部３１に切替えるこ
とになる。この活性状態切替はリレーＲＬ１，ＲＬ２お
よびＲＬ５の接点をＯＮ端子からＯＦＦ端子に切替える
ことにより行われる。この場合には、遅延回路３３３が
信号Ｓ３２によって直ちにリレーＲＬ１，ＲＬ２および
ＲＬ５のＯＮ端子からＯＦＦ端子への切替制御を行い、
リレーＲＬ１，ＲＬ２およびＲＬ５のＯＮからＯＦＦへ
の切替時間Ｔｒ２を経過した時刻ｔ７から送信部３１が
活性化する。
【００２４】クリップ回路３２１および３２３のクリッ
プ動作停止は、トランジスタＴＲ１０の破壊または劣化
を防止する必要があることから、増幅回路３２２への送
信信号Ｓ２印加の恐れのないときだけ行う必要がある。
送信信号Ｓ２印加の恐れのある期間は、長くとも、トラ
ンシーバ５からの送信信号Ｓ２の送信中（時刻ｔ１以前
および時刻ｔ８以降）と、送受信切替中（時刻ｔ１ない
しｔ２，および時刻ｔ６ないしｔ８）である。従って、
クリップ回路３２１および３２３は、長くても、上記送
受信切替期間を除いた受信部３２の活性期間中（時刻ｔ
２ないしｔ６）だけ動作停止すればよい。このため、遅
延回路３３２は、送信状態から受信状態への切替を指示
する送受切替信号Ｓ４の受信（時刻ｔ１）を起点とし、
第１の遅延時間Ｔｄ１にさらに余裕時間Ｔｒ３を加えた
時間Ｔｄ２だけ遅延した時刻ｔ３に、ＯＦＦ端子からＯ
Ｎ端子への切替を指示する切替信号Ｓ３１をリレーＲＬ
３およびＲＬ４に与える。リレーＲＬ３およびＲＬ４の
接点が時刻ｔ５にＯＦＦ端子からＯＮ端子に切替えられ
ると、クリップ回路３２１および３２３の接地電位側が
開放状態になり、クリップ動作が完全に停止（ＯＦＦ）
動作となる。
プ動作停止は、トランジスタＴＲ１０の破壊または劣化
を防止する必要があることから、増幅回路３２２への送
信信号Ｓ２印加の恐れのないときだけ行う必要がある。
送信信号Ｓ２印加の恐れのある期間は、長くとも、トラ
ンシーバ５からの送信信号Ｓ２の送信中（時刻ｔ１以前
および時刻ｔ８以降）と、送受信切替中（時刻ｔ１ない
しｔ２，および時刻ｔ６ないしｔ８）である。従って、
クリップ回路３２１および３２３は、長くても、上記送
受信切替期間を除いた受信部３２の活性期間中（時刻ｔ
２ないしｔ６）だけ動作停止すればよい。このため、遅
延回路３３２は、送信状態から受信状態への切替を指示
する送受切替信号Ｓ４の受信（時刻ｔ１）を起点とし、
第１の遅延時間Ｔｄ１にさらに余裕時間Ｔｒ３を加えた
時間Ｔｄ２だけ遅延した時刻ｔ３に、ＯＦＦ端子からＯ
Ｎ端子への切替を指示する切替信号Ｓ３１をリレーＲＬ
３およびＲＬ４に与える。リレーＲＬ３およびＲＬ４の
接点が時刻ｔ５にＯＦＦ端子からＯＮ端子に切替えられ
ると、クリップ回路３２１および３２３の接地電位側が
開放状態になり、クリップ動作が完全に停止（ＯＦＦ）
動作となる。
【００２５】時刻ｔ６に受信状態から送信状態への切替
を指示する送受切替信号Ｓ４を受けると、遅延回路３３
３は、信号Ｓ３１によって直ちにリレーＲＬ３およびＲ
Ｌ４のＯＮ端子からＯＦＦ端子への切替制御を行い、リ
レーＲＬ３およびＲＬ４のＯＮからＯＦＦへの切替時間
Ｔｒ２を経過した時刻ｔ７からクリップ回路３２１およ
び３２３のクリップ動作が復活する。この受信状態から
送信状態への切替期間（時刻ｔ６ないしｔ７）において
も、受信部３が送信信号Ｓ２の印加を受ける蓋然性は極
めて少ない。
を指示する送受切替信号Ｓ４を受けると、遅延回路３３
３は、信号Ｓ３１によって直ちにリレーＲＬ３およびＲ
Ｌ４のＯＮ端子からＯＦＦ端子への切替制御を行い、リ
レーＲＬ３およびＲＬ４のＯＮからＯＦＦへの切替時間
Ｔｒ２を経過した時刻ｔ７からクリップ回路３２１およ
び３２３のクリップ動作が復活する。この受信状態から
送信状態への切替期間（時刻ｔ６ないしｔ７）において
も、受信部３が送信信号Ｓ２の印加を受ける蓋然性は極
めて少ない。
【００２６】図１を参照して、遅延回路３３２および３
３３をさらに詳細に説明する。遅延回路３３２は逆流防
止用のダイオードＤ１のアノードに切替信号生成回路３
３４の可変抵抗器Ｒ１０から反転信号Ｓ３３の分配を受
ける。この第１分配信号はダイオードＤ２のカソードに
接続された抵抗器Ｒ２とダイオードＤ３の並列回路を介
してトランジスタＴＲ３のベースに供給される。ダイオ
ードＤ１のカソードは可変抵抗器Ｒ１を介して接地電位
に接続され、トランジスタＴＲ３のベースもコンデンサ
Ｃ１を介して接地電位に接続されている。トランジスタ
ＴＲ３のエミッタはリレーＲＬ３および４のリレーコイ
ルの一方の端子に接続され、コレクタは接地電位に接続
されている。なお、リレーＲＬ３およびＲＬ４のリレー
コイルの他方の端子は＋１２Ｖ電源に接続されている。
３３をさらに詳細に説明する。遅延回路３３２は逆流防
止用のダイオードＤ１のアノードに切替信号生成回路３
３４の可変抵抗器Ｒ１０から反転信号Ｓ３３の分配を受
ける。この第１分配信号はダイオードＤ２のカソードに
接続された抵抗器Ｒ２とダイオードＤ３の並列回路を介
してトランジスタＴＲ３のベースに供給される。ダイオ
ードＤ１のカソードは可変抵抗器Ｒ１を介して接地電位
に接続され、トランジスタＴＲ３のベースもコンデンサ
Ｃ１を介して接地電位に接続されている。トランジスタ
ＴＲ３のエミッタはリレーＲＬ３および４のリレーコイ
ルの一方の端子に接続され、コレクタは接地電位に接続
されている。なお、リレーＲＬ３およびＲＬ４のリレー
コイルの他方の端子は＋１２Ｖ電源に接続されている。
【００２７】時刻ｔ１，即ち受信ブースタ３が受信状態
から送信状態に切替わるときには、遅延回路３３２は可
変抵抗器Ｒ１０から＋１２Ｖから０Ｖに変化する電圧を
受けるが、トランジスタＴＲ３のベース電位はコンデン
サＣ１に蓄えられた電荷により直ちには０Ｖにならな
い。トランジスタＴＲ２のエミッタ電圧が０Ｖになる
と、コンデンサＣ１の電荷は抵抗器Ｒ２および可変抵抗
器Ｒ１を通して消失するので、コンデンサＣ１，抵抗器
Ｒ１およびＲ２のパラメータがトランジスタＴＲ３のＯ
ＦＦ状態からＯＮ状態に変化する時定数，即ち、遅延時
間Ｔｄ２を決めている。逆に、時刻ｔ６，即ち受信ブー
スタ３が受信状態から送信状態に切替わるときには、こ
の遅延回路３２２が可変抵抗器Ｒ１０から０Ｖから＋１
２Ｖに変化する電圧を受けるが、この電圧変化は順方向
に接続されているダイオードＤ３を介してトランジスタ
ＴＲ３のベースに直ちに伝えられ、トランジスタＴＲ３
は瞬時にＯＮ状態からＯＦＦ状態に切替わる。上述のと
おり、この遅延回路３２２は、受信ブースタ３が送信状
態から受信状態に切替わるときには送受切替信号Ｓ４に
応答する切替信号Ｓ３１を遅延時間Ｔｄ２を経てリレー
ＲＬ３およびＲＬ４に伝え、受信状態から送信状態に切
替わるときには切替信号Ｓ３１をリレーＲＬ３およびＲ
Ｌ４に直ちに伝える。
から送信状態に切替わるときには、遅延回路３３２は可
変抵抗器Ｒ１０から＋１２Ｖから０Ｖに変化する電圧を
受けるが、トランジスタＴＲ３のベース電位はコンデン
サＣ１に蓄えられた電荷により直ちには０Ｖにならな
い。トランジスタＴＲ２のエミッタ電圧が０Ｖになる
と、コンデンサＣ１の電荷は抵抗器Ｒ２および可変抵抗
器Ｒ１を通して消失するので、コンデンサＣ１，抵抗器
Ｒ１およびＲ２のパラメータがトランジスタＴＲ３のＯ
ＦＦ状態からＯＮ状態に変化する時定数，即ち、遅延時
間Ｔｄ２を決めている。逆に、時刻ｔ６，即ち受信ブー
スタ３が受信状態から送信状態に切替わるときには、こ
の遅延回路３２２が可変抵抗器Ｒ１０から０Ｖから＋１
２Ｖに変化する電圧を受けるが、この電圧変化は順方向
に接続されているダイオードＤ３を介してトランジスタ
ＴＲ３のベースに直ちに伝えられ、トランジスタＴＲ３
は瞬時にＯＮ状態からＯＦＦ状態に切替わる。上述のと
おり、この遅延回路３２２は、受信ブースタ３が送信状
態から受信状態に切替わるときには送受切替信号Ｓ４に
応答する切替信号Ｓ３１を遅延時間Ｔｄ２を経てリレー
ＲＬ３およびＲＬ４に伝え、受信状態から送信状態に切
替わるときには切替信号Ｓ３１をリレーＲＬ３およびＲ
Ｌ４に直ちに伝える。
【００２８】遅延回路３２３も、遅延回路３２２に対応
するダイオードＤ２，抵抗器Ｒ４，ダイオードＤ４，ト
ランジスタＴＲ４，抵抗器Ｒ３およびコンデンサＣ２を
含んでいる。トランジスタＴＲ４のエミッタはリレーＲ
Ｌ１，ＲＬ２およびＲＬ５のリレーコイルの一方の端子
に接続され、コレクタは接地電位に接続されている。な
お、リレーＲＬ１，ＲＬ２およびＲＬ２のリレーコイル
の他方の端子は＋１２Ｖ電源に接続されている。しかし
ながら、この遅延回路３３３は、受信ブースタ３が送信
状態から受信状態に切替わるときには送受切替信号Ｓ４
に応答する切替信号Ｓ３２を遅延時間Ｔｄ１を経てリレ
ーＲＬ１，ＲＬ２およびＲＬ５に伝え、受信状態から送
信状態に切替わるときには切替信号Ｓ３２をリレーＲＬ
１，ＲＬ２およびＲＬ５に直ちに伝える。
するダイオードＤ２，抵抗器Ｒ４，ダイオードＤ４，ト
ランジスタＴＲ４，抵抗器Ｒ３およびコンデンサＣ２を
含んでいる。トランジスタＴＲ４のエミッタはリレーＲ
Ｌ１，ＲＬ２およびＲＬ５のリレーコイルの一方の端子
に接続され、コレクタは接地電位に接続されている。な
お、リレーＲＬ１，ＲＬ２およびＲＬ２のリレーコイル
の他方の端子は＋１２Ｖ電源に接続されている。しかし
ながら、この遅延回路３３３は、受信ブースタ３が送信
状態から受信状態に切替わるときには送受切替信号Ｓ４
に応答する切替信号Ｓ３２を遅延時間Ｔｄ１を経てリレ
ーＲＬ１，ＲＬ２およびＲＬ５に伝え、受信状態から送
信状態に切替わるときには切替信号Ｓ３２をリレーＲＬ
１，ＲＬ２およびＲＬ５に直ちに伝える。
【００２９】ここで遅延時間Ｔｄ２はＴｄ１より大きく
する必要がある。いま、コンデンサＣ１およびＣ２，抵
抗器Ｒ２およびＲ４のパラメータを等しくすると、可変
抵抗器Ｒ１の抵抗値を抵抗器Ｒ３の抵抗値より大きくす
る必要がある。この遅延時間Ｔｄ１とＴｄ２との関係
は、可変抵抗器Ｒ１の抵抗値を変化させることにより容
易に得られる。なお、切替信号生成回路３３４の可変抵
抗器Ｒ１０は、ダイオードＤ１およびＤ２のＯＮ抵抗の
差異を補正するためのバランス・ボリュームである。
する必要がある。いま、コンデンサＣ１およびＣ２，抵
抗器Ｒ２およびＲ４のパラメータを等しくすると、可変
抵抗器Ｒ１の抵抗値を抵抗器Ｒ３の抵抗値より大きくす
る必要がある。この遅延時間Ｔｄ１とＴｄ２との関係
は、可変抵抗器Ｒ１の抵抗値を変化させることにより容
易に得られる。なお、切替信号生成回路３３４の可変抵
抗器Ｒ１０は、ダイオードＤ１およびＤ２のＯＮ抵抗の
差異を補正するためのバランス・ボリュームである。
【００３０】
【発明の効果】以上説明したように本発明は、受信信号
を増幅する増幅回路の活性時および上記増幅回路が送信
信号の印加を受ける可能性のあるときには、上記増幅回
路の入力回路および出力回路に設けた大振幅信号のクリ
ップ回路の動作をＯＦＦにするので、上記増幅回路内蔵
の増幅素子の破壊および劣化を防止するとともに、強大
な受信信号を受けても上記クリップ回路の非線形歪みに
よるスプリアス信号の発生をなくすることができ、上記
強大な受信信号に隣接した微弱な希望の受信信号を正常
に受信できるという効果がある。
を増幅する増幅回路の活性時および上記増幅回路が送信
信号の印加を受ける可能性のあるときには、上記増幅回
路の入力回路および出力回路に設けた大振幅信号のクリ
ップ回路の動作をＯＦＦにするので、上記増幅回路内蔵
の増幅素子の破壊および劣化を防止するとともに、強大
な受信信号を受けても上記クリップ回路の非線形歪みに
よるスプリアス信号の発生をなくすることができ、上記
強大な受信信号に隣接した微弱な希望の受信信号を正常
に受信できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の回路図である。
【図２】図１の実施例回路に関わる信号タイムチャート
図である。
図である。
【図３】従来のトランシーバ回路の回路図である。
【図４】図３に示した受信ブースタ３Ａに関わる信号ス
ペクトラム図であり、（ａ）は受信信号Ｓ１の信号スペ
クトラム図、（ｂ）は増幅信号Ｓ３の信号スペクトラム
図である。
ペクトラム図であり、（ａ）は受信信号Ｓ１の信号スペ
クトラム図、（ｂ）は増幅信号Ｓ３の信号スペクトラム
図である。
１ アンテナ ２，４ 同軸ケーブル ３，３Ａ 受信ブースタ ５ トランシーバ ３１ 送信部 ３２，３２Ａ 受信部 ３３，３３Ａ 切替制御部 ３４ アンテナ端子 ３５ トランシーバ端子 ３６，５２ 電源端子 ３７，５３ 送受切替信号端子 ５１ 高周波端子 ３２１，３２３，３２１Ａ，３２３Ａ クリップ回路 ３２２ 増幅回路 ３３１ 切替回路 ３３２，３３３ 遅延回路 ３３４，３３４Ａ 切替信号生成回路 Ｃ１，Ｃ２ コンデンサ Ｄ１〜Ｄ８，Ｄ１０ ダイオード Ｒ１〜Ｒ４，Ｒ１０ 抵抗器 ＲＬ１〜ＲＬ５ リレー ＴＲ１〜ＴＲ４，ＴＲ１０，ＴＲ１１ トランジスタ
Claims (4)
- 【請求項１】 トランシーバ端子に受けた送信信号をア
ンテナ端子に供給する送信部と、前記アンテナ端子に受
けた受信信号を増幅しこの増幅信号を前記トランシーバ
端子に供給する増幅回路と前記増幅回路の受信信号入力
回路および増幅信号出力回路にそれぞれ設けられ大振幅
の信号をクリップするクリップ回路とを含む受信部と、
送受切替信号端子に受けた送受切替信号に応答して前記
送信部および前記受信部の活性状態を一方から他方に切
替える切替制御部とを備える受信ブースタにおいて、 前記受信ブースタが、前記受信部の活性時に、前記クリ
ップ回路のクリップ動作をＯＦＦにするクリップＯＦＦ
回路をさらに備えることを特徴とする受信ブースタ。 - 【請求項２】 前記切替制御部が、前記送信部から受信
部への活性状態切替えを示す前記送受切替信号を受ける
と、予め定めた第１の遅延時間の経過後に前記活性状態
の切替制御を行い、 前記クリップＯＦＦ回路が、前記活性状態の切替制御か
ら予め定めた第２の遅延時間の経過後に前記クリップ回
路のクリップ動作をＯＦＦにすることを特徴とする請求
項１記載の受信ブースタ。 - 【請求項３】 トランシーバ端子に受けた送信信号をア
ンテナ端子に供給する送信部と、前記アンテナ端子に受
けた受信信号を増幅しこの増幅信号を前記トランシーバ
端子に供給する増幅回路と前記増幅回路の受信信号入力
回路および増幅信号出力回路にそれぞれ設けられ大振幅
の信号をクリップするクリップ回路とを含む受信部と、
送受切替信号端子に受けた送受切替信号に応答して前記
送信部および前記受信部の活性状態を一方から他方に切
替える切替制御部とを備える受信ブースタにおいて、 前記切替制御部が、前記送信部から受信部への活性状態
切替えを示す前記送受切替信号を受けると、前記送受切
替信号の受信時刻から予め定めた第１の時間だけ遅延し
て前記活性状態の切替制御を行わせる第１の遅延回路を
備え、 前記受信ブースタが、前記活性状態の切替制御時刻から
予め定めた前記第１の時間より長い第２の時間だけ遅延
して前記クリップ回路のクリップ動作をＯＦＦにするク
リップＯＦＦ回路をさらに備えることを特徴とする受信
ブースタ。 - 【請求項４】 前記第１の遅延回路が、前記送受切替信
号対応の信号をアノードに受ける第１のダイオードと、
アノードが前記第１のダイオードのカソードに接続され
た第２のダイオードと、前記第２のダイオードに並列に
接続された第１の抵抗器と、ベースが前記第２のダイオ
ードのカソードに接続されエミッタが前記活性状態の切
替制御用信号の出力端子とされコレクタが接地電位に接
続された第１のトランジスタと、前記第１のダイオード
のカソードと接地電位との間に接続された第２の抵抗器
と、前記第１のトランジスタのベースと接地電位との間
に接続された第１のコンデンサとを備え、 前記クリップＯＦＦ回路が、前記送受切替信号対応の信
号をアノードに受ける第３のダイオードと、アノードが
前記第３のダイオードのカソードに接続された第４のダ
イオードと、前記第４のダイオードに並列に接続された
第３の抵抗器と、ベースが前記第４のダイオードのカソ
ードに接続されエミッタが前記クリップ動作の切替制御
用信号の出力端子とされコレクタが接地電位に接続され
た第２のトランジスタと、前記第２のダイオードのカソ
ードと接地電位との間に接続された第４の抵抗器と、前
記第２のトランジスタのベースと接地電位との間に接続
された第２のコンデンサと、リレーコイルの一端が電源
に接続され前記リレーコイルの他方が前記第２のトラン
ジスタのエミッタに接続され接点のＯＮ／ＯＦＦにより
前記クリップ回路各各のクリップ動作をＯＮ／ＯＦＦす
るリレーとを備えることを特徴とする請求項３記載の受
信ブースタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004467A JP2560960B2 (ja) | 1993-01-14 | 1993-01-14 | 受信ブースタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004467A JP2560960B2 (ja) | 1993-01-14 | 1993-01-14 | 受信ブースタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216798A JPH06216798A (ja) | 1994-08-05 |
| JP2560960B2 true JP2560960B2 (ja) | 1996-12-04 |
Family
ID=11584937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5004467A Expired - Fee Related JP2560960B2 (ja) | 1993-01-14 | 1993-01-14 | 受信ブースタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560960B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009066353A1 (ja) * | 2007-11-21 | 2009-05-28 | Fujitsu Limited | 電力増幅器 |
-
1993
- 1993-01-14 JP JP5004467A patent/JP2560960B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06216798A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0977354B1 (en) | Amplifier for radio transmission | |
| US6049704A (en) | Apparatus for amplifying an RF signal | |
| EP0654898B1 (en) | Transmission circuit | |
| KR960700575A (ko) | 통신장치 | |
| KR910010897A (ko) | Am라디오 수신기 | |
| KR100454317B1 (ko) | 수신기 | |
| JP2560960B2 (ja) | 受信ブースタ | |
| EP0600515B1 (en) | Transmission control circuit for use in TDMA communication device | |
| US4247948A (en) | Automatic modulation control in transmitter | |
| JPH07118614B2 (ja) | 増幅器 | |
| JPH0746668A (ja) | 中間周波数増幅器、及びそれを備える遠隔制御信号受信器 | |
| US6445729B1 (en) | Radio signal transceiver apparatus | |
| JPH0510405Y2 (ja) | ||
| US5825160A (en) | Power control circuit in wireless mobile communication system | |
| JP2001119442A (ja) | Ａｓｋ変調回路 | |
| US11539332B2 (en) | Amplification circuit with over power protection | |
| JPS6046133A (ja) | ラジオ受信機 | |
| WO2005041409A2 (en) | Switch | |
| JP2001060835A (ja) | Ａｇｃ電圧発生回路 | |
| JPH0320934B2 (ja) | ||
| JP3059892B2 (ja) | パワーコントロール回路 | |
| JP2005073010A (ja) | ダイオードリニアライザを用いた歪補償回路 | |
| JP2000078091A (ja) | 光受信回路 | |
| JPH0119466Y2 (ja) | ||
| JPH0516728Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |
|
| LAPS | Cancellation because of no payment of annual fees |