JPH0320934B2 - - Google Patents
Info
- Publication number
- JPH0320934B2 JPH0320934B2 JP23593783A JP23593783A JPH0320934B2 JP H0320934 B2 JPH0320934 B2 JP H0320934B2 JP 23593783 A JP23593783 A JP 23593783A JP 23593783 A JP23593783 A JP 23593783A JP H0320934 B2 JPH0320934 B2 JP H0320934B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- power
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 25
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 230000005284 excitation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
- Transmitters (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、無線通信機の送信機に用いられる自
動送信電力制御回路に関する。
動送信電力制御回路に関する。
第１図は従来例の自動送信電力制御回路のブロ
ツク構成図である。第１図において、１０は励振
回路、２０は励振回路１０の出力を増福する電力
増幅回路、３０は検出回路、４０は基準電圧発生
回路、５０は比較回路、６０は制御回路である。
電力増幅回路２０で発生した出力電力は検出回路
３０で検出され、基準電圧発生回路４０ではあら
かじめ設定されている基準電圧を発生し、検出回
路３０の出力とこの基準電圧は比較回路５０で比
較される。この比較回路５０の出力には差に応じ
た電圧が出力される。この電圧によつて制御回路
６０が駆動され、電力増幅回路２０の出力電力が
制御される。
ツク構成図である。第１図において、１０は励振
回路、２０は励振回路１０の出力を増福する電力
増幅回路、３０は検出回路、４０は基準電圧発生
回路、５０は比較回路、６０は制御回路である。
電力増幅回路２０で発生した出力電力は検出回路
３０で検出され、基準電圧発生回路４０ではあら
かじめ設定されている基準電圧を発生し、検出回
路３０の出力とこの基準電圧は比較回路５０で比
較される。この比較回路５０の出力には差に応じ
た電圧が出力される。この電圧によつて制御回路
６０が駆動され、電力増幅回路２０の出力電力が
制御される。
以上のように、従来の自動送信電力制御回路に
おいては、検出回路３０および制御回路６０など
の帰還回路の応答時間の遅れのために、電力増幅
回路２０の出力電力は、送信出力立上り時にあら
かじめ設定された出力電力の値を一時的に超える
欠点があつた。また、電力増幅回路２０が多段の
場合には、制御回路６０を安価にするために、電
力増幅回路２０の前段の回路を制御するので、前
記応答時間の遅れで後段の増幅器の入力が一時的
に過大になり、後段トランジスタの寿命を短かく
する欠点があつた。
おいては、検出回路３０および制御回路６０など
の帰還回路の応答時間の遅れのために、電力増幅
回路２０の出力電力は、送信出力立上り時にあら
かじめ設定された出力電力の値を一時的に超える
欠点があつた。また、電力増幅回路２０が多段の
場合には、制御回路６０を安価にするために、電
力増幅回路２０の前段の回路を制御するので、前
記応答時間の遅れで後段の増幅器の入力が一時的
に過大になり、後段トランジスタの寿命を短かく
する欠点があつた。
本発明は、前記の欠点を除去し、送信起動時に
送信電力があらかじめ設定された出力電力の値を
超えることのない自動送信電力制御回路を提供す
ることを目的とする。
送信電力があらかじめ設定された出力電力の値を
超えることのない自動送信電力制御回路を提供す
ることを目的とする。
本発明は、検出回路の出力電圧と、受信状態か
ら送信状態へ切替わるとともに基準電圧より高い
電圧から単調に減少し、所定時間後に基準電圧よ
り低い電圧になる電圧とを加算して比較回路へ加
える構成を特徴とする。
ら送信状態へ切替わるとともに基準電圧より高い
電圧から単調に減少し、所定時間後に基準電圧よ
り低い電圧になる電圧とを加算して比較回路へ加
える構成を特徴とする。
すなわち、本発明は、電力増幅回路の出力電力
を検出する検出回路と、基準電圧発生回路と、こ
の基準電圧発生回路の出力を一方の入力とし、前
記検出回路の出力を他方の入力とする比較回路
と、この比較回路の出力により前記電力増幅回路
の出力電力が一定になるように自動制御する制御
回路とを備えた無線送信機の自動送信電力制御回
路において、前記比較回路の入力に設けられた電
圧加算回路と、この無線送信機の起動時からこの
自動送信出力制御回路のループ応答時間よりやや
長い時間が経過するまでの時間にわたり、前記電
力増幅回路の出力電力が所定の基準より小さく制
御される値から所定の基準に制御される値まで単
調に変化する電圧を前記電圧加算回路の入力に与
える起動電圧発生回路とを備えたことを特徴とす
る。また、起動電圧発生回路はこの無線送信機と
交互に動作する無線受信機の電源電圧を利用する
ことができる。
を検出する検出回路と、基準電圧発生回路と、こ
の基準電圧発生回路の出力を一方の入力とし、前
記検出回路の出力を他方の入力とする比較回路
と、この比較回路の出力により前記電力増幅回路
の出力電力が一定になるように自動制御する制御
回路とを備えた無線送信機の自動送信電力制御回
路において、前記比較回路の入力に設けられた電
圧加算回路と、この無線送信機の起動時からこの
自動送信出力制御回路のループ応答時間よりやや
長い時間が経過するまでの時間にわたり、前記電
力増幅回路の出力電力が所定の基準より小さく制
御される値から所定の基準に制御される値まで単
調に変化する電圧を前記電圧加算回路の入力に与
える起動電圧発生回路とを備えたことを特徴とす
る。また、起動電圧発生回路はこの無線送信機と
交互に動作する無線受信機の電源電圧を利用する
ことができる。
本発明の実施例について図面を参照して説明す
る。第２図は本発明一実施例自動送信電力制御回
路のブロツク構成図である。第２図において、励
振回路１０の出力は電力増幅回路２０に接続さ
れ、電力増幅回路２０の出力電力は検出回路３０
に接続される。基準電圧発生回路４０から基準電
圧V0が比較回路５０の一方の入力に接続され。
比較回路５０の出力は制御回路６０に接続され、
制御回路６０から制御信号が電力増幅回路２０に
接続される。
る。第２図は本発明一実施例自動送信電力制御回
路のブロツク構成図である。第２図において、励
振回路１０の出力は電力増幅回路２０に接続さ
れ、電力増幅回路２０の出力電力は検出回路３０
に接続される。基準電圧発生回路４０から基準電
圧V0が比較回路５０の一方の入力に接続され。
比較回路５０の出力は制御回路６０に接続され、
制御回路６０から制御信号が電力増幅回路２０に
接続される。
ここに本発明の特徴とするところは、一点鎖線
で囲まれた電圧加算部分である。すなわち、前記
検出回路３０から検出電圧と起動電圧発生回路７
０から出力電圧とが、加算回路８０に接続され
る。加算回路８０から出力電圧が、前記比較回路
５０の他の入力に接続される。自動送信電力制御
回路は、励振回路１０、電力増幅回路２０、検出
回路３０、基準電圧発生回路４０、比較回路５
０、制御回路６０および本発明の電圧加算部分よ
り構成される。
で囲まれた電圧加算部分である。すなわち、前記
検出回路３０から検出電圧と起動電圧発生回路７
０から出力電圧とが、加算回路８０に接続され
る。加算回路８０から出力電圧が、前記比較回路
５０の他の入力に接続される。自動送信電力制御
回路は、励振回路１０、電力増幅回路２０、検出
回路３０、基準電圧発生回路４０、比較回路５
０、制御回路６０および本発明の電圧加算部分よ
り構成される。
このような構成の自動送信電力制御回路の動作
について説明する。第２図において、受信状態の
ときには、起動電圧発生回路７０から基準電圧
V0より高い電圧が比較回路５０へ加えられるた
めに、制御回路６０から制御電圧が電力増幅回路
２０へ加えられず出力電圧が出ないように構成さ
れている。
について説明する。第２図において、受信状態の
ときには、起動電圧発生回路７０から基準電圧
V0より高い電圧が比較回路５０へ加えられるた
めに、制御回路６０から制御電圧が電力増幅回路
２０へ加えられず出力電圧が出ないように構成さ
れている。
受信状態より送信状態へ切替わると、励新回路
１０の出力が電力増幅回路２０へ加えられるとと
もに、比較回路５０へ加えられる起動電圧発生回
路７０の出力電圧も基準電圧V0より高い電圧よ
り徐々に低下する。起動電圧発生回路７０の出力
電圧が基準電圧V0と同じ値を少し低下すると、
制御回路６０からの制御電圧が電力増幅回路２０
へ加えられ出力電力が出力され、この出力電力を
検出回路３０で検出し、この検出電圧と、電圧発
生回路７０の出力電圧と加算して、比較回路５０
へ加える閉ループが動作する。ここで、前記起動
電圧発生回路７０の出力電圧が基準電圧V0より
高い電圧より「０」ボルトになるまでの時間は、
前記閉ループの応答時間よりも長くしてある。
１０の出力が電力増幅回路２０へ加えられるとと
もに、比較回路５０へ加えられる起動電圧発生回
路７０の出力電圧も基準電圧V0より高い電圧よ
り徐々に低下する。起動電圧発生回路７０の出力
電圧が基準電圧V0と同じ値を少し低下すると、
制御回路６０からの制御電圧が電力増幅回路２０
へ加えられ出力電力が出力され、この出力電力を
検出回路３０で検出し、この検出電圧と、電圧発
生回路７０の出力電圧と加算して、比較回路５０
へ加える閉ループが動作する。ここで、前記起動
電圧発生回路７０の出力電圧が基準電圧V0より
高い電圧より「０」ボルトになるまでの時間は、
前記閉ループの応答時間よりも長くしてある。
また、閉ループは、加算回路８０から比較回路
５０へ加えられる電圧を常に基準電圧V0と等し
くするように動作する。すなわち、起動電圧発生
回路７０から加算回路８０へ加えられる電圧が
徐々に低下して「０」ボルトになるとすれば、閉
ループは、検出回路３０の検出電圧を「０」ボル
トから徐々に増加して基準電圧V0と等しくする
ように動作する。これにより、電力増幅回路２０
の出力電力があらかじめ設定された出力電力より
も過大となることを防止することができる。
５０へ加えられる電圧を常に基準電圧V0と等し
くするように動作する。すなわち、起動電圧発生
回路７０から加算回路８０へ加えられる電圧が
徐々に低下して「０」ボルトになるとすれば、閉
ループは、検出回路３０の検出電圧を「０」ボル
トから徐々に増加して基準電圧V0と等しくする
ように動作する。これにより、電力増幅回路２０
の出力電力があらかじめ設定された出力電力より
も過大となることを防止することができる。
第３図は第２図をさらに具体的に示した一実施
例であり、シンプレツクス方式無線機に用いた場
合である。第３図において、第２図と同一の部分
は同一符号で示す。受信状態では基準電圧V0よ
りも高い電圧を発生し、送信状態へ切替えるとと
もに徐々に「０」ボルトになる電圧を発生する起
動電圧発生回路７０は、受信機回路７１の電源電
圧＋VRをそのまま用いている。７２は受信機回
路７１の電源に接続されているコンデンサを示
し、受信状態より送信状態へ切替わると、受信状
態のときに、コンデン７２に蓄えられた電荷のデ
イスチヤージによつて、受信電源電圧＋VRが
徐々に「０」ボルトになる特性を利用している。
例であり、シンプレツクス方式無線機に用いた場
合である。第３図において、第２図と同一の部分
は同一符号で示す。受信状態では基準電圧V0よ
りも高い電圧を発生し、送信状態へ切替えるとと
もに徐々に「０」ボルトになる電圧を発生する起
動電圧発生回路７０は、受信機回路７１の電源電
圧＋VRをそのまま用いている。７２は受信機回
路７１の電源に接続されているコンデンサを示
し、受信状態より送信状態へ切替わると、受信状
態のときに、コンデン７２に蓄えられた電荷のデ
イスチヤージによつて、受信電源電圧＋VRが
徐々に「０」ボルトになる特性を利用している。
励振回路１０の出力は、電力増幅回路２０へ加
えられ、電力増幅回路２０は、トランジスタ６
１，６２により電力増幅回路２０の電源電圧が制
御され、その出力電力が制御される。この出力電
力は、検出回路３０で検出整流されて抵抗８１，
８２、ダイオード８３で構成される加算回路８０
により、前記起動電圧発生回路７０の出力電圧と
加算され、比較回路５０の逆相入力端子へ加えら
れる。また、比較回路５０は、演算増幅器５２と
抵抗５１とよりなり、基準電圧発生回路４０より
の基準電圧V0が比較回路５０の同相入力端子へ
加えられるように構成されている。
えられ、電力増幅回路２０は、トランジスタ６
１，６２により電力増幅回路２０の電源電圧が制
御され、その出力電力が制御される。この出力電
力は、検出回路３０で検出整流されて抵抗８１，
８２、ダイオード８３で構成される加算回路８０
により、前記起動電圧発生回路７０の出力電圧と
加算され、比較回路５０の逆相入力端子へ加えら
れる。また、比較回路５０は、演算増幅器５２と
抵抗５１とよりなり、基準電圧発生回路４０より
の基準電圧V0が比較回路５０の同相入力端子へ
加えられるように構成されている。
受信状態のときに、基準電圧V0が比較回路５
０の同相入力端子へ加えられ、基準電圧V0より
も高い受信電源電圧VRが抵抗８２とダイオード
８３を経由して比較回路５０の逆相入力端子へ加
えられることにより、比較回路５０の出力は
「０」ボルトとなる。したがつて、トランジスタ
６１，６２よりなる制御回路６０は動作せず、電
力増幅回路２０へ制御電圧が加わらないため出力
電力は送出されない。また、制御電圧がかからな
いため、電力増幅回路２０の暗電流を流さない効
果もあり、受信時の消費電流を低減する効果もあ
る。
０の同相入力端子へ加えられ、基準電圧V0より
も高い受信電源電圧VRが抵抗８２とダイオード
８３を経由して比較回路５０の逆相入力端子へ加
えられることにより、比較回路５０の出力は
「０」ボルトとなる。したがつて、トランジスタ
６１，６２よりなる制御回路６０は動作せず、電
力増幅回路２０へ制御電圧が加わらないため出力
電力は送出されない。また、制御電圧がかからな
いため、電力増幅回路２０の暗電流を流さない効
果もあり、受信時の消費電流を低減する効果もあ
る。
受信状態から送信状態へ切替わると、前述した
ように、起動電圧発生回路７０の出力は、コンデ
ンサ７２と受信機回路７１の負荷による時定数で
徐々に受信電源電圧＋VRから低下し「０」ボル
トになる。ここで、第４図ａは起動電圧発生回路
７０の出力電圧対時間の特性を示す図である。ま
た、第４図ｂは検出回路３０の検出電圧対時間の
特性を示す図。第４図ｃは基準電圧V0対時間の
特性を示す図である。第４図において、時間t1は
受信状態から送信状態へ切替わつた時間を示す。
時間t2にて、起動電圧発生回路７０の出力電圧が
基準電圧V0と等しくなると閉ループが動作する。
以後、起動電圧発生回路７０の出力電圧と検出回
路３０の検出電圧との和が基準電圧V0に等しく
なるよう閉ループが送信出力を制御するため、検
出電圧の時間特性は、第４図ｂに示すように徐々
に増加する特性となる。したがつて、電力増幅回
路２０の出力電圧は、送信起動時に設定値を超え
ることなく制御され、電力用トランジスタの過大
入力による劣化は防止される。
ように、起動電圧発生回路７０の出力は、コンデ
ンサ７２と受信機回路７１の負荷による時定数で
徐々に受信電源電圧＋VRから低下し「０」ボル
トになる。ここで、第４図ａは起動電圧発生回路
７０の出力電圧対時間の特性を示す図である。ま
た、第４図ｂは検出回路３０の検出電圧対時間の
特性を示す図。第４図ｃは基準電圧V0対時間の
特性を示す図である。第４図において、時間t1は
受信状態から送信状態へ切替わつた時間を示す。
時間t2にて、起動電圧発生回路７０の出力電圧が
基準電圧V0と等しくなると閉ループが動作する。
以後、起動電圧発生回路７０の出力電圧と検出回
路３０の検出電圧との和が基準電圧V0に等しく
なるよう閉ループが送信出力を制御するため、検
出電圧の時間特性は、第４図ｂに示すように徐々
に増加する特性となる。したがつて、電力増幅回
路２０の出力電圧は、送信起動時に設定値を超え
ることなく制御され、電力用トランジスタの過大
入力による劣化は防止される。
前記例では、送信開始後に単調変化して所定値
に至る電圧を検出回路に加算するように説明した
が、これは基準電圧の側に加算しても同様の効果
を得ることができる。
に至る電圧を検出回路に加算するように説明した
が、これは基準電圧の側に加算しても同様の効果
を得ることができる。
以上説明したように、本発明は、起動電圧発生
回路および加算回路を設け、送信出力電力の検出
電圧と起動電圧発生回路の電力電圧とを加算して
比較回路へ加えるようにすることにより、送信出
力電力の立上り時の過大出力の送出の防止および
電力トランジスタの過大入力による劣化を防止す
る優れた効果がある。
回路および加算回路を設け、送信出力電力の検出
電圧と起動電圧発生回路の電力電圧とを加算して
比較回路へ加えるようにすることにより、送信出
力電力の立上り時の過大出力の送出の防止および
電力トランジスタの過大入力による劣化を防止す
る優れた効果がある。
第１図は従来例の自動送信電力制御回路のブロ
ツク構成図。第２図は本発明一実施例自動送信電
力制御回路のブロツク構成図。第３図はその具体
的な回路図。第４図は起動電圧発生回路の出力電
圧、検出回路の出力電圧および基準電圧と時間と
の関係を示す図。 １０……励振回路、２０……電力増幅回路、３
０……検出回路、４０……基準電圧発生回路、５
０……比較回路、５１……抵抗、５２……演算増
幅器、６０……制御回路、６１，６２……トラン
ジスタ、７０……起動電圧発生回路、７１……受
信機回路、７２……コンデンサ、８０……加算回
路、８１，８２……抵抗、８３……ダイオード。
ツク構成図。第２図は本発明一実施例自動送信電
力制御回路のブロツク構成図。第３図はその具体
的な回路図。第４図は起動電圧発生回路の出力電
圧、検出回路の出力電圧および基準電圧と時間と
の関係を示す図。 １０……励振回路、２０……電力増幅回路、３
０……検出回路、４０……基準電圧発生回路、５
０……比較回路、５１……抵抗、５２……演算増
幅器、６０……制御回路、６１，６２……トラン
ジスタ、７０……起動電圧発生回路、７１……受
信機回路、７２……コンデンサ、８０……加算回
路、８１，８２……抵抗、８３……ダイオード。
Claims (1)
- 【特許請求の範囲】 １ 電力増幅回路の出力電力を検出する検出回路
と、 基準電圧発生回路と、 この基準電圧発生回路の出力を一方の入力と
し、前記検出回路の出力を他方の入力とする比較
回路と、 この比較回路の出力により前記電力増幅回路の
出力電力が一定となるように自動制御する制御回
路と を備えた無線送信機の自動送信電力制御回路にお
いて、 前記比較回路の入力に設けられた電圧加算回路
と、 この無線送信機の起動時からこの自動送信出力
制御回路のループ応答時間より長い時間が経過す
るまでの時間にわたり、前記電力増幅回路の出力
電力が所定の基準より小さく制御される値から所
定の基準に制御される値まで単調に変化する電圧
を前記電圧加算回路の入力に与える起動電圧発生
回路と を備えたことを特徴とする自動送信電力制御回
路。 ２ 起動電圧発生回路はこの無線送信機と交互に
動作する無線受信機の電源電圧を利用するように
構成された特許請求の範囲第１項に記載の自動送
信電力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23593783A JPS60126925A (ja) | 1983-12-13 | 1983-12-13 | 自動送信電力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23593783A JPS60126925A (ja) | 1983-12-13 | 1983-12-13 | 自動送信電力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60126925A JPS60126925A (ja) | 1985-07-06 |
| JPH0320934B2 true JPH0320934B2 (ja) | 1991-03-20 |
Family
ID=16993431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23593783A Granted JPS60126925A (ja) | 1983-12-13 | 1983-12-13 | 自動送信電力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126925A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134740U (ja) * | 1989-04-17 | 1990-11-08 | ||
| JP2937673B2 (ja) * | 1993-01-25 | 1999-08-23 | 株式会社東芝 | 通信装置 |
| JP2008048026A (ja) * | 2006-08-11 | 2008-02-28 | Kenwood Corp | 通信装置の制御方法及び通信装置 |
-
1983
- 1983-12-13 JP JP23593783A patent/JPS60126925A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60126925A (ja) | 1985-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1383033B1 (en) | Power limiting time delay circuit | |
| US5581453A (en) | Power supply with switched starting circuit | |
| US4956761A (en) | Switching power source apparatus of ringing choke converter system | |
| US20020131279A1 (en) | Method and apparatus for reducing standby power in power supplies | |
| JP4723791B2 (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
| US4155112A (en) | Power supply circuitry | |
| US5175675A (en) | Switching regulator in which oscillation is maintained below a predetermined frequency | |
| JP2876829B2 (ja) | 電源電圧制御切換え回路 | |
| US3988694A (en) | Automatic level controller | |
| GB2151375A (en) | A series voltage regulator | |
| EP0346478A1 (en) | Switching regulator | |
| JP2007135277A (ja) | スイッチング電源装置 | |
| US5698908A (en) | Buffered DC power supply system | |
| JP4107052B2 (ja) | 多出力電源装置 | |
| JPH06351231A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0320934B2 (ja) | ||
| US4318036A (en) | Pulse width modulator for a television receiver | |
| US20030006848A1 (en) | Frequency synthesizer having a phase-locked loop with circuit for reducing power-on switching transients | |
| JPS59103413A (ja) | 自動レベル制御回路 | |
| US6081433A (en) | Switching power supply apparatus | |
| US6801063B1 (en) | Charge compensated bootstrap driving circuit | |
| US20010019493A1 (en) | Power output circuit having a pluse-width modulation mode and a permanently closed mode | |
| JP2003274645A (ja) | 高力率電源の制御回路及びこの制御回路を備えた電源 | |
| US4723278A (en) | Voice circuit of telephone | |
| JP4332935B2 (ja) | テレビジョン受信機 |