JP2579931B2 - 発光表示装置 - Google Patents
発光表示装置Info
- Publication number
- JP2579931B2 JP2579931B2 JP7352287A JP7352287A JP2579931B2 JP 2579931 B2 JP2579931 B2 JP 2579931B2 JP 7352287 A JP7352287 A JP 7352287A JP 7352287 A JP7352287 A JP 7352287A JP 2579931 B2 JP2579931 B2 JP 2579931B2
- Authority
- JP
- Japan
- Prior art keywords
- nucleation
- substrate
- sio
- light emitting
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、発光表示装置に関するものである。
［従来の技術］ 発光ダイオード（LED）は用途に応じてさまざまの形
状に加工され、あるいは文字体のパイロットランプ，数
字表示素子として商品化されている。
状に加工され、あるいは文字体のパイロットランプ，数
字表示素子として商品化されている。
他方、大面積のLED表示素子としては、幾つもの素子
をハイブリッド化したものが試作されているに過ぎな
い。また、モノリシックの素子としては、数センチ角の
キャラクタ表示のものが実用化されているにすぎない。
をハイブリッド化したものが試作されているに過ぎな
い。また、モノリシックの素子としては、数センチ角の
キャラクタ表示のものが実用化されているにすぎない。
［発明が解決しようとする問題点］ このように、従来のLED素子はダイオードの作製に単
結晶の基板を用いているため、表示面積に関して一定の
制約がある。
結晶の基板を用いているため、表示面積に関して一定の
制約がある。
また、単結晶基板の価格が高いために、単一の素子に
ついてみても製造コストの低減は困難である。
ついてみても製造コストの低減は困難である。
さらに、化合物半導体単結晶は機械的強度が低いため
に、素子作製のプロセス中の取扱いには特別の注意を必
要とするという欠点がみられる。
に、素子作製のプロセス中の取扱いには特別の注意を必
要とするという欠点がみられる。
よって、本発明の目的は上述の点に鑑み、下地基板の
種別に拘りなく所望の発光領域を有する発光表示装置を
得ることにある。
種別に拘りなく所望の発光領域を有する発光表示装置を
得ることにある。
［問題点を解決するための手段］ かかる目的を達成するために、本発明に係る発光表示
装置では、SiO2からなる核形成密度の小さい非核形成面
（SNDS）と、該非核形成面に隣接、制御して設けられる
とともに、単一核のみより結晶成長するに充分小さい面
積を有し、前記非核形成面の核形成密度（NDS）より大
きい核形成密度（NDL）を有する核形成面とを有する基
体と、前記単一核に対する結晶形成処理条件を切換える
ことにより得られたｐ−ｎ接合領域とを具備する。
装置では、SiO2からなる核形成密度の小さい非核形成面
（SNDS）と、該非核形成面に隣接、制御して設けられる
とともに、単一核のみより結晶成長するに充分小さい面
積を有し、前記非核形成面の核形成密度（NDS）より大
きい核形成密度（NDL）を有する核形成面とを有する基
体と、前記単一核に対する結晶形成処理条件を切換える
ことにより得られたｐ−ｎ接合領域とを具備する。
また、その他の本発明に係る発光表示装置ではSiO2か
らなる核形成密度の小さい非核形成面（SNDS）と、該非
核形成面に隣接、制御して設けられるとともに、単一核
のみより結晶成長するに充分小さい面積を有し、前記非
核形成面の核形成密度（NDS）より大きい核形成密度（N
DL）を有する核形成面とを有する基体と、前記単一核か
ら成長した所望の導電型に制御された単結晶領域と、前
記導電型領域上に設けられた絶縁層と、前記絶縁層上に
設けられた金属層とを具備する。
らなる核形成密度の小さい非核形成面（SNDS）と、該非
核形成面に隣接、制御して設けられるとともに、単一核
のみより結晶成長するに充分小さい面積を有し、前記非
核形成面の核形成密度（NDS）より大きい核形成密度（N
DL）を有する核形成面とを有する基体と、前記単一核か
ら成長した所望の導電型に制御された単結晶領域と、前
記導電型領域上に設けられた絶縁層と、前記絶縁層上に
設けられた金属層とを具備する。
［作 用］ 本発明では、下地基板のの材料に制約されることなく
（例えば基板の材料，構成，大きさ等に制約されること
なく）その上に粒界を含まない単結晶島（あるいは粒界
の位置が制御された多結晶）を作製する際に、ｐ−ｎ接
合またはMIS構造を形成し、発光ダイオードとして機能
させる。
（例えば基板の材料，構成，大きさ等に制約されること
なく）その上に粒界を含まない単結晶島（あるいは粒界
の位置が制御された多結晶）を作製する際に、ｐ−ｎ接
合またはMIS構造を形成し、発光ダイオードとして機能
させる。
本願発明では、絶縁性非晶質であるSiO2層の上に所望
の位置に単結晶層を形成することで、発光表示装置を構
成している。もし、絶縁性非晶質基板の上に単結晶層を
形成できれば、基板がらみの寄生容量が小さくなること
や、放射線に強いといった利点があるため、素子の特性
を考慮すると、都合が良くなる。ところが、絶縁性非晶
質基板は、単結晶ではなく非晶質であるために、このよ
うな基板上への単結晶層の形成は、従来、極めて難しか
った。これに対して、前記の本願発明の構成によれば、
基板上の所望の制御された位置に、かつ、SiO2絶縁層上
に単結晶層を形成することにより、特性の安定した発光
表示装置を得ることができる。
の位置に単結晶層を形成することで、発光表示装置を構
成している。もし、絶縁性非晶質基板の上に単結晶層を
形成できれば、基板がらみの寄生容量が小さくなること
や、放射線に強いといった利点があるため、素子の特性
を考慮すると、都合が良くなる。ところが、絶縁性非晶
質基板は、単結晶ではなく非晶質であるために、このよ
うな基板上への単結晶層の形成は、従来、極めて難しか
った。これに対して、前記の本願発明の構成によれば、
基板上の所望の制御された位置に、かつ、SiO2絶縁層上
に単結晶層を形成することにより、特性の安定した発光
表示装置を得ることができる。
［実施例］ 以下、実施例に基づいて本発明を詳細に説明する。
実施例１ 第１図（Ａ）〜第１図（Ｊ）は本発明を適用したGaP
発光ダイオードの一実施例を示す作製工程図である。
発光ダイオードの一実施例を示す作製工程図である。
第１図（Ａ）： 基板１の表面にSiH4とO2を用いたCVD法またはスパッ
ター法で1000Å程度のSiO2を堆積した。このSiO22は、
明らかに絶縁性で非晶質な層である。
ター法で1000Å程度のSiO2を堆積した。このSiO22は、
明らかに絶縁性で非晶質な層である。
第１図（Ｂ）： フォトレジスト３を使ってSiO22上をパターニング
し、１μm2の窓部を残してマスキングした。そして、イ
オンインプランターを用いてP3-イオンを１×1016/c
m2、SiO22中に打込んだ。
し、１μm2の窓部を残してマスキングした。そして、イ
オンインプランターを用いてP3-イオンを１×1016/c
m2、SiO22中に打込んだ。
第１図（Ｃ）： SiO22のフォトレジストの窓にあたる部分に、Ｐイオ
ンの打ち込まれたシード部４を形成した。
ンの打ち込まれたシード部４を形成した。
第１図（Ｄ）： PCl3雰囲気中で900℃10分間熱処理を行い、次にMOCVD
法を使ってGaPの単結晶島５を成長させた。原料にはト
リメチルガリウム（TMG）およびPH3を用いた。PH3は反
応管へ導入される直前に熱クラッキング法によって分解
し、供給した。V/III比（III族に対するＶ族のモル比）
は2.1であり、希釈ガスはH2である。反応圧力は常圧、
基板温度は850℃である。
法を使ってGaPの単結晶島５を成長させた。原料にはト
リメチルガリウム（TMG）およびPH3を用いた。PH3は反
応管へ導入される直前に熱クラッキング法によって分解
し、供給した。V/III比（III族に対するＶ族のモル比）
は2.1であり、希釈ガスはH2である。反応圧力は常圧、
基板温度は850℃である。
ｐ型GaPを成長させるためには、ジエチル亜鉛（DEZ
n）を0.02％混入させた。
n）を0.02％混入させた。
第１図（Ｅ）→第１図（Ｆ）： ｐ型GaP5が所望の大きさまで成長したところで、ドー
ピングガスをDEZnから水素化セレン（H2Se）へ切り替え
てｎ型GaP6を成長させた。H2Seは0.05％混入した。
ピングガスをDEZnから水素化セレン（H2Se）へ切り替え
てｎ型GaP6を成長させた。H2Seは0.05％混入した。
第１図（Ｇ）： 成長した単結晶島5,6を機械的研磨により平坦化し
た。
た。
第１図（Ｈ）： レジストでネガのパターンを作った後、Au−Ni（20:
1）を3000Å蒸着した。溶剤を使ってレジストを溶か
し、不要な部分をリフトオフしてｎ側電極７を形成し
た。さらに、H2雰囲気550℃で２分間加熱した。
1）を3000Å蒸着した。溶剤を使ってレジストを溶か
し、不要な部分をリフトオフしてｎ側電極７を形成し
た。さらに、H2雰囲気550℃で２分間加熱した。
第１図（Ｉ）： SiO28をスパッター法で4000Å堆積し、フォトリソグ
ラフィー技術を用いてｎ層へのコンタクトホールを形成
した。
ラフィー技術を用いてｎ層へのコンタクトホールを形成
した。
第１図（Ｊ）： Ag−In−Zn（8:1:1）を蒸着で6000Å堆積し、フォト
レジストにてパターニングを行い、その後にCCl2F2を使
ったドライエッチング法によってｐ側電極９を形成し
た。さらに、Ar雰囲気650℃で５分間加熱した。
レジストにてパターニングを行い、その後にCCl2F2を使
ったドライエッチング法によってｐ側電極９を形成し
た。さらに、Ar雰囲気650℃で５分間加熱した。
基板１としてSiO2のような透明な材料を用いた場合
は、素子下部から基板１を通して発光する。これとは逆
に、基板１がアルミナのように不透明な場合は、電極7,
9のコンタクト部以外をITOなどの透明電極とすることに
より、基板より手前の方向（図の上方）から発光させる
ことができる。
は、素子下部から基板１を通して発光する。これとは逆
に、基板１がアルミナのように不透明な場合は、電極7,
9のコンタクト部以外をITOなどの透明電極とすることに
より、基板より手前の方向（図の上方）から発光させる
ことができる。
実施例２ 第２図（Ａ）〜第２図（Ｉ）は、MIS型LEDのひとつで
あるGaN発光ダイオードを作製するための工程図であ
る。以下に、各工程を説明する。
あるGaN発光ダイオードを作製するための工程図であ
る。以下に、各工程を説明する。
第２図（Ａ）： 基板10の表面にSiH4とO2を用いたCVD法またはスパッ
ター法などによって、SiO2膜11を1000Å程度堆積した。
ター法などによって、SiO2膜11を1000Å程度堆積した。
第２図（Ｂ）： 次に、イオンプレーティング法を用いてAl2O3膜を300
Å堆積した。すなわち、アーク放電型イオンプレーティ
ング装置を用いて10-5Torrまで排気した後、O2ガスの１
〜３×10-4Torrまで導入し、イオン化電極50V（出力500
W），基板電位−50V,基板温度400℃の条件でAl2O3を堆
積した。その後にレジストパターニングし、エッチャン
ト（H3PO4:NHO3:CH3COOH:H2＝16:1:2:140℃）を用いて
1.5μｍにパターニングし、これによりAl2O3のシード部
12を形成した。
Å堆積した。すなわち、アーク放電型イオンプレーティ
ング装置を用いて10-5Torrまで排気した後、O2ガスの１
〜３×10-4Torrまで導入し、イオン化電極50V（出力500
W），基板電位−50V,基板温度400℃の条件でAl2O3を堆
積した。その後にレジストパターニングし、エッチャン
ト（H3PO4:NHO3:CH3COOH:H2＝16:1:2:140℃）を用いて
1.5μｍにパターニングし、これによりAl2O3のシード部
12を形成した。
第２図（Ｃ）： PCl3雰囲気で950℃,10分間熱処理を行い、次にMOCVD
法によりｎ型GaNの単結晶島13を成長させた。原料ガス
はトリメチルガリウム（TMG），アンモニア（NH3）を用
い、Ｖ族/III族モル比は120,希釈ガスはH2である。反応
圧力は常圧とし、基板温度は1000℃とした。
法によりｎ型GaNの単結晶島13を成長させた。原料ガス
はトリメチルガリウム（TMG），アンモニア（NH3）を用
い、Ｖ族/III族モル比は120,希釈ガスはH2である。反応
圧力は常圧とし、基板温度は1000℃とした。
第２図（Ｄ）： 成長したGaNの単結晶島13を機械的研磨により平坦化
した。
した。
第２図（Ｅ）→第２図（Ｆ）： フォトレジスト14でパターニングしてからZn2+イオン
15を１×1016/cm2打ち込み、H2雰囲気で900℃,5分間加
熱し、絶縁層16（高抵抗GaN層）を形成した。
15を１×1016/cm2打ち込み、H2雰囲気で900℃,5分間加
熱し、絶縁層16（高抵抗GaN層）を形成した。
第２図（Ｇ）： レジストでネガのパターンを作った後、In−Alを2000
Å蒸着した。次に、溶剤を使ってレジストを溶かして不
要な部分をリフトオフし、電極17を形成した。
Å蒸着した。次に、溶剤を使ってレジストを溶かして不
要な部分をリフトオフし、電極17を形成した。
第２図（Ｈ）： SiO218をスパッター法で3000Å堆積し、フォトリソグ
ラフィー技術を用いて絶縁層16へのコンタクトホールを
形成した。
ラフィー技術を用いて絶縁層16へのコンタクトホールを
形成した。
第２図（Ｉ）： In−Alを5000Å蒸着し、パターニングして絶縁層16側
の電極19を形成した。エッチャントとしてFeCl3:HCl:H2
O＝2:3:10を用いた。
の電極19を形成した。エッチャントとしてFeCl3:HCl:H2
O＝2:3:10を用いた。
（注） GaN MIS型LEDについては、既に「RCA Review
34（1976）,P.336 J.I.Pankov著」として発表がなされ
ている。
34（1976）,P.336 J.I.Pankov著」として発表がなされ
ている。
以上述べたGaP,GaNNの選択核形成LED製造工程は、前
述のMOCVD法だけでなく、MBE法やLPE法を用いても同様
に行うことができる。また、GaPやGaN以外の他の化合物
半導体材料にも同様に適用することができる。
述のMOCVD法だけでなく、MBE法やLPE法を用いても同様
に行うことができる。また、GaPやGaN以外の他の化合物
半導体材料にも同様に適用することができる。
第３図は、第１の実施例として先に説明したｐ−ｎ接
合型LEDを単一基板上に複数個配列して成るLEDアレーの
平面図である。本図に示す５はｎ型GaP結晶、６はｐ型G
aP結晶、７および９は電極である（第１図（Ｇ）〜第１
図（Ｊ）参照）。
合型LEDを単一基板上に複数個配列して成るLEDアレーの
平面図である。本図に示す５はｎ型GaP結晶、６はｐ型G
aP結晶、７および９は電極である（第１図（Ｇ）〜第１
図（Ｊ）参照）。
また、ｐ−ｎ接合型LEDの他に、第２の実施例として
説明したMIS型LEDを用いてLEDアレーを形成することも
可能である。
説明したMIS型LEDを用いてLEDアレーを形成することも
可能である。
更に、複数の発光色を有するLEDをLEDアレー内に配列
することにより、例えばＲ・Ｇ・Ｂ発光のLEDを配列す
ることにより、カラー画像表示器を構成することも可能
である。ここで、Ｒ（赤色）発光LEDとしてはGaAsPを、
Ｇ（緑色）発光LEDとしてはGaPを、Ｂ（青色）発光LED
としてはGaNを用いるのが好適である。
することにより、例えばＲ・Ｇ・Ｂ発光のLEDを配列す
ることにより、カラー画像表示器を構成することも可能
である。ここで、Ｒ（赤色）発光LEDとしてはGaAsPを、
Ｇ（緑色）発光LEDとしてはGaPを、Ｂ（青色）発光LED
としてはGaNを用いるのが好適である。
［発明の効果］ 本発明を実施することによって、任意の下地基板上の
任意の位置にLED素子を容易に作製することができる。
任意の位置にLED素子を容易に作製することができる。
このことにより、従来多数のLED素子をハイブリッド
化して作っていた大形表示デバイスなども、モノリシッ
ク構成として容易に作製することができる。
化して作っていた大形表示デバイスなども、モノリシッ
ク構成として容易に作製することができる。
また、１次元光源あるいは２次元（面発光）光源も、
モノリシック構成としたLEDアレーにより作製できるよ
うになる。
モノリシック構成としたLEDアレーにより作製できるよ
うになる。
さらに、本発明によれば、セラミック等の基板上にLE
Dを形成することも可能となるので、製造コストの低減
を図ることが可能になる。
Dを形成することも可能となるので、製造コストの低減
を図ることが可能になる。
第１図（Ａ）〜第１図（Ｊ）はpn型LEDの作製工程図、 第２図（Ａ）〜第２図（Ｉ）はMIS型LEDの作製工程図、 第３図はLEDフラットパネルディスプレイを示す平面図
である。 １……基板、 ２……SiO2膜、 ３……フォトレジスト、 ４……シード部（ｐイオン打込域）、 ５……ｐ型GaP結晶、 ６……ｎ型GaP結晶、 ７……Au−Ni電極、 ８……SiO2膜、 ９……Ag−In−Zn合金電極、 10……基板、 11……SiO2膜、 12……シード部（Al2O3膜）、 13……ｎ型GaN結晶、 14……フォトレジスト、 15……Znイオン、 16……絶縁性GaN領域、 17……In−Al電極、 18……SiO2膜、 19……In−Al電極。
である。 １……基板、 ２……SiO2膜、 ３……フォトレジスト、 ４……シード部（ｐイオン打込域）、 ５……ｐ型GaP結晶、 ６……ｎ型GaP結晶、 ７……Au−Ni電極、 ８……SiO2膜、 ９……Ag−In−Zn合金電極、 10……基板、 11……SiO2膜、 12……シード部（Al2O3膜）、 13……ｎ型GaN結晶、 14……フォトレジスト、 15……Znイオン、 16……絶縁性GaN領域、 17……In−Al電極、 18……SiO2膜、 19……In−Al電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−136223（ＪＰ，Ａ) 特開 昭58−98919（ＪＰ，Ａ) 特開 昭61−234577（ＪＰ，Ａ) 実開 昭59−143055（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】SiO2からなる核形成密度の小さい非核形成
面（SNDS）と、 該非核形成面に隣接し、制御して設けられるとともに、
単一核のみより結晶成長するに充分小さい面積を有し、
前記非核形成面の核形成密度（NDS）より大きい核形成
密度（NDL）を有する核形成面とを有する基体と、 前記単一核に対する結晶形成処理条件を切換えることに
より得られたｐ−ｎ接合領域と を具備したことを特徴とするｐ−ｎ接合型発光装置。 - 【請求項２】SiO2からなる核形成密度の小さい非核形成
面（SNDS）と、 該非核形成面に隣接し、制御して設けられるとともに、
単一核のみより結晶成長するに充分小さい面積を有し、
前記非核形成面の核形成密度（NDS）より大きい核形成
密度（NDL）を有する核形成面とを有する基体と、 前記単一核から成長した所望の導電型に制御された単結
晶領域と、 前記導電型領域上に設けられた絶縁層と、 前記絶縁層上に設けられた金属層と を具備したことを特徴とするMIS型発光表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352287A JP2579931B2 (ja) | 1987-03-27 | 1987-03-27 | 発光表示装置 |
| CA000562514A CA1321121C (en) | 1987-03-27 | 1988-03-25 | Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same |
| EP88302748A EP0285358A3 (en) | 1987-03-27 | 1988-03-28 | Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same |
| US07/515,351 US5010033A (en) | 1987-03-27 | 1990-04-30 | Process for producing compound semiconductor using an amorphous nucleation site |
| US07/851,238 US5304820A (en) | 1987-03-27 | 1992-03-13 | Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352287A JP2579931B2 (ja) | 1987-03-27 | 1987-03-27 | 発光表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63239988A JPS63239988A (ja) | 1988-10-05 |
| JP2579931B2 true JP2579931B2 (ja) | 1997-02-12 |
Family
ID=13520653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7352287A Expired - Fee Related JP2579931B2 (ja) | 1987-03-27 | 1987-03-27 | 発光表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579931B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410942B1 (en) * | 1999-12-03 | 2002-06-25 | Cree Lighting Company | Enhanced light extraction through the use of micro-LED arrays |
| JP3912219B2 (ja) * | 2002-08-01 | 2007-05-09 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898919A (ja) * | 1981-12-09 | 1983-06-13 | Ricoh Co Ltd | 結晶性炭化硅素膜の製造方法 |
| JPS59143055U (ja) * | 1983-03-11 | 1984-09-25 | 三洋電機株式会社 | ＺｎＳｅ青色発光素子 |
| JPS60136223A (ja) * | 1983-12-23 | 1985-07-19 | Sharp Corp | 炭化珪素半導体素子の製造方法 |
| JPS61234577A (ja) * | 1985-04-10 | 1986-10-18 | Seiko Epson Corp | 青色発光素子 |
-
1987
- 1987-03-27 JP JP7352287A patent/JP2579931B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63239988A (ja) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107833878B (zh) | 一种全色堆栈式外延的Micro-LED倒装阵列制备方法 | |
| EP0579897B1 (en) | Light-emitting device of gallium nitride compound semiconductor | |
| KR100298205B1 (ko) | 고집적삼색발광소자및그제조방법 | |
| US5650641A (en) | Semiconductor device having group III nitride compound and enabling control of emission color, and flat display comprising such device | |
| JP2681733B2 (ja) | 窒素−３族元素化合物半導体発光素子 | |
| JP2698796B2 (ja) | ３族窒化物半導体発光素子 | |
| US20020136932A1 (en) | GaN-based light emitting device | |
| JPH0897471A (ja) | ３族窒化物半導体発光素子 | |
| JP3654738B2 (ja) | ３族窒化物半導体発光素子 | |
| JP3795624B2 (ja) | 窒素−３族元素化合物半導体発光素子 | |
| JP2626431B2 (ja) | 窒素−３族元素化合物半導体発光素子 | |
| JPH09153644A (ja) | ３族窒化物半導体表示装置 | |
| JPH07263748A (ja) | ３族窒化物半導体発光素子及びその製造方法 | |
| JPH09162444A (ja) | 窒化物半導体多色発光素子及びその製造方法 | |
| US5659184A (en) | III-V compound semiconductor device with a polycrystalline structure with minimum grain size of 0.6 μm and printer and display device utilizing the same | |
| JP3620877B2 (ja) | ３族窒化物半導体平面発光素子 | |
| JP3725382B2 (ja) | 半導体素子の製造方法および半導体発光素子の製造方法 | |
| JP3207918B2 (ja) | Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 | |
| JPH0936427A (ja) | 半導体装置及びその製造方法 | |
| JP2579931B2 (ja) | 発光表示装置 | |
| JPH1174560A (ja) | ＧａＮ系化合物半導体発光素子およびその製造方法 | |
| JP2000286506A (ja) | ＧａＮ系発光素子 | |
| JPH07131068A (ja) | 窒素−３族元素化合物半導体発光素子 | |
| JPH06151966A (ja) | 窒素−３属元素化合物半導体発光素子 | |
| JP3184341B2 (ja) | 窒素−３族元素化合物半導体発光素子及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |