JP2577288B2 - Cutting method by groove alignment - Google Patents

Cutting method by groove alignment

Info

Publication number
JP2577288B2
JP2577288B2 JP35914591A JP35914591A JP2577288B2 JP 2577288 B2 JP2577288 B2 JP 2577288B2 JP 35914591 A JP35914591 A JP 35914591A JP 35914591 A JP35914591 A JP 35914591A JP 2577288 B2 JP2577288 B2 JP 2577288B2
Authority
JP
Japan
Prior art keywords
groove
cutting
alignment
cutting step
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35914591A
Other languages
Japanese (ja)
Other versions
JPH05183053A (en
Inventor
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP35914591A priority Critical patent/JP2577288B2/en
Publication of JPH05183053A publication Critical patent/JPH05183053A/en
Application granted granted Critical
Publication of JP2577288B2 publication Critical patent/JP2577288B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、表面に所定の回路パタ
ーンが設けられた半導体ウェーハをダイシング装置でチ
ップに切削する場合の、溝アライメントによる切削方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for cutting a semiconductor wafer having a predetermined circuit pattern on its surface into chips by using a dicing apparatus.

【0002】[0002]

【従来の技術】一般に、半導体ウェーハの表面には所定
の回路パターンが設けられ、この回路パターンはストリ
ートと称する格子状の直線によって区画されており、こ
のストリートに沿ってダイシング装置の回転ブレードで
切削することにより、半導体ウェーハからチップを形成
するようにしている。このように半導体ウェーハをダイ
シング装置で切削する際には、前記ストリートに回転ブ
レードを精密に位置決めする必要があり、この位置決め
方法としては例えば特開昭60−244803号公報に
開示されているように、光学的手段により回路パターン
を撮像し、その画像処理にて行うパターンマッチング方
式によっている。
2. Description of the Related Art In general, a predetermined circuit pattern is provided on the surface of a semiconductor wafer, and the circuit pattern is defined by grid-like straight lines called streets, and cut along the streets by a rotating blade of a dicing apparatus. By doing so, a chip is formed from a semiconductor wafer. When a semiconductor wafer is cut by a dicing apparatus in this manner, it is necessary to precisely position a rotating blade on the street, and this positioning method is disclosed in, for example, JP-A-60-244803. In addition, a circuit matching method is used in which a circuit pattern is imaged by optical means and the image is processed by the image processing.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、ダイオ
ード等の品種によっては、半導体ウェーハをいきなりチ
ップに切削しないで先ず所定の箇所にハーフカット(第
1のカット工程)を行い、その後エッチングや所定のテ
スト等(非溝形成工程)を行ってから前記のハーフカッ
トの部分を完全にフルカット(第2のカット工程)して
チップに分離すると言った変則的な切削方法をとるもの
がある。その際、第2のカット工程において前記パター
ンマッチング方式により位置合わせすると、第1のカッ
ト工程、非溝形成工程を経ることによりコンタミ等の付
着、エッチング等によるウェーハ表面の変化に起因して
パターンマッチングが円滑に遂行されない場合があり、
それ故フルカットする第2の溝が、最初にハーフカット
された第1の溝の位置からずれてその第1の溝のセンタ
ーを切削できないことがある。又、第1の溝を形成する
ダイシング装置と、第2の溝を形成するダイシング装置
とが異なる場合も、ダイシング装置固有の癖に起因して
同様の問題が生じる。更に、エッチング工程において、
第1の溝が偏ってエッチングされた場合には、その溝の
中心に第2の溝を形成する回転ブレードを位置付けるこ
とができない。
However, depending on the type of diode or the like, a half cut (first cutting step) is first performed on a predetermined portion without cutting the semiconductor wafer into chips, and then etching and a predetermined test are performed. And the like (non-groove forming step), there is an irregular cutting method in which the half-cut portion is completely cut (second cutting step) and separated into chips. At this time, if the alignment is performed by the pattern matching method in the second cutting step, the first cutting step and the non-groove forming step cause the pattern matching due to a change in the wafer surface due to adhesion of contamination, etching, and the like. May not be performed smoothly,
Therefore, the second groove to be full-cut may deviate from the position of the first half-cut first groove, and may not be able to cut the center of the first groove. In addition, when the dicing device that forms the first groove is different from the dicing device that forms the second groove, the same problem occurs due to the peculiarity of the dicing device. Further, in the etching process,
If the first groove is unevenly etched, the rotating blade forming the second groove cannot be positioned at the center of the groove.

【0004】本発明は、このような従来の問題点を解決
するためになされ、第1のカット工程とその後の第2の
カット工程の二工程に分けて半導体ウェーハからチップ
を切削する場合に、第2のカット工程において第1の溝
からの位置ずれを防止できるようにした、溝アライメン
トによる切削方法を提供することを課題としたものであ
る。
SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem. When a chip is cut from a semiconductor wafer in two steps of a first cutting step and a subsequent second cutting step, An object of the present invention is to provide a cutting method based on groove alignment, which can prevent displacement from the first groove in the second cutting step.

【0005】[0005]

【課題を解決するための手段】この課題を技術的に解決
するための手段として、本発明は、ダイオード等の半導
体ウェーハに第1の溝を形成する第1のカット工程と、
この第1のカット工程後にエッチング等を行う非溝形成
工程と、この非溝形成工程の後に前記第1の溝に重ねて
第2の溝を形成する第2のカット工程からなる切削方法
において、前記第2の溝を形成するに当たり、既に形成
されている第1の溝を基準にしてアライメントが遂行さ
れることを要旨とするものである。
As a means for technically solving this problem, the present invention provides a first cutting step for forming a first groove in a semiconductor wafer such as a diode;
In a cutting method comprising: a non-groove forming step of performing etching or the like after the first cutting step; and a second cutting step of forming a second groove by overlapping the first groove after the non-groove forming step. In forming the second groove, the gist is that alignment is performed with reference to the already formed first groove.

【0006】[0006]

【作 用】第1のカット工程も第2のカット工程もパタ
ーンマッチング方式によりアライメントすると前述した
問題が生じるので、第2のカット工程はパターンマッチ
ングに基づかずに、先の第1のカット工程により形成さ
れた第1の溝に基づいてアライメントする方法であるか
ら、必ずその第1の溝のセンターに回転ブレードを精密
に位置付けすることが可能となり、第1の溝からの位置
ずれを完全に防止することができる。
[Operation] If the first and second cutting steps are aligned by the pattern matching method, the above-described problem occurs. Therefore, the second cutting step is not based on the pattern matching, but is performed by the first first cutting step. Since the method is an alignment method based on the formed first groove, the rotating blade can be accurately positioned at the center of the first groove, and the displacement from the first groove is completely prevented. can do.

【0007】[0007]

【実施例】以下、本発明の実施例を添付図面に基づいて
詳説すると、図1は本発明方法を工程順に示すもので、
(イ) は第1のアライメント工程であり、軸回転可能なウ
ェーハ保持テーブル1の上に被研削物である半導体ウェ
ーハ2を載置固定し、CCDカメラ等の画像認識手段3
で、半導体ウェーハ2の所定の回路パターンを撮像し、
その画像処理と予めCPU(図示せず)に記憶させてあ
るパターンとの比較を行ってパターンマッチングにより
精密にアライメントできるようにしてある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
(A) is a first alignment step, in which a semiconductor wafer 2 which is an object to be ground is mounted and fixed on a wafer holding table 1 which is rotatable about its axis, and image recognition means 3 such as a CCD camera is used.
Then, a predetermined circuit pattern of the semiconductor wafer 2 is imaged,
The image processing is compared with a pattern stored in a CPU (not shown) in advance to enable precise alignment by pattern matching.

【0008】図1(ロ) は前記第1のアライメント工程後
に行う、第1の溝を形成する第1のカット工程であり、
これはダイシング装置の回転ブレード4により同図(ハ)
に示すように半導体ウェーハ2のストリートに沿って第
1の溝5をハーフカットにより形成する。半導体ウェー
ハ2は、その後非溝形成工程においてエッチング等の処
理が施され、再び保持テーブル1に戻される。
FIG. 1B shows a first cutting step for forming a first groove, which is performed after the first alignment step.
This is shown in FIG.
As shown in (1), a first groove 5 is formed along the street of the semiconductor wafer 2 by half cutting. The semiconductor wafer 2 is then subjected to processing such as etching in a non-groove forming step, and is returned to the holding table 1 again.

【0009】図1(ニ) は第2のアライメント工程であ
り、前記画像認識手段3を介して行うが、この場合の画
像認識は後で詳しく説明するように回路パターンによる
のではなく、第1のカット工程(ロ) により既に形成され
ている第1の溝5に基づいてなされる。
FIG. 1D shows a second alignment step, which is performed via the image recognizing means 3. In this case, the image recognition is performed not by a circuit pattern as described later in detail but by a first pattern. This is performed based on the first groove 5 already formed by the cutting step (b).

【0010】図1(ホ) は第2のアライメント工程終了後
に行われる、第2の溝を形成する第2のカット工程であ
り、これはダイシング装置の回転ブレード4により前記
第1のカット工程の第1の溝5に重ねて第2の溝6をフ
ルカットにより形成する。この第2のカット工程により
完全に切削され、半導体ウェーハ2は同図(ヘ) に示すよ
うに各チップ7に分割される。
FIG. 1E shows a second cutting step for forming a second groove, which is performed after the completion of the second alignment step. The second cutting step is performed by a rotating blade 4 of a dicing apparatus. The second groove 6 is formed by full cutting so as to overlap the first groove 5. The semiconductor wafer 2 is completely cut by the second cutting step, and is divided into chips 7 as shown in FIG.

【0011】前記第2のアライメント工程(ニ) について
更に詳細に説明すると、この段階では図2のように半導
体ウェーハ2は保持テープ8を介してフレーム10に装
着されており、ウェーハ保持テーブル1上に載置固定さ
れている。半導体ウェーハ2は、第1のカット工程によ
る第1の溝5がx軸方向とy軸方向のストリートに沿っ
てそれぞれ形成されており、これらのストリートに囲ま
れた方形部分がIC等のチップ7となっている。前記保
持テープ8は、第2のカット工程において分割されるチ
ップが飛散しないように保持するものである。
The second alignment step (d) will be described in more detail. At this stage, the semiconductor wafer 2 is mounted on the frame 10 via the holding tape 8 as shown in FIG. Is mounted and fixed. In the semiconductor wafer 2, first grooves 5 formed by a first cutting step are formed along streets in the x-axis direction and the y-axis direction, and a square portion surrounded by these streets is a chip 7 such as an IC. It has become. The holding tape 8 holds the chips divided in the second cutting step so as not to be scattered.

【0012】この場合、第1の溝5は黒く見え、その他
の領域は白く見えるのでCCDカメラ等の画像認識手段
3で画像処理するのに都合が良い。図3(イ) は、IC等
のチップ7を区画するストリートに第1のカット工程に
より既に第1の溝が形成されており、かつ半導体ウェー
ハ2がエッチング等の非切削工程を経た後にウェーハ保
持テーブル1上に載置され、画像認識手段3によりその
表面の一部が撮像された時の状態を示したものである。
In this case, since the first groove 5 looks black and the other areas look white, it is convenient to perform image processing by the image recognition means 3 such as a CCD camera. FIG. 3 (a) shows that the first groove is already formed in the street separating the chips 7 such as ICs by the first cutting step, and the wafer is held after the semiconductor wafer 2 has gone through a non-cutting step such as etching. FIG. 3 shows a state where the image pickup device is placed on the table 1 and a part of the surface is imaged by the image recognition means 3.

【0013】同図に表示されているアライメント基準線
Sは、溝を形成すべき回転ブレードの切削中心線と一致
しており、それ故に既に形成されている第1の溝5(x
軸方向の溝5x、y軸方向の溝5y)に重ねて第2の溝
6を形成するには、第1の溝5をアライメント基準線S
に整合させる必要がある。
The alignment reference line S shown in FIG. 1 coincides with the cutting center line of the rotary blade on which a groove is to be formed, and therefore the first groove 5 (x) already formed.
In order to form the second groove 6 so as to overlap the axial groove 5x and the y-axis groove 5y), the first groove 5 must be aligned with the alignment reference line S.
Need to be matched.

【0014】図3(イ) に基づいて更に説明を続けると、
アライメント基準線Sとx軸方向の溝5xとはαの角度
をもって不整合の状態にあるとすると、この角度αは特
開昭60−54454号公報に開示されているように、
例えば256×256画素からなるCCDカメラによっ
て認識される切削領域(画素によって黒と認識される領
域)のx、y座標における連続性(例えばx軸のプラス
方向へ10画素、y軸のプラス方向へ1画素のごとく)
により検出される。この検出角度αに基づいてウェーハ
保持テーブル1を時計方向に角度α回転させれば、アラ
イメント基準線Sとx軸方向の溝5xとは平行になる。
If the explanation is further continued with reference to FIG.
Assuming that the alignment reference line S and the groove 5x in the x-axis direction are in an inconsistent state at an angle of α, this angle α is determined as disclosed in JP-A-60-54454.
For example, the continuity in the x and y coordinates (eg, 10 pixels in the positive direction of the x-axis and in the positive direction of the y-axis) of the cutting area (the area recognized as black by the pixel) recognized by the CCD camera composed of 256 × 256 pixels (Like one pixel)
Is detected by If the wafer holding table 1 is rotated clockwise by the angle α based on the detected angle α, the alignment reference line S and the groove 5x in the x-axis direction become parallel.

【0015】更に、x軸方向の溝5xの中心位置をx、
y座標に基づいてアライメント基準線Sと一致させるよ
うウェーハ保持テーブル1を相対的に移動する。このよ
うにすると、図3(ロ) に示すようにx軸方向の溝5xと
アライメント基準線Sとが整合する。
Further, the center position of the groove 5x in the x-axis direction is x,
The wafer holding table 1 is relatively moved so as to match the alignment reference line S based on the y coordinate. By doing so, the groove 5x in the x-axis direction is aligned with the alignment reference line S as shown in FIG.

【0016】次に、ウェーハ保持テーブル1を所要角度
即ち90°回転させて図3(ハ) 、(ニ) に示すように、y
軸方向の溝5yとアライメント基準線Sとを前述と同様
に整合させる。
Next, the wafer holding table 1 is rotated by a required angle, that is, 90 °, and as shown in FIGS. 3 (c) and 3 (d), y
The axial groove 5y and the alignment reference line S are aligned in the same manner as described above.

【0017】前記x軸方向の溝5xとy軸方向の溝5y
のアライメント結果は、ダイシング装置のCPUに記憶
され、この記憶に基づいて第2の溝を形成する第2のカ
ット工程が行われ、即ち図4のように第2の溝6の形成
が第1の溝5に重ねて上からフルカットにより遂行され
る。この第2のカット工程時の回転ブレード4は、第1
のカット工程時の回転ブレードと同じものか、又はやや
薄刃のものが用いられる。
The groove 5x in the x-axis direction and the groove 5y in the y-axis direction
Is stored in the CPU of the dicing apparatus, and a second cutting step for forming a second groove is performed based on the stored result. That is, as shown in FIG. This is performed by full-cutting from above, overlapping the groove 5. The rotating blade 4 at the time of this second cutting step is
The same as the rotating blade at the time of the cutting step or a slightly thinner blade is used.

【0018】このようにして、半導体ウェーハに先に形
成されているハーフカットの第1の溝に基づいてアライ
メントを行うと、アライメントミスを未然に防止するこ
とができる。即ち、先に行う第1のカット工程と最後に
行う第2のカット工程との間には、エッチング等の非溝
成形工程が含まれるため回路パターンを含むチップの外
観が一部途中で変化する場合、又は第1の溝を形成する
ダイシング装置と、第2の溝を形成するダイシング装置
とが異なる場合、更に第1の溝が偏ってエッチングされ
た場合等において、後に行う第2のカット工程のアライ
メント時に回路パターンに基づいてパターンマッチング
すると、第1の溝の中心に第2の溝を形成する回転ブレ
ードを位置付けることができないというミスが生じる場
合があり、第1の溝に基づいてアライメントを行えば、
このようなミスは未然に防止することができる。
As described above, when the alignment is performed based on the half-cut first grooves formed earlier on the semiconductor wafer, alignment errors can be prevented beforehand. That is, since a non-groove forming step such as etching is included between the first cutting step performed first and the second cutting step performed last, the appearance of the chip including the circuit pattern partially changes in the middle. In the case where the dicing device for forming the first groove is different from the dicing device for forming the second groove, or when the first groove is etched unevenly, a second cutting step to be performed later If the pattern matching is performed based on the circuit pattern at the time of the alignment, there may be a mistake that the rotating blade forming the second groove cannot be positioned at the center of the first groove, and the alignment is performed based on the first groove. If you do
Such mistakes can be prevented beforehand.

【0019】[0019]

【発明の効果】以上説明したように、本発明によれば、
半導体ウェーハをダイシングする場合であって先にハー
フカットによる第1の溝を施し、エッチング等の非溝形
成工程をした後にフルカットによる第2の溝を施して各
チップに分割する切削方法において、第2の溝を形成す
るに当たり、既に形成されている第1の溝を基準にして
アライメントを遂行するので、そのアライメントを精密
に行うことができ、第2のカット工程において第1の溝
からの位置ずれを未然に防止する等の優れた効果を奏す
る。
As described above, according to the present invention,
In a cutting method in which a semiconductor wafer is diced, a first groove is formed by half-cutting first, and a non-groove forming step such as etching is performed, and then a second groove is formed by full-cutting to divide each chip. In forming the second groove, the alignment is performed with reference to the already formed first groove, so that the alignment can be performed accurately, and the second groove is cut from the first groove in the second cutting step. It has excellent effects such as preventing displacement.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 (イ) 〜(ヘ) は本発明方法による切削の実施例
を工程順に示す説明図である。
FIGS. 1A to 1F are explanatory views showing an embodiment of cutting by the method of the present invention in the order of steps.

【図2】 第2のアライメント工程を行う時の上面図で
ある。
FIG. 2 is a top view when a second alignment step is performed.

【図3】 (イ) 〜(ニ) はその第2のアライメント工程を
行う要領を順に示す説明図である。
FIGS. 3A to 3D are explanatory views sequentially showing a procedure for performing the second alignment step. FIGS.

【図4】 第2のカット工程により第2の溝を形成する
状態を示す概略断面図である。
FIG. 4 is a schematic sectional view showing a state where a second groove is formed by a second cutting step.

【符号の説明】[Explanation of symbols]

1…ウェーハ保持テーブル 2…半導体ウェーハ
3…画像認識手段 4…回転ブレード 5…第1の溝 5x…x軸方向
の溝 5y…y軸方向の溝 6…第2の溝 7…
チップ 8…保持テープ 10…フレーム S…アライメント基準線
1: wafer holding table 2: semiconductor wafer
DESCRIPTION OF SYMBOLS 3 ... Image recognition means 4 ... Rotating blade 5 ... 1st groove 5x ... groove | channel of x-axis direction 5y ... groove | channel of y-axis direction 6 ... 2nd groove | channel 7 ...
Chip 8: Holding tape 10: Frame S: Alignment reference line

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ダイオード等の半導体ウェーハに第1の
溝を形成する第1のカット工程と、この第1のカット工
程後にエッチング等を行う非溝形成工程と、この非溝形
成工程の後に前記第1の溝に重ねて第2の溝を形成する
第2のカット工程からなる切削方法において、前記第2
の溝を形成するに当たり、既に形成されている第1の溝
を基準にしてアライメントが遂行されることを特徴とす
る溝アライメントによる切削方法。
A first cutting step of forming a first groove in a semiconductor wafer such as a diode; a non-groove forming step of performing etching or the like after the first cutting step; In a cutting method comprising a second cutting step of forming a second groove by overlapping the first groove,
Wherein the alignment is performed with reference to the already formed first groove when forming the groove.
JP35914591A 1991-12-28 1991-12-28 Cutting method by groove alignment Expired - Fee Related JP2577288B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35914591A JP2577288B2 (en) 1991-12-28 1991-12-28 Cutting method by groove alignment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35914591A JP2577288B2 (en) 1991-12-28 1991-12-28 Cutting method by groove alignment

Publications (2)

Publication Number Publication Date
JPH05183053A JPH05183053A (en) 1993-07-23
JP2577288B2 true JP2577288B2 (en) 1997-01-29

Family

ID=18462980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35914591A Expired - Fee Related JP2577288B2 (en) 1991-12-28 1991-12-28 Cutting method by groove alignment

Country Status (1)

Country Link
JP (1) JP2577288B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694845B2 (en) * 2005-01-05 2011-06-08 株式会社ディスコ Wafer division method
JP5214332B2 (en) * 2008-05-27 2013-06-19 株式会社ディスコ Wafer cutting method
JP5372429B2 (en) * 2008-08-05 2013-12-18 株式会社ディスコ How to divide a plate
JP5253217B2 (en) * 2009-02-13 2013-07-31 株式会社日立ハイテクノロジーズ Substrate alignment method, substrate alignment apparatus, laser processing apparatus and solar panel manufacturing method

Also Published As

Publication number Publication date
JPH05183053A (en) 1993-07-23

Similar Documents

Publication Publication Date Title
US7494900B2 (en) Back side wafer dicing
KR100574722B1 (en) Dicing device and manufacturing method of semiconductor device
TWI752009B (en) processing methods
KR100478568B1 (en) Image processing method and apparatus, and bonding apparatus
JPH08298281A (en) Method of seeking position on material body by using featured part on material body surface and positioning method for material body
JP2617870B2 (en) Alignment method
KR20020060570A (en) Image processing method and apparatus
JPH11224864A (en) Semiconductor wafer chip dividing method
US6174788B1 (en) Partial semiconductor wafer processing with multiple cuts of random sizes
JP2577288B2 (en) Cutting method by groove alignment
US8149404B2 (en) Method for aligning wafer and alignment apparatus using the method
US20210020514A1 (en) Backside metal patterning die singulation systems and related methods
JPH06275583A (en) Chamfered semiconductor chip and its chamfering method
JPH0669319A (en) Alignment system
JP6177075B2 (en) Processing method
JP4215302B2 (en) Recognition method of machining results
JP3157751B2 (en) Dicing method for semiconductor substrate
TWI498993B (en) Method for automatically positioning first die on wafer
KR102223697B1 (en) Manufacturing method of package device chip
CN113496933A (en) Method for setting alignment mark and processing device
JPH05152421A (en) Alignment method of semiconductor wafer
US11935227B2 (en) Notch detecting method
US20220288738A1 (en) Processing apparatus
JP2007047933A (en) Method and device for image recognition of rectangular component
JP5602548B2 (en) Machining position detection method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees