JP2575263B2 - 表示パネルの製造方法 - Google Patents
表示パネルの製造方法Info
- Publication number
- JP2575263B2 JP2575263B2 JP10591192A JP10591192A JP2575263B2 JP 2575263 B2 JP2575263 B2 JP 2575263B2 JP 10591192 A JP10591192 A JP 10591192A JP 10591192 A JP10591192 A JP 10591192A JP 2575263 B2 JP2575263 B2 JP 2575263B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- conductive layer
- anodizing
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 42
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000007743 anodising Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910003437 indium oxide Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000002048 anodisation reaction Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910018125 Al-Si Inorganic materials 0.000 claims description 3
- 229910018520 Al—Si Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 71
- 239000010408 film Substances 0.000 description 15
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000000926 separation method Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などに用
いられる表示パネルの製造方法に関し、特に、液晶表示
装置などのゲート配線の製造方法に関する。
いられる表示パネルの製造方法に関し、特に、液晶表示
装置などのゲート配線の製造方法に関する。
【０００２】
【従来の技術】従来の表示パネル（例えば、液晶パネ
ル）においては、図９（Ａ），（Ｂ）に示すような構造
が用いられている。図９（Ａ），（Ｂ）において、１は
基板、２はＣｒ層、３はＡｌ層、４はゲート絶縁膜、５
は非晶質シリコン（ａ−Ｓｉ）層、６はソース電極、７
は透明電極からなる画素電極、８はゲート配線、９はド
レイン電極をかねる信号配線である。
ル）においては、図９（Ａ），（Ｂ）に示すような構造
が用いられている。図９（Ａ），（Ｂ）において、１は
基板、２はＣｒ層、３はＡｌ層、４はゲート絶縁膜、５
は非晶質シリコン（ａ−Ｓｉ）層、６はソース電極、７
は透明電極からなる画素電極、８はゲート配線、９はド
レイン電極をかねる信号配線である。
【０００３】同図に示すように、従来の表示パネルは、
ゲート電極２にＣｒを用い、ゲート絶縁膜４としてＳｉ
Ｎを用いていた。また、ゲート配線８は、基板との接着
性のため、下層にはＣｒを、上層には固有抵抗率が低い
Ａｌを用いた二重構造となっている。この場合、ゲート
絶縁膜４及び非晶質シリコン（ａ−Ｓｉ）層５は、プラ
ズマＣＶＤ法により形成されるので、このとき、膜塵埃
などによるピンホールが発生しやすい。その結果、ゲー
ト電極配線及びその他の電極配線の間に短絡が発生しや
すいので歩留りが下がる。
ゲート電極２にＣｒを用い、ゲート絶縁膜４としてＳｉ
Ｎを用いていた。また、ゲート配線８は、基板との接着
性のため、下層にはＣｒを、上層には固有抵抗率が低い
Ａｌを用いた二重構造となっている。この場合、ゲート
絶縁膜４及び非晶質シリコン（ａ−Ｓｉ）層５は、プラ
ズマＣＶＤ法により形成されるので、このとき、膜塵埃
などによるピンホールが発生しやすい。その結果、ゲー
ト電極配線及びその他の電極配線の間に短絡が発生しや
すいので歩留りが下がる。
【０００４】このようなピンホールに起因する短絡を防
止するため、ゲート電極を複数層に形成する方法及びａ
−Ｓｉ層の間に薄膜の水素化ＳｉＮ層を形成する方法
が、本出願人により韓国特許出願第８８−１４８５８号
及び同特許出願第８８−１４９０６号（あるいはＵＳＰ
Ｎｏ．０７／４５１，２２３及び同０７／４５８，３
２４）などで提案されている。
止するため、ゲート電極を複数層に形成する方法及びａ
−Ｓｉ層の間に薄膜の水素化ＳｉＮ層を形成する方法
が、本出願人により韓国特許出願第８８−１４８５８号
及び同特許出願第８８−１４９０６号（あるいはＵＳＰ
Ｎｏ．０７／４５１，２２３及び同０７／４５８，３
２４）などで提案されている。
【０００５】また、前記、従来の問題点を改善するため
図１０（Ａ）〜（Ｄ）に示すような技術が特開平２−８
５８２６号に開示されている。この技術は同図（Ａ），
（Ｂ）に示すように、基板１１上にゲート電極及びゲー
ト配線としてのＡｌあるいはＡｌを主体とする金属１２
をパターンニングして用い、その後、図２Ｂに示すよう
にゲート絶縁膜、配線交差部の層間絶縁膜１３としてＡ
ｌ層１２’を被覆した後、これを陽極酸化させた陽極酸
化膜を用いることによりヒロックのないゲート電極配線
を得て短絡を防止するようにしてある。さらに、ゲート
電極配線（端子部）以外の延長された部分の金属膜を全
部酸化することによりゲート配線の段差を低めるように
てある。
図１０（Ａ）〜（Ｄ）に示すような技術が特開平２−８
５８２６号に開示されている。この技術は同図（Ａ），
（Ｂ）に示すように、基板１１上にゲート電極及びゲー
ト配線としてのＡｌあるいはＡｌを主体とする金属１２
をパターンニングして用い、その後、図２Ｂに示すよう
にゲート絶縁膜、配線交差部の層間絶縁膜１３としてＡ
ｌ層１２’を被覆した後、これを陽極酸化させた陽極酸
化膜を用いることによりヒロックのないゲート電極配線
を得て短絡を防止するようにしてある。さらに、ゲート
電極配線（端子部）以外の延長された部分の金属膜を全
部酸化することによりゲート配線の段差を低めるように
てある。
【０００６】前記図１０（Ａ）及び図１０（Ｂ）の工程
によって製造された表示パネルの表面図及び断面図を図
１１（Ａ）及び図１１（Ｂ）に示す。図１１（Ａ）及び
図１１（Ｂ）において、１１は基板、１２はＡｌ（ある
いはＡｌ−Ｓｉ，Ａｌ−Ｐｄ）層、１３はＡｌ2Ｏ3層、
１４はシリコン層、１５は非晶質半導体、１６は窒化シ
リコン層、１７は不純物トーピング非晶質半導体、１８
はＣｒ層、１９はＡｌ層、２０は透明電極、２１は保護
膜、２２はゲート配線バスライン、２３及び２４はゲー
ト配線、２５は信号線（ドレイン電極）、Ａ及びＢはそ
れぞれＴＦＴ及び信号線の陽極酸化領域を示す。
によって製造された表示パネルの表面図及び断面図を図
１１（Ａ）及び図１１（Ｂ）に示す。図１１（Ａ）及び
図１１（Ｂ）において、１１は基板、１２はＡｌ（ある
いはＡｌ−Ｓｉ，Ａｌ−Ｐｄ）層、１３はＡｌ2Ｏ3層、
１４はシリコン層、１５は非晶質半導体、１６は窒化シ
リコン層、１７は不純物トーピング非晶質半導体、１８
はＣｒ層、１９はＡｌ層、２０は透明電極、２１は保護
膜、２２はゲート配線バスライン、２３及び２４はゲー
ト配線、２５は信号線（ドレイン電極）、Ａ及びＢはそ
れぞれＴＦＴ及び信号線の陽極酸化領域を示す。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術は、ゲート電極及び配線との間の絶縁膜を
形成する際、図１０（Ｂ）に示すように、Ａｌ層を陽極
酸化させるときゲート電極配線を通じて電流を供給する
ため、ゲート配線と配線の中間に図１０（Ｃ）及び図１
０（Ｄ）に示すような完全陽極酸化されないＡｌ片２７
が残る。したがって、光通過率がゼロである残りのＡｌ
片２７によりＡｌ2Ｏ3酸化膜が得られ、これは配線の平
坦化にも悪い影響を及ぼす。さらに、Ａｌ片２７が残る
と、配線の平坦化に悪影響を及ぼすとともに、前記ゲー
ト電極及び配線層の構造が根本的な平坦化をなさない。
このため、配線間に短絡開きが生じて製品の歩留りが下
がるという問題がある。
た従来の技術は、ゲート電極及び配線との間の絶縁膜を
形成する際、図１０（Ｂ）に示すように、Ａｌ層を陽極
酸化させるときゲート電極配線を通じて電流を供給する
ため、ゲート配線と配線の中間に図１０（Ｃ）及び図１
０（Ｄ）に示すような完全陽極酸化されないＡｌ片２７
が残る。したがって、光通過率がゼロである残りのＡｌ
片２７によりＡｌ2Ｏ3酸化膜が得られ、これは配線の平
坦化にも悪い影響を及ぼす。さらに、Ａｌ片２７が残る
と、配線の平坦化に悪影響を及ぼすとともに、前記ゲー
ト電極及び配線層の構造が根本的な平坦化をなさない。
このため、配線間に短絡開きが生じて製品の歩留りが下
がるという問題がある。
【０００８】本発明は前記のような問題点を解決するた
めのものであって、本発明の目的は透明度及びステップ
カバーリッジを改善した表示パネルの製造方法を提供す
るものである。
めのものであって、本発明の目的は透明度及びステップ
カバーリッジを改善した表示パネルの製造方法を提供す
るものである。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明の表示パネルの製造方法は、絶縁基板上に透
明導電層を形成する段階、前記透明導電層をパターンニ
ングして、画素電極が連結されている形態の画素を形成
する段階、前記画素型透明導電層上に、全面的に陽極酸
化可能な金属層を形成する段階、前記金属層上に、一次
全面陽極酸化工程により所定厚さの酸化膜の絶縁層を形
成する段階、前記酸化膜絶縁層上に、陽極酸化されない
材料によってゲート電極及びゲート配線の形成パターン
と同様のマスクパターンを形成する段階、前記マスクパ
ターンの下部に位置する金属層を除いたすべての金属層
を陽極酸化させるための、二次全面陽極酸化段階で構成
される。さらに、本発明の他の表示パネルの製造方法
は、絶縁基板上に透明導電層を形成する段階、前記導電
層上に陽極酸化可能な金属層を形成する段階、前記金属
層上に一次全面陽極酸化により酸化膜絶縁層を形成する
段階、前記絶縁層上に、陽極酸化されない材料によって
ゲート電極及びゲート配線の形成パターンと同様のマス
クパターンを形成する段階、二次全面陽極酸化段階で構
成される。
め、本発明の表示パネルの製造方法は、絶縁基板上に透
明導電層を形成する段階、前記透明導電層をパターンニ
ングして、画素電極が連結されている形態の画素を形成
する段階、前記画素型透明導電層上に、全面的に陽極酸
化可能な金属層を形成する段階、前記金属層上に、一次
全面陽極酸化工程により所定厚さの酸化膜の絶縁層を形
成する段階、前記酸化膜絶縁層上に、陽極酸化されない
材料によってゲート電極及びゲート配線の形成パターン
と同様のマスクパターンを形成する段階、前記マスクパ
ターンの下部に位置する金属層を除いたすべての金属層
を陽極酸化させるための、二次全面陽極酸化段階で構成
される。さらに、本発明の他の表示パネルの製造方法
は、絶縁基板上に透明導電層を形成する段階、前記導電
層上に陽極酸化可能な金属層を形成する段階、前記金属
層上に一次全面陽極酸化により酸化膜絶縁層を形成する
段階、前記絶縁層上に、陽極酸化されない材料によって
ゲート電極及びゲート配線の形成パターンと同様のマス
クパターンを形成する段階、二次全面陽極酸化段階で構
成される。
【００１０】
【実施例】以下、本発明の実施例を添付図面を参照して
詳細に説明する。本発明の実施例を図１（Ａ）〜（Ｄ）
を参考にして説明する。図１（Ａ）〜（Ｃ）は、陽極酸
化工程を導入してゲート電極及び配線を製造する工程を
示す断面図である。
詳細に説明する。本発明の実施例を図１（Ａ）〜（Ｄ）
を参考にして説明する。図１（Ａ）〜（Ｃ）は、陽極酸
化工程を導入してゲート電極及び配線を製造する工程を
示す断面図である。
【００１１】まず、図１（Ａ）に示すようにガラスある
いは絶縁性基板３１上にＡｌ層３３を２５００オングス
トローム以上全面的にスパッタ法により蒸着する。その
後、図１（Ｂ）に示すように公知の陽極酸化方法で、約
３０Ｖの電解電圧で一次全面陽極酸化を行ない５００オ
ングストローム程度の薄いＡｌ2Ｏ3絶縁層３５を形成す
る。電解液としては、例えば３％酒石酸溶液をエチレン
グリコールで稀釈しアンモニア水を添加してＰＨ７．０
±０．５である溶液を用いる。
いは絶縁性基板３１上にＡｌ層３３を２５００オングス
トローム以上全面的にスパッタ法により蒸着する。その
後、図１（Ｂ）に示すように公知の陽極酸化方法で、約
３０Ｖの電解電圧で一次全面陽極酸化を行ない５００オ
ングストローム程度の薄いＡｌ2Ｏ3絶縁層３５を形成す
る。電解液としては、例えば３％酒石酸溶液をエチレン
グリコールで稀釈しアンモニア水を添加してＰＨ７．０
±０．５である溶液を用いる。
【００１２】その後、図１（Ｃ）に示すように、ゲート
配線が形成されるべき部分の上にホトレジスト３７が残
るようにホトレジストをパターンニングする。次いで、
一次陽極酸化時より高い電圧、すなわち、２００Ｖの電
解電圧で二次全面陽極酸化を行ない、ホトレジストを除
去して約３０００オングストロームのＡｌ2Ｏ3絶縁層を
形成すると、図１（Ｄ）に示すようなゲート配線３９を
覆うＡｌ2Ｏ3絶縁層３５が得られる。
配線が形成されるべき部分の上にホトレジスト３７が残
るようにホトレジストをパターンニングする。次いで、
一次陽極酸化時より高い電圧、すなわち、２００Ｖの電
解電圧で二次全面陽極酸化を行ない、ホトレジストを除
去して約３０００オングストロームのＡｌ2Ｏ3絶縁層を
形成すると、図１（Ｄ）に示すようなゲート配線３９を
覆うＡｌ2Ｏ3絶縁層３５が得られる。
【００１３】前記陽極酸化工程において、ゲート配線と
して用いられる金属はＡｌ以外に、Ａｌを主成分とした
Ａｌ−ＳｉあるいはＡｌ−Ｐｄを用いることも可能であ
る。
して用いられる金属はＡｌ以外に、Ａｌを主成分とした
Ａｌ−ＳｉあるいはＡｌ−Ｐｄを用いることも可能であ
る。
【００１４】次に、陽極酸化工程を用いて表示パネルを
製造する工程を、図２（Ａ）〜（Ｅ）及び図３を参照し
て説明する。図２（Ａ）〜（Ｅ）は表示パネルの製造工
程にしたがう断面図であり、図３は完成された平面配置
図である。図２（Ａ）は透明導電膜形成工程であって、
酸化インジウム（ＩＴＯ）３２をガラスあるいは絶縁性
基板３１上にスパッタ法により３００オングストローム
以上全面的に形成する。図２（Ｂ）において、ホトレジ
ストあるいはＣｒで図３の斜線部分のようなマスクパタ
ーンを形成してＩＴＯ３２をパターンニングし、その上
にＡｌ層３３を２５００オングストローム以上全面的に
スパッタ法により蒸着する。図２（Ｃ）においては、図
１（Ｂ）のような全面陽極酸化工程として、約３０Ｖの
電解電圧でＡｌ層３３上に５００オングストローム程度
の薄いＡｌ2Ｏ3絶縁層３５を形成する。全面陽極酸化工
程において、ＩＴＯ３２はベース電極の役割をする。図
２（Ｄ）および図２（Ｅ）はゲート電極及び配線形成工
程であって、まず、図２（Ｄ）に示すように図３のゲー
ト電極及び配線に該当するマスクパターン３７をホトレ
ジストを用いて形成する。図２（Ｅ）は二次全面陽極酸
化工程であって、一次陽極酸化工程より高い電圧、すな
わち、２００Ｖの電解電圧で全面陽極酸化して３０００
オングストロームのＡｌ2Ｏ3絶縁層３５を形成する。前
記工程によれば、ホトレジストパターン３７が形成され
ている部分の下にあるＡｌ層部分は酸化されないでゲー
ト電極及び配線３９として残る。
製造する工程を、図２（Ａ）〜（Ｅ）及び図３を参照し
て説明する。図２（Ａ）〜（Ｅ）は表示パネルの製造工
程にしたがう断面図であり、図３は完成された平面配置
図である。図２（Ａ）は透明導電膜形成工程であって、
酸化インジウム（ＩＴＯ）３２をガラスあるいは絶縁性
基板３１上にスパッタ法により３００オングストローム
以上全面的に形成する。図２（Ｂ）において、ホトレジ
ストあるいはＣｒで図３の斜線部分のようなマスクパタ
ーンを形成してＩＴＯ３２をパターンニングし、その上
にＡｌ層３３を２５００オングストローム以上全面的に
スパッタ法により蒸着する。図２（Ｃ）においては、図
１（Ｂ）のような全面陽極酸化工程として、約３０Ｖの
電解電圧でＡｌ層３３上に５００オングストローム程度
の薄いＡｌ2Ｏ3絶縁層３５を形成する。全面陽極酸化工
程において、ＩＴＯ３２はベース電極の役割をする。図
２（Ｄ）および図２（Ｅ）はゲート電極及び配線形成工
程であって、まず、図２（Ｄ）に示すように図３のゲー
ト電極及び配線に該当するマスクパターン３７をホトレ
ジストを用いて形成する。図２（Ｅ）は二次全面陽極酸
化工程であって、一次陽極酸化工程より高い電圧、すな
わち、２００Ｖの電解電圧で全面陽極酸化して３０００
オングストロームのＡｌ2Ｏ3絶縁層３５を形成する。前
記工程によれば、ホトレジストパターン３７が形成され
ている部分の下にあるＡｌ層部分は酸化されないでゲー
ト電極及び配線３９として残る。
【００１５】また、二次全面陽極酸化工程により形成さ
れるＡｌ2Ｏ3絶縁層３５は、絶縁層として陽極酸化の際
ベース電極としてＩＴＯ３２が用いられるため、従来
の、あらかじめゲート配線を形成し、これをベース電極
で陽極酸化を行なう方法より高い陽極酸化率を示す。し
たがって、本方法によるＡｌ2Ｏ3絶縁層３５は、従来の
図１０（Ｃ）及び図１０（Ｄ）に示すようなＡｌ片２７
が残らないで、完全に陽極酸化されて透過率８０％以上
の透明体が得られる。
れるＡｌ2Ｏ3絶縁層３５は、絶縁層として陽極酸化の際
ベース電極としてＩＴＯ３２が用いられるため、従来
の、あらかじめゲート配線を形成し、これをベース電極
で陽極酸化を行なう方法より高い陽極酸化率を示す。し
たがって、本方法によるＡｌ2Ｏ3絶縁層３５は、従来の
図１０（Ｃ）及び図１０（Ｄ）に示すようなＡｌ片２７
が残らないで、完全に陽極酸化されて透過率８０％以上
の透明体が得られる。
【００１６】さらに、その後ホトレジスト３７を除去す
ると図２（Ｅ）に示すようなゲート絶縁層３５が得ら
れ、したがって、これ以後に進行される薄膜トランジス
タ形成工程において、ステップカバーリッジが改善され
て断線・短絡の発生が縮まる。これにより、製品の歩留
りが向上される。
ると図２（Ｅ）に示すようなゲート絶縁層３５が得ら
れ、したがって、これ以後に進行される薄膜トランジス
タ形成工程において、ステップカバーリッジが改善され
て断線・短絡の発生が縮まる。これにより、製品の歩留
りが向上される。
【００１７】図３を参照すると、図２（Ａ）〜（Ｅ）の
工程に続けて図３においてＸで示した部分をエッチング
で除去し、ＩＴＯ連結部分を分離させてＩＴＯ画素電極
を形成する。図３において、３４はＩＴＯ画素を形成す
るためのマスクパターン、３９はゲート電極及びゲート
配線、４０は信号線を示す。
工程に続けて図３においてＸで示した部分をエッチング
で除去し、ＩＴＯ連結部分を分離させてＩＴＯ画素電極
を形成する。図３において、３４はＩＴＯ画素を形成す
るためのマスクパターン、３９はゲート電極及びゲート
配線、４０は信号線を示す。
【００１８】以後の薄膜トランジスタ形成工程、すなわ
ち、二次ゲート絶縁層蒸着（ＳｉＮXあるいはＳｉ
Ｏ2）、非晶質反動体層（ａ−Ｓｉ）、ｎ+ａ−Ｓｉオミ
ック層形成及びソース／ドレイン電極パターン化工程
は、従来の技術と同様に適用されて平板表示パネルを完
成する。
ち、二次ゲート絶縁層蒸着（ＳｉＮXあるいはＳｉ
Ｏ2）、非晶質反動体層（ａ−Ｓｉ）、ｎ+ａ−Ｓｉオミ
ック層形成及びソース／ドレイン電極パターン化工程
は、従来の技術と同様に適用されて平板表示パネルを完
成する。
【００１９】本発明の第二実施例を図４（Ａ）〜（Ｄ）
を参考にして説明する。図４（Ａ）において、用意され
たガラス基板３１上に、透明導電膜である酸化インジウ
ム（ＩＴＯ）３２をスパッタ法により５００オングスト
ローム以上全面的に形成し、その後、その上にＡｌ層３
３を２０００オングストローム以上全面的に蒸着する。
図４（Ｂ）は一次全面陽極酸化工程であって、Ａｌ層３
３上に５００オングストローム程度の薄いＡｌ2Ｏ3絶縁
層３５を陽極酸化により形成する。このとき、ＩＴＯ３
２層はベース電極の役割をする。図４（Ｃ）はゲート電
極及び配線形成のためのマスクパターン工程であって、
ゲート電極及び配線が形成されるべき部分に、ホトレジ
ストなどの酸化されない材料を用いてマスクパターン３
７を形成する。図４（Ｄ）は二次全面陽極酸化工程であ
って、前記図２（Ｄ）の工程と同様に陽極酸化する。し
たがって、マスクパターンの間のＡｌ2Ｏ3絶縁層２５の
下に位置するすべてのＡｌ層３３は陽極酸化されて絶縁
層として用いられ、各マスクパターンの下部に位置する
Ａｌ層３３は陽極酸化されないでゲート電極及び配線と
して作用する。
を参考にして説明する。図４（Ａ）において、用意され
たガラス基板３１上に、透明導電膜である酸化インジウ
ム（ＩＴＯ）３２をスパッタ法により５００オングスト
ローム以上全面的に形成し、その後、その上にＡｌ層３
３を２０００オングストローム以上全面的に蒸着する。
図４（Ｂ）は一次全面陽極酸化工程であって、Ａｌ層３
３上に５００オングストローム程度の薄いＡｌ2Ｏ3絶縁
層３５を陽極酸化により形成する。このとき、ＩＴＯ３
２層はベース電極の役割をする。図４（Ｃ）はゲート電
極及び配線形成のためのマスクパターン工程であって、
ゲート電極及び配線が形成されるべき部分に、ホトレジ
ストなどの酸化されない材料を用いてマスクパターン３
７を形成する。図４（Ｄ）は二次全面陽極酸化工程であ
って、前記図２（Ｄ）の工程と同様に陽極酸化する。し
たがって、マスクパターンの間のＡｌ2Ｏ3絶縁層２５の
下に位置するすべてのＡｌ層３３は陽極酸化されて絶縁
層として用いられ、各マスクパターンの下部に位置する
Ａｌ層３３は陽極酸化されないでゲート電極及び配線と
して作用する。
【００２０】その結果、ＩＴＯ層３２がベース電極にな
って陽極酸化されるため、より高い陽極酸化率を示して
透過率が向上する。さらに、この第二実施例は、第一実
施例よりさらに広い面積のＩＴＯ層をベース電極として
用いるため、第一実施例よりさらに高い陽極酸化率を示
す。そして、各画素のＩＴＯ電極の連結部位であるＸ
は、後にエッチングで除去して電気的に分離させるよう
になる。以後の製造工程は従来の工程にしたがい処理さ
れる。
って陽極酸化されるため、より高い陽極酸化率を示して
透過率が向上する。さらに、この第二実施例は、第一実
施例よりさらに広い面積のＩＴＯ層をベース電極として
用いるため、第一実施例よりさらに高い陽極酸化率を示
す。そして、各画素のＩＴＯ電極の連結部位であるＸ
は、後にエッチングで除去して電気的に分離させるよう
になる。以後の製造工程は従来の工程にしたがい処理さ
れる。
【００２１】本発明の第三実施例を図５（Ａ）及び
（Ｂ）を参考にして説明する。図５（Ａ）は図６とは異
なるＩＴＯパターンを有する平面図であり、図５（Ｂ）
は図５（Ａ）のパターンにより、ゲート配線３９を形成
した図５（Ａ）のＢ−Ｂ線断面図である。図６（Ａ）及
び（Ｂ）は、さらに他のＩＴＯパターン及びこのパター
ンを用いて陽極酸化工程を経た図６（Ａ）のＣ−Ｃ線断
面図である。図５（Ａ）及び（Ｂ）、そして図６（Ａ）
及び（Ｂ）において、前述した同様な要素に対しては同
一の番号を付け、これに対する詳細な説明は省略する。
図６（Ａ）及び（Ｂ）において、３４１，３４２はＩＴ
Ｏパターンを示す。図５（Ｂ）及び図６（Ｂ）からわか
るように、完全な陽極酸化及び比較的平坦な構造を有す
るゲート配線構造が得られ、ＩＴＯパターンは必要に応
じて選択されることができる。
（Ｂ）を参考にして説明する。図５（Ａ）は図６とは異
なるＩＴＯパターンを有する平面図であり、図５（Ｂ）
は図５（Ａ）のパターンにより、ゲート配線３９を形成
した図５（Ａ）のＢ−Ｂ線断面図である。図６（Ａ）及
び（Ｂ）は、さらに他のＩＴＯパターン及びこのパター
ンを用いて陽極酸化工程を経た図６（Ａ）のＣ−Ｃ線断
面図である。図５（Ａ）及び（Ｂ）、そして図６（Ａ）
及び（Ｂ）において、前述した同様な要素に対しては同
一の番号を付け、これに対する詳細な説明は省略する。
図６（Ａ）及び（Ｂ）において、３４１，３４２はＩＴ
Ｏパターンを示す。図５（Ｂ）及び図６（Ｂ）からわか
るように、完全な陽極酸化及び比較的平坦な構造を有す
るゲート配線構造が得られ、ＩＴＯパターンは必要に応
じて選択されることができる。
【００２２】本発明の第四実施例を図７（Ａ）〜（Ｆ）
を参考にして説明する。図７（Ａ）は基板３１上にＩＴ
Ｏ層３２、Ａｌ層３３を前記した実施例と同様に形成
し、後に画素ＩＴＯ間を分離させるために、図８の斜線
を引いたパターンのような画素ＩＴＯ分離パターン３６
をホトレジストでＡｌ層３３上に形成する。図７（Ｂ）
は、前記画素ＩＴＯ分離パターン３６をマスクとして全
面陽極酸化して１００オングストロームの酸化膜を形成
したものである。その後、前記酸化膜の上にホトレジス
トを形成し、金属配線部分３９と画素ＩＴＯ分離パター
ン３６にのみホトレジスト４６が残るよにパターンニン
グを行なう（図７（Ｃ））。図７（Ｄ）は二次陽極酸化
された結果図であり、これによって、以後に形成された
ＩＴＯ電極部３２の上部にはすべて透明な３０００オン
グストロームの絶縁層が形成される（図７（Ｆ）参
照）。図７（Ｅ）及び（Ｆ）は画素ＩＴＯを分離させる
ための工程であって、画素ＩＴＯ３４と金属配線部分３
９を除いた残りの部分、すなわち図８の斜線部分３６を
エッチングで除去して画素ＩＴＯを分離させる。以後の
工程は一般的な表示パネル製造工程を経て製作される。
を参考にして説明する。図７（Ａ）は基板３１上にＩＴ
Ｏ層３２、Ａｌ層３３を前記した実施例と同様に形成
し、後に画素ＩＴＯ間を分離させるために、図８の斜線
を引いたパターンのような画素ＩＴＯ分離パターン３６
をホトレジストでＡｌ層３３上に形成する。図７（Ｂ）
は、前記画素ＩＴＯ分離パターン３６をマスクとして全
面陽極酸化して１００オングストロームの酸化膜を形成
したものである。その後、前記酸化膜の上にホトレジス
トを形成し、金属配線部分３９と画素ＩＴＯ分離パター
ン３６にのみホトレジスト４６が残るよにパターンニン
グを行なう（図７（Ｃ））。図７（Ｄ）は二次陽極酸化
された結果図であり、これによって、以後に形成された
ＩＴＯ電極部３２の上部にはすべて透明な３０００オン
グストロームの絶縁層が形成される（図７（Ｆ）参
照）。図７（Ｅ）及び（Ｆ）は画素ＩＴＯを分離させる
ための工程であって、画素ＩＴＯ３４と金属配線部分３
９を除いた残りの部分、すなわち図８の斜線部分３６を
エッチングで除去して画素ＩＴＯを分離させる。以後の
工程は一般的な表示パネル製造工程を経て製作される。
【００２３】
【発明の効果】以上のように、本発明によると、全面に
わたって形成された導電層であるＩＴＯ層を陽極酸化の
際ベース電極として用いて陽極酸化をするため、部分的
に陽極酸化の起こらない部分なしに完全に陽極酸化さ
れ、従来に比べ光透過率が高い透明体の絶縁層（Ａｌ2
Ｏ3）を得られる。
わたって形成された導電層であるＩＴＯ層を陽極酸化の
際ベース電極として用いて陽極酸化をするため、部分的
に陽極酸化の起こらない部分なしに完全に陽極酸化さ
れ、従来に比べ光透過率が高い透明体の絶縁層（Ａｌ2
Ｏ3）を得られる。
【００２４】また、薄膜をＡｌ層を基板に形成し、これ
をすべて酸化させることによりゲート段差を低めるばか
りではなく、平坦な絶縁層でステップカバーリッジが改
善され、同時に欠陥のないゲート電極及び配線が得ら
れ、ピンホール防止効果を有する。したがって、従来に
比べ歩留りが大きく向上する。
をすべて酸化させることによりゲート段差を低めるばか
りではなく、平坦な絶縁層でステップカバーリッジが改
善され、同時に欠陥のないゲート電極及び配線が得ら
れ、ピンホール防止効果を有する。したがって、従来に
比べ歩留りが大きく向上する。
【図１】（Ａ）〜（Ｄ）は、本発明の第一実施例におけ
る全面陽極酸化工程を説明するための工程断面図。
る全面陽極酸化工程を説明するための工程断面図。
【図２】（Ａ）〜（Ｅ）は、本発明の第一実施例におけ
る表示パネルの製造工程を説明するための工程断面図。
る表示パネルの製造工程を説明するための工程断面図。
【図３】図２による表示パネルの平面配置図。
【図４】（Ａ）〜（Ｄ）は、本発明の第二実施例におけ
る表示パネルの製造工程を説明するための工程断面図。
る表示パネルの製造工程を説明するための工程断面図。
【図５】（Ａ）及び（Ｂ）は、本発明の第三実施例にお
ける表示パネルの平面図及び断面図。
ける表示パネルの平面図及び断面図。
【図６】（Ａ）及び（Ｂ）は、第三実施例の変形例にお
ける表示パネルの平面図及び断面図。
ける表示パネルの平面図及び断面図。
【図７】（Ａ）〜（Ｆ）は本発明の第四実施例における
表示パネルの製造工程を説明するための工程断面図。
表示パネルの製造工程を説明するための工程断面図。
【図８】画素ＩＴＯの分離パターンを示す平面図。
【図９】（Ａ）及び（Ｂ）は従来の表示パネルの平面配
置図及びＩ−Ｉ線断面図。
置図及びＩ−Ｉ線断面図。
【図１０】（Ａ）〜（Ｃ）は、他の従来の表示パネル製
造工程を説明するための概略断面図。（Ｄ）は、概略平
面図を示す。
造工程を説明するための概略断面図。（Ｄ）は、概略平
面図を示す。
【図１１】（Ａ）及び（Ｂ）は図１０（Ａ）及び（Ｂ）
を適用して製造した表示パネルの断面図及び平面図。
を適用して製造した表示パネルの断面図及び平面図。
【符号の説明】 ３１…絶縁性基板 ３２…酸化インジウム（ＩＴＯ） ３３…Ａｌ層 ３５…絶縁層 ３７…マスクパターン ３９…ゲート電極及び配線 ４６…ホトレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786
Claims (14)
- 【請求項１】 絶縁基板上に透明導電層を形成する段
階、 前記透明導電層をパターンニングして、画素電極が連結
されている形態の画素を形成する段階、 前記画素型透明導電層上に、全面的に陽極酸化可能な金
属層を形成する段階、 前記金属層上に、一次全面陽極酸化工程により所定厚さ
の酸化膜の絶縁層を形成する段階、 前記酸化膜絶縁層上に、陽極酸化されない材料によって
ゲート電極及びゲート配線の形成パターンと同様のマス
クパターンを形成する段階、 前記マスクパターンの下部に位置する金属層を除いたす
べての金属層を陽極酸化させるための二次全面陽極酸化
段階で構成されることを特徴とする表示パネルの製造方
法。 - 【請求項２】 前記陽極酸化可能な金属層が、Ａｌ又は
Ａｌを主成分とする金属中の一つからなる請求項１記載
の表示パネルの製造方法。 - 【請求項３】 前記一次陽極酸化工程の印加電圧が前記
二次陽極酸化工程の印加電圧より小さい請求項１記載の
表示パネルの製造方法。 - 【請求項４】 前記透明導電層が、酸化インジウムであ
る請求項１記載の表示パネルの製造方法。 - 【請求項５】 前記一次及び二次全面陽極酸化工程のう
ち、少なくとも一つは透明導電層をベース電極に行なう
請求項１記載の表示パネルの製造方法。 - 【請求項６】 前記二次陽極酸化工程の後に、前記画素
電極が連結されている形態の画素を形成した画素型透明
導電層をエッチング工程で分離して画素電極を形成する
段階をさらに含む請求項１記載の表示パネルの製造方
法。 - 【請求項７】 前記マスクパターン材料がホトレジスト
あるいはＣｒのうちの一つである請求項１記載の表示パ
ネルの製造方法。 - 【請求項８】 絶縁基板上に透明導電層を形成する段
階、 前記導電層上に陽極酸化可能な金属層を形成する段階、 前記金属層上に一次全面陽極酸化により酸化膜絶縁層を
形成する段階、 前記絶縁層上に、陽極酸化されない材料によってゲート
電極及びゲート配線の 形成パターンと同様のマスクパタ
ーンを形成する段階、 前記マスクパターンの下部に位置する金属層を除いたす
べての金属層を陽極酸化させる二次全面陽極酸化段階で
構成されることを特徴とする表示パネルの製造方法。 - 【請求項９】 前記一次陽極酸化段階の印加電圧が、前
記二次陽極酸化段階の印加電圧より小さい請求項８記載
の表示パネルの製造方法。 - 【請求項１０】 前記一次及び二次全面陽極酸化段階の
うち、少なくとも一つは導電層をベース電極に行なう請
求項８記載の表示パネルの製造方法。 - 【請求項１１】 前記導電層が、酸化インジウムである
請求項８記載の表示パネルの製造方法。 - 【請求項１２】 前記マスクパターン材料が、ホトレジ
ストあるいはＣｒであることを特徴とする請求項８記載
の表示パネルの製造方法。 - 【請求項１３】 前記導電層を所定パターンによるパタ
ーンニングにより画素電極を形成する工程をさらに含む
請求項８記載の表示パネルの製造方法。 - 【請求項１４】 前記陽極酸化可能な金属層が、Ａｌ又
はＡｌを主成分とするＡｌ−ＳｉもしくはＡｌ−Ｐｄの
中から選択されたいずれの一つからなる請求項８記載の
表示パネルの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010009A KR930005549B1 (ko) | 1991-06-17 | 1991-06-17 | 표시패널 및 그의 제조방법 |
| KR10009 | 1991-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0627486A JPH0627486A (ja) | 1994-02-04 |
| JP2575263B2 true JP2575263B2 (ja) | 1997-01-22 |
Family
ID=19315903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10591192A Expired - Lifetime JP2575263B2 (ja) | 1991-06-17 | 1992-03-31 | 表示パネルの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5194136A (ja) |
| JP (1) | JP2575263B2 (ja) |
| KR (1) | KR930005549B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US5576225A (en) * | 1992-05-09 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming electric circuit using anodic oxidation |
| JP3199913B2 (ja) * | 1993-06-16 | 2001-08-20 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置およびその作製方法 |
| JPH0876141A (ja) * | 1994-09-07 | 1996-03-22 | Hitachi Ltd | 液晶表示基板 |
| KR100213969B1 (ko) * | 1996-03-15 | 1999-08-02 | 구자홍 | 액티브 매트릭스의 제조방법 및 구조 |
| US6433473B1 (en) | 1998-10-29 | 2002-08-13 | Candescent Intellectual Property Services, Inc. | Row electrode anodization |
| US6322712B1 (en) * | 1999-09-01 | 2001-11-27 | Micron Technology, Inc. | Buffer layer in flat panel display |
| TWI230747B (en) * | 2001-11-15 | 2005-04-11 | Hon Hai Prec Ind Co Ltd | Anodized method for metal substrate |
| KR101168729B1 (ko) * | 2005-08-16 | 2012-07-26 | 삼성전자주식회사 | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 |
| US8159134B2 (en) | 2007-05-16 | 2012-04-17 | The Board Of Trustees Of The University Of Illinois | Arrays of microcavity plasma devices and electrodes with reduced mechanical stress |
| US10789898B2 (en) * | 2017-08-01 | 2020-09-29 | HKC Corporation Limited | Display method with voltage signal conversion based on lookup table and display device |
| EP3556910B1 (en) * | 2018-04-20 | 2023-10-04 | Murata Manufacturing Co., Ltd. | Semiconductor device having porous region embedded structure and method of manufacture thereof |
| CN111989426B (zh) * | 2018-04-20 | 2024-05-17 | 株式会社村田制作所 | 具有多孔区域嵌入式结构的半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644625B2 (ja) * | 1988-12-31 | 1994-06-08 | 三星電子株式会社 | アクティブマトリックス液晶表示素子用薄膜トランジスタ |
| JPH031572A (ja) * | 1989-05-29 | 1991-01-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
-
1991
- 1991-06-17 KR KR1019910010009A patent/KR930005549B1/ko not_active IP Right Cessation
-
1992
- 1992-03-31 JP JP10591192A patent/JP2575263B2/ja not_active Expired - Lifetime
- 1992-06-17 US US07/899,967 patent/US5194136A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR930000984A (ko) | 1993-01-16 |
| US5194136A (en) | 1993-03-16 |
| KR930005549B1 (ko) | 1993-06-23 |
| JPH0627486A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575263B2 (ja) | 表示パネルの製造方法 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US5672523A (en) | Thin film transistor substrate, manufacturing method thereof, liquid crystal display panel and liquid crystal display equipment | |
| JP4928665B2 (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
| TW552717B (en) | A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
| WO2001057588A1 (en) | Insulated-gate transistor for liquid crystal display and method for fabricating the same | |
| KR20000033047A (ko) | 박막트랜지스터의제조방법 | |
| JPH09506738A (ja) | 直接多層薄膜トランジスタの製造方法 | |
| JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
| KR100477141B1 (ko) | 금속막과그위에절연층을포함하는반도체장치의제조방법 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JPH09203912A (ja) | 液晶表示装置 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH1090717A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JP2618034B2 (ja) | マトリクス基板及びその製造方法 | |
| US20060054889A1 (en) | Thin film transistor array panel | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0815721A (ja) | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JPH07104315A (ja) | 液晶表示装置 |