JP2574333B2 - バス使用権獲得制御方法 - Google Patents
バス使用権獲得制御方法Info
- Publication number
- JP2574333B2 JP2574333B2 JP62265288A JP26528887A JP2574333B2 JP 2574333 B2 JP2574333 B2 JP 2574333B2 JP 62265288 A JP62265288 A JP 62265288A JP 26528887 A JP26528887 A JP 26528887A JP 2574333 B2 JP2574333 B2 JP 2574333B2
- Authority
- JP
- Japan
- Prior art keywords
- arb
- output
- bus
- signal
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔概 要〕 二つの装置間を相互に接続するバスを使用して互いの
データの送受を行うシステムにおけるバス使用権獲得制
御方法に関し、 特別のアービトレーション回路を必要としない簡単な
回路構成で、優先順位を固定せず、速やかにかつ競合の
生じないアービトレーションを行うことを目的とし、 二つの装置間を相互に接続するバスを使用して互いの
データの送受を行うシステムのバス使用権獲得制御方式
において、二つの操作のいずれか一方を親装置、他方を
子装置とし、親装置より子装置に向け所定周期のアービ
トレーション・クロック信号を送出し、親装置はアービ
トレーション・クロック信号における発生時間が実質的
に早い一方のエッジを、子装置は発生時間が実質的に遅
い他方のエッジを各バス獲得及び放棄のタイミングとし
て、アービトレーションを行うように構成する。
データの送受を行うシステムにおけるバス使用権獲得制
御方法に関し、 特別のアービトレーション回路を必要としない簡単な
回路構成で、優先順位を固定せず、速やかにかつ競合の
生じないアービトレーションを行うことを目的とし、 二つの装置間を相互に接続するバスを使用して互いの
データの送受を行うシステムのバス使用権獲得制御方式
において、二つの操作のいずれか一方を親装置、他方を
子装置とし、親装置より子装置に向け所定周期のアービ
トレーション・クロック信号を送出し、親装置はアービ
トレーション・クロック信号における発生時間が実質的
に早い一方のエッジを、子装置は発生時間が実質的に遅
い他方のエッジを各バス獲得及び放棄のタイミングとし
て、アービトレーションを行うように構成する。
本発明は、二つの装置間を相互に接続するバスを使用
して互いのデータの送受を行うシステムにおけるバス使
用権の獲得を制御するバス使用権獲得制御方法に関す
る。
して互いのデータの送受を行うシステムにおけるバス使
用権の獲得を制御するバス使用権獲得制御方法に関す
る。
距離を放して置かれた二つの装置間で一つのバスを通
してお互いのデータの送受を行うシステムにおいては、
いずれか一方の装置しかバスを使用することができない
ので、どの装置がバスを使用できるかを判定(以下、ア
ービトレーション:arbitrationという)し、バス使用権
を獲得した装置が他方の装置に対してデータの送受を行
うようにしている。その場合のバス使用権獲得制御方式
の代表的なものとして、従来ディジーチェイン(Daisy
chain)方式とパラレル(Parallel)方式がある。
してお互いのデータの送受を行うシステムにおいては、
いずれか一方の装置しかバスを使用することができない
ので、どの装置がバスを使用できるかを判定(以下、ア
ービトレーション:arbitrationという)し、バス使用権
を獲得した装置が他方の装置に対してデータの送受を行
うようにしている。その場合のバス使用権獲得制御方式
の代表的なものとして、従来ディジーチェイン(Daisy
chain)方式とパラレル(Parallel)方式がある。
第8図は、ディジーチェイン方式の基本構成をブロッ
ク図で示したものである。図において、31はアービトレ
ーションを行うアービトレーション回路、32A,32B等は
データの送受を行う各装置、33はデータ転送のみ行われ
るバス、34はバス使用要求(バスREQ)信号を転送する
制御線である。35はディジーチェイン線で、各装置32A,
32B等に直列に接続され、バス要求を受け付けたことを
通知する選択(Select)信号が転送される。
ク図で示したものである。図において、31はアービトレ
ーションを行うアービトレーション回路、32A,32B等は
データの送受を行う各装置、33はデータ転送のみ行われ
るバス、34はバス使用要求(バスREQ)信号を転送する
制御線である。35はディジーチェイン線で、各装置32A,
32B等に直列に接続され、バス要求を受け付けたことを
通知する選択(Select)信号が転送される。
この構成で、バス使用要求を行う各装置は、制御線34
を通して、バスREQ信号をアービトレーション回路31に
送る。アービトレーション回路31は、これらのバスREQ
信号を受け付けると、ディジーチェイン線35にSelect信
号を送る。Select信号を最初に受け取った装置32Aがバ
ス使用要求を行っているときは、装置32Aはアービトレ
ーション回路31に通知してバス使用権の獲得処理を行う
とともに、Select信号が下位装置に伝わるのを遮断す
る。もし、装置32Aがバス使用要求を行っていないとき
は、Select信号をそのまま次の装置32Bに送る。以下、
同様な処理が各装置32B等で順番に行われ、バス要求を
行っている最初の装置の所でSelect信号が遮断され、そ
の装置がバス使用権を獲得する。
を通して、バスREQ信号をアービトレーション回路31に
送る。アービトレーション回路31は、これらのバスREQ
信号を受け付けると、ディジーチェイン線35にSelect信
号を送る。Select信号を最初に受け取った装置32Aがバ
ス使用要求を行っているときは、装置32Aはアービトレ
ーション回路31に通知してバス使用権の獲得処理を行う
とともに、Select信号が下位装置に伝わるのを遮断す
る。もし、装置32Aがバス使用要求を行っていないとき
は、Select信号をそのまま次の装置32Bに送る。以下、
同様な処理が各装置32B等で順番に行われ、バス要求を
行っている最初の装置の所でSelect信号が遮断され、そ
の装置がバス使用権を獲得する。
したがって、このディジーチェイン方式では、アービ
トレーション回路31に最も近い装置32Aの優先順位が最
も高く、以下、装置32Bの順に優先順位が低下する。
トレーション回路31に最も近い装置32Aの優先順位が最
も高く、以下、装置32Bの順に優先順位が低下する。
第9図は、パラレル方式の基本構成をブロック図で示
したものである。図において、41はアービトレーション
を行うアービトレーション回路、42A,42B等はデータの
送受を行う各装置、43はデータ転送の行われるバス、44
A,44B等は装置42A,42B等がバスREQ信号を送る制御線で
あり、45A,45B等は装置42A,42B等にバス要求を受け付け
たことを通知するSelect信号を送る。
したものである。図において、41はアービトレーション
を行うアービトレーション回路、42A,42B等はデータの
送受を行う各装置、43はデータ転送の行われるバス、44
A,44B等は装置42A,42B等がバスREQ信号を送る制御線で
あり、45A,45B等は装置42A,42B等にバス要求を受け付け
たことを通知するSelect信号を送る。
この構成で、バス使用要求を行う各装置は、制御線44
A〜44B等を通して、バスREQ信号をそれぞれアービトレ
ーション回路41に送る。アービトレーション41は、これ
らのバスREQ信号の中で最も優先順位の高いバスREQ信号
を受付(例えば装置42Bとする)、その装置42Bに対しSe
lect信号を送る。Select信号を受信した装置42Bが、バ
ス使用権を獲得する。
A〜44B等を通して、バスREQ信号をそれぞれアービトレ
ーション回路41に送る。アービトレーション41は、これ
らのバスREQ信号の中で最も優先順位の高いバスREQ信号
を受付(例えば装置42Bとする)、その装置42Bに対しSe
lect信号を送る。Select信号を受信した装置42Bが、バ
ス使用権を獲得する。
従来のディジーチェイン方式やパラレル方式等のバス
使用権獲得制御方式は、いずれも前述のように、各装置
のバスREQ信号を1箇所に集めアービトレーションを行
う回路を必要とするのでハードウエア複雑になり、ま
た、優先順位が固定化されるという不都合があった。更
に、装置間の距離が長い場合にはアービトレーションに
時間が掛り、また、距離に差があると、パラレル方式の
場合バスREQ信号の発行時間順位アービトレーション回
路に到着時間順位が一致しない場合が生じ、先着順で優
先順位が定まる場合には優先順位に変動が生じるという
不都合があった。
使用権獲得制御方式は、いずれも前述のように、各装置
のバスREQ信号を1箇所に集めアービトレーションを行
う回路を必要とするのでハードウエア複雑になり、ま
た、優先順位が固定化されるという不都合があった。更
に、装置間の距離が長い場合にはアービトレーションに
時間が掛り、また、距離に差があると、パラレル方式の
場合バスREQ信号の発行時間順位アービトレーション回
路に到着時間順位が一致しない場合が生じ、先着順で優
先順位が定まる場合には優先順位に変動が生じるという
不都合があった。
本発明は、アービトレーション回路を必要としない簡
単な回路で、優先順位を固定せず速やかにかつ長距離の
場合にも競合の生じないアービトレーションを行う2装
置間のバス使用権獲得制御方法を提供することを目的と
する。
単な回路で、優先順位を固定せず速やかにかつ長距離の
場合にも競合の生じないアービトレーションを行う2装
置間のバス使用権獲得制御方法を提供することを目的と
する。
まず、本発明を実施するシステム構成を、第2図を参
照して説明する。
照して説明する。
第2図において、11A及び11Bは、相互にデータの送受
を行う装置でいずれか一方が親装置、他方が子装置に指
定される。12は装置11A及び11B間を接続するバスで、両
装置間で送受されるデータが転送される。13はビジー
(BUSY)線で、バス12が使用中であることを指示するBU
SY信号が転送される。14はアービトレーション・クロッ
ク(ARB・CLK)線で、親装置より子装置に向けてARB・C
LK信号が送られる。
を行う装置でいずれか一方が親装置、他方が子装置に指
定される。12は装置11A及び11B間を接続するバスで、両
装置間で送受されるデータが転送される。13はビジー
(BUSY)線で、バス12が使用中であることを指示するBU
SY信号が転送される。14はアービトレーション・クロッ
ク(ARB・CLK)線で、親装置より子装置に向けてARB・C
LK信号が送られる。
各装置11A及び11Bに設けられた20A及び20Bは、アービ
トレーション・クロック(ARB・CLK)発生回路であり、
29A及び29Bは、各種信号及びデータの送受を行う送受信
手段である。
トレーション・クロック(ARB・CLK)発生回路であり、
29A及び29Bは、各種信号及びデータの送受を行う送受信
手段である。
次に、本発明の採用した解決手段を、第1図を参照し
て説明する。
て説明する。
装置11A及び11Bのいずれか一方を親装置、他方を子
装置とし、親装置より子装置に向け、所定周期のアービ
トレーション・クロック(ARB・CLK)信号を送出する
(第1図(b))。
装置とし、親装置より子装置に向け、所定周期のアービ
トレーション・クロック(ARB・CLK)信号を送出する
(第1図(b))。
いま、装置11Aが親装置であり、装置11Bが子装置であ
るとする。装置11A及び11Bのいずれを親装置とするかは
固定的でなく、随時変更することができる。ただし、デ
ータ転送中は変更することができない。
るとする。装置11A及び11Bのいずれを親装置とするかは
固定的でなく、随時変更することができる。ただし、デ
ータ転送中は変更することができない。
親装置11Aは、ARB・CLK信号におけるパルスの立上
り(又は立下り)のエッジで両装置を接続するビジー線
信号がオフのときバス使用権を獲得してビジー線をオン
にする。第1図(b)の場合、親装置11Aは、ARB・CLK
信号の立上りエッジをバス使用権獲得及び放棄のタイミ
ングとする。
り(又は立下り)のエッジで両装置を接続するビジー線
信号がオフのときバス使用権を獲得してビジー線をオン
にする。第1図(b)の場合、親装置11Aは、ARB・CLK
信号の立上りエッジをバス使用権獲得及び放棄のタイミ
ングとする。
これに対し、子装置11Bは、ARB・CLK信号における
パルスの立下り(又は立上り)のエッジで両装置を接続
するビジー線信号がオフのときバス使用権を獲得してビ
ジー線をオンにする。第1図(b)の場合、子装置11B
は、ARB・CLK信号の立下りエッジをバス使用権獲得及び
放棄のタイミングとする。なお、第1図(b)は、親装
置11Aから送出した時点のARB・CLK信号であり、同図
(e)は、子装置11Bに到達した時点のARB・CLK信号を
示したものである。
パルスの立下り(又は立上り)のエッジで両装置を接続
するビジー線信号がオフのときバス使用権を獲得してビ
ジー線をオンにする。第1図(b)の場合、子装置11B
は、ARB・CLK信号の立下りエッジをバス使用権獲得及び
放棄のタイミングとする。なお、第1図(b)は、親装
置11Aから送出した時点のARB・CLK信号であり、同図
(e)は、子装置11Bに到達した時点のARB・CLK信号を
示したものである。
本発明の作用を、第1図を参照して説明する。
親装置11Aの送受信手段29Aは、ARB・CLK発生回路20A
の発生したARB・CLK信号を常時子装置11Bに向け送出し
ている(第1図(b))。この場合、子装置11B側のARB
・CLK発生回路20Bは動作しない。
の発生したARB・CLK信号を常時子装置11Bに向け送出し
ている(第1図(b))。この場合、子装置11B側のARB
・CLK発生回路20Bは動作しない。
親装置11A内でバス使用要求(バスREQ(A))が上る
と、親装置11Aの送受信手段29AはBUSY線13上にBUSY信号
がないこと、すなわちバス12がビジーでないことを確認
した後、ARB・CLK信号の立上りエッジでBUSY信号をBUSY
線13に送出し、バス12をビジーにし、バス12の使用権を
獲得する(第1図(a),(b),(c)のt1時点参
照)。
と、親装置11Aの送受信手段29AはBUSY線13上にBUSY信号
がないこと、すなわちバス12がビジーでないことを確認
した後、ARB・CLK信号の立上りエッジでBUSY信号をBUSY
線13に送出し、バス12をビジーにし、バス12の使用権を
獲得する(第1図(a),(b),(c)のt1時点参
照)。
一方、子装置11B側でもバスREQ(B)が上ると、子装
置11Bはそのバス使用権獲得のタイミングであるARB・CL
K信号の立下りがくるのを待つ。
置11Bはそのバス使用権獲得のタイミングであるARB・CL
K信号の立下りがくるのを待つ。
ARB・CLK信号の立下りが子装置11Bに到達した時点
で、BUSY線13上でBUSY信号が既にオンとなりバスがビジ
ーであることを指示したので、子装置11Bはバス使用権
を獲得できず待ち状態となる(第1図(d),(e),
(f)のt2時点参照)。
で、BUSY線13上でBUSY信号が既にオンとなりバスがビジ
ーであることを指示したので、子装置11Bはバス使用権
を獲得できず待ち状態となる(第1図(d),(e),
(f)のt2時点参照)。
親装置11Aの送受信手段29Aは、所定のデータの送受が
終了すると、同じくARB・CLK信号の立上りでエッジでBU
SY信号をオフにしてバス使用権を放棄する(第1図
(b),(c)のt3時点参照)。
終了すると、同じくARB・CLK信号の立上りでエッジでBU
SY信号をオフにしてバス使用権を放棄する(第1図
(b),(c)のt3時点参照)。
子装置11Bの送受信手段29Bは、ARB・CLK信号の立下り
時点においてBUSY線13上のBUSY信号がオフになったこと
を検出すると、BUSY信号をBUSY線13に送出し、バス12の
使用権を獲得する(第1図(d),(e),(f)のt4
時点参照)。
時点においてBUSY線13上のBUSY信号がオフになったこと
を検出すると、BUSY信号をBUSY線13に送出し、バス12の
使用権を獲得する(第1図(d),(e),(f)のt4
時点参照)。
子装置11Bがバス12の使用権を獲得すると、ARB・CLK
信号の各立上りエッジにおいてBUSY線13上のBUSY信号が
オンとなっているので、親装置11Aは、バス使用権を獲
得できず待ち状態となる(第1図のt5時点参照)。
信号の各立上りエッジにおいてBUSY線13上のBUSY信号が
オンとなっているので、親装置11Aは、バス使用権を獲
得できず待ち状態となる(第1図のt5時点参照)。
このように、バスREQが同時に親装置11Aと子装置11B
内で上った場合には、ARB・CLK信号の送出側である親装
置11Aが優先してバス使用権を獲得する。逆に装置11Bを
親装置とすると、今度はARB・CLKの送出側が装置11Bと
なり、装置11Aに優先してバス使用権を獲得することが
できる。
内で上った場合には、ARB・CLK信号の送出側である親装
置11Aが優先してバス使用権を獲得する。逆に装置11Bを
親装置とすると、今度はARB・CLKの送出側が装置11Bと
なり、装置11Aに優先してバス使用権を獲得することが
できる。
なお、親装置11Aと子装置11Bがバス使用権獲得及び放
棄のタイミングとするエッジは、親装置11Aの使用する
エッジの発生時間が子装置11Bの使用するエッジの発生
時間よりも異なれば、1つのARB・CLK信号の立上りエッ
ジ及び立下りエッジに限定されるものではない(なお、
具体例については、実施例の項で説明する。) また、ARB・CLK信号の周期Tは、バス使用権の競合が
生じないように、二つの装置11A及び11B間の距離に基づ
いて選定される(具体的な選定方法については、実施例
の項で説明する)。
棄のタイミングとするエッジは、親装置11Aの使用する
エッジの発生時間が子装置11Bの使用するエッジの発生
時間よりも異なれば、1つのARB・CLK信号の立上りエッ
ジ及び立下りエッジに限定されるものではない(なお、
具体例については、実施例の項で説明する。) また、ARB・CLK信号の周期Tは、バス使用権の競合が
生じないように、二つの装置11A及び11B間の距離に基づ
いて選定される(具体的な選定方法については、実施例
の項で説明する)。
以上のようにして、アービトレーション回路を必要と
しない簡単な回路構成で、速やかにかつ競合を生じさせ
ることなく2装置間のアービトレーションを行うことが
できる。また、親装置となる装置を変更することによ
り、2装置間の優先順位を容易に変更することができ
る。
しない簡単な回路構成で、速やかにかつ競合を生じさせ
ることなく2装置間のアービトレーションを行うことが
できる。また、親装置となる装置を変更することによ
り、2装置間の優先順位を容易に変更することができ
る。
本発明の実施例を、第1図〜第7図を参照して説明す
る。第3図は、本発明の実施例に用いられるARB・CLK信
号を発生するARB・CLK発生回路の構成の説明図、第4図
〜第7図は、その動作波形図である。第1図及び第2図
は、実施例の説明にも使用され、その内容は既に説明し
たとおりである。
る。第3図は、本発明の実施例に用いられるARB・CLK信
号を発生するARB・CLK発生回路の構成の説明図、第4図
〜第7図は、その動作波形図である。第1図及び第2図
は、実施例の説明にも使用され、その内容は既に説明し
たとおりである。
まず、ARB・CLK信号の周期の選定条件について説明す
る。第2図において、装置11A及び11B間にARB・CLK信号
の2個以上のクロックが存在すると、装置11A及び11Bが
同時にBUSY信号を発生してバス使用権を獲得するバス使
用権の競合が生じる危険がある。
る。第2図において、装置11A及び11B間にARB・CLK信号
の2個以上のクロックが存在すると、装置11A及び11Bが
同時にBUSY信号を発生してバス使用権を獲得するバス使
用権の競合が生じる危険がある。
このようなバス使用権の競合が生じないようにするた
めには、子装置(11B側とする)が発生したBUSY信号が
親装置11A側に到達するまで、ARB・CLK信号の次のクロ
ックが親装置11Aより発生していないことが必要であ
る。すなわち、ARB・CLK信号の周期をT、装置11A及び1
1Bの距離をLAB、ARB・CLK信号の伝送速度をVとする
と、T>2LAB/Vに選定することが必要である。
めには、子装置(11B側とする)が発生したBUSY信号が
親装置11A側に到達するまで、ARB・CLK信号の次のクロ
ックが親装置11Aより発生していないことが必要であ
る。すなわち、ARB・CLK信号の周期をT、装置11A及び1
1Bの距離をLAB、ARB・CLK信号の伝送速度をVとする
と、T>2LAB/Vに選定することが必要である。
このようなことから、ARB・CLK信号を発生するARB・C
LK発生回路は、可変周期のクロック発生回路となるよう
に構成される。次に、第3図を参照して、ARB・CLK信号
発生回路について説明する。なお、このARB・CLK発生回
路20は、装置11A及び11Bに共通であり、第2図において
20A及び20Bで示されている。
LK発生回路は、可変周期のクロック発生回路となるよう
に構成される。次に、第3図を参照して、ARB・CLK信号
発生回路について説明する。なお、このARB・CLK発生回
路20は、装置11A及び11Bに共通であり、第2図において
20A及び20Bで示されている。
(A)ARB・CLK発生回路 第3図において、21A,21B及び21CはJK形フリップフロ
ップ(JKFF)であり、22A及び22BはD形フリップフロッ
プ(DFF)であり、23はNANDケート、24A〜24FはANDゲー
トであり、25はORゲートであり、26A〜26Cはインバータ
である。
ップ(JKFF)であり、22A及び22BはD形フリップフロッ
プ(DFF)であり、23はNANDケート、24A〜24FはANDゲー
トであり、25はORゲートであり、26A〜26Cはインバータ
である。
MODE0及びMODE1はモード信号で、*MODE0・*MODE1の
ときは周期T1のARB・CLK信号が発生され、*MODE0・MOD
1(*は反転符号を示すもので、以下、他の符号につい
ても同様である)のときは周期T2のARB・CLK信号が発生
され、MODE・*MODE1のときは周期T3のARB・CLK信号が
発生され、MODE0・MODE1のときは周期T4のARB・CLK信号
が発生される。周期T1〜T4の間には、T1<T2<T3<T4の
関係がある。なお、各モード信号は、装置(11A,11B)
内の図示しない制御部によって設定される。
ときは周期T1のARB・CLK信号が発生され、*MODE0・MOD
1(*は反転符号を示すもので、以下、他の符号につい
ても同様である)のときは周期T2のARB・CLK信号が発生
され、MODE・*MODE1のときは周期T3のARB・CLK信号が
発生され、MODE0・MODE1のときは周期T4のARB・CLK信号
が発生される。周期T1〜T4の間には、T1<T2<T3<T4の
関係がある。なお、各モード信号は、装置(11A,11B)
内の図示しない制御部によって設定される。
JKFF21AのJ端子には、インバータ26Aで反転されたJK
FF21AのQ出力(で示す)が入力される。
FF21AのQ出力(で示す)が入力される。
NANDゲート23の一方の入力端子には、JKFF21AのQ出
力が入力され、他方の入力端子には、DFF22AのQ出力
(で示す)が入力される。
力が入力され、他方の入力端子には、DFF22AのQ出力
(で示す)が入力される。
ANDゲート24Aの一方の入力端子には、NANDゲート23の
出力が入力され、他方の入力端子には、*(*MODE0・
*MODE1)が入力され、そのAND出力(で示す)は、各
JKFF21A〜21CのK端子に入力される。
出力が入力され、他方の入力端子には、*(*MODE0・
*MODE1)が入力され、そのAND出力(で示す)は、各
JKFF21A〜21CのK端子に入力される。
ANDゲート24Bの一方の入力端子には、JKFF21AのQ出
力が入力され、他方の入力端子にはMODE0が入力さ
れ、そのAND出力は、JKFF21BのJ端子に入力される。
力が入力され、他方の入力端子にはMODE0が入力さ
れ、そのAND出力は、JKFF21BのJ端子に入力される。
JKFF21BのQ出力(で示す)は、JKFF21CのJ端子に
入力され、JKFF21CのQ端子からはQ出力が発生され
る。
入力され、JKFF21CのQ端子からはQ出力が発生され
る。
ANDゲート24Cの一方の入力端子には、JKFF21AのQ出
力が入力され、他方の入力端子には、*MODE0が入力
される。ANDゲート24Dの一方の入力端子には、JKFF21B
のQ端子が入力され、他方の入力端子には、MODE0・
*MODE1が入力される。ANDゲート24Eの一方の入力端子
には、JKFF21CのQ出力が入力され、他方の入力端子
には、MODE0・MODE1が入力される。
力が入力され、他方の入力端子には、*MODE0が入力
される。ANDゲート24Dの一方の入力端子には、JKFF21B
のQ端子が入力され、他方の入力端子には、MODE0・
*MODE1が入力される。ANDゲート24Eの一方の入力端子
には、JKFF21CのQ出力が入力され、他方の入力端子
には、MODE0・MODE1が入力される。
ORゲート25の入力端子には、ANDゲート24C〜24Eの出
力が供給され、そのOR出力は、DFF22AのD端子に入力さ
れる。
力が供給され、そのOR出力は、DFF22AのD端子に入力さ
れる。
ANDゲート24Fの一方の入力端子には、JKFF21Aの*Q
出力*が入力され、他方の入力端子には、DFF22AのQ
出力が入力され、そのAND出力(で示す)は、イン
バータ26B及びDFF22BのD端子に入力される。
出力*が入力され、他方の入力端子には、DFF22AのQ
出力が入力され、そのAND出力(で示す)は、イン
バータ26B及びDFF22BのD端子に入力される。
インバータ26Bは、ANDゲート24FのAND出力を反転し
て、装置の自系ARB・CLK信号(で示す)とする。
て、装置の自系ARB・CLK信号(で示す)とする。
DFF22BのQ出力は、インバータ26Cで反転されて、他
の装置用の他系ARB・CLK信号(で示す)を発生する。
の装置用の他系ARB・CLK信号(で示す)を発生する。
次に、第4図を参照して、第3図の各ARB・CLK信号発
生動作について説明する。
生動作について説明する。
(1) 周期T1のARB・CLK信号の発生動作 周期T1のARB・CLK信号の発生動作を、第4図の動作波
形図を参照して説明する。
形図を参照して説明する。
周期T1のARB・CLK信号を発生させるときは、モード信
号MODE0及びMODE1は、図示しない制御部により「00(*
MODE0・*MODE1)」に設定される。*MODE0・*MODE1の
ときは、ANDゲート24A,24B,24D及び24Eは閉じてそのAND
出力は常に「0」となり、JKFF21B及び21Cは動作しな
い。
号MODE0及びMODE1は、図示しない制御部により「00(*
MODE0・*MODE1)」に設定される。*MODE0・*MODE1の
ときは、ANDゲート24A,24B,24D及び24Eは閉じてそのAND
出力は常に「0」となり、JKFF21B及び21Cは動作しな
い。
したがって、JKFF21AのK端子の入力は常に「1」と
なり、JKFF21A及びインバータ26Aはクロック発生器とな
り、第4図の(a)に示すように、内部クロックτの2
倍に等しい周期T1を持ったQ出力を発生する。
なり、JKFF21A及びインバータ26Aはクロック発生器とな
り、第4図の(a)に示すように、内部クロックτの2
倍に等しい周期T1を持ったQ出力を発生する。
DFF22Aは、ANDゲート24C及びORゲート25を通してJKFF
21AのQ出力を受け、これをτだけ遅延したQ出力
を発生する(第4図(a),(c)参照)。
21AのQ出力を受け、これをτだけ遅延したQ出力
を発生する(第4図(a),(c)参照)。
ANDゲート24Fは、JKFF21Aの*Q出力*とDFF22Aの
Q出力のAND出力を発生する(第4図(d)参
照)。
Q出力のAND出力を発生する(第4図(d)参
照)。
インバータ26Bは、AND出力を反転して自系ARB・CLK
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第4図(e),(f)参照)。
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第4図(e),(f)参照)。
このようにして発生された自系及び他系のARB・CLK信
号及びの周囲T1は2τである。
号及びの周囲T1は2τである。
自系ARB・CLK信号は、親装置内で使用され、その立
上りをバス使用権獲得及び放棄のタイミングをする。他
系ARB・CLK信号はARB・CLK線14を通して子装置側に送
出される。子装置は、この他系ARB・CLK信号の立上り
を、そのバス使用権獲得及び放棄のタイミングとする。
上りをバス使用権獲得及び放棄のタイミングをする。他
系ARB・CLK信号はARB・CLK線14を通して子装置側に送
出される。子装置は、この他系ARB・CLK信号の立上り
を、そのバス使用権獲得及び放棄のタイミングとする。
このようにすることにより、自系ARB・CLK信号をシ
ステムのARB・CLK信号と見た場合、親装置はクロックパ
ルスの立上りエッジを、子装置は立下りエッジをそれぞ
れのバス使用権獲得及び放棄のタイミングとすることが
できる。
ステムのARB・CLK信号と見た場合、親装置はクロックパ
ルスの立上りエッジを、子装置は立下りエッジをそれぞ
れのバス使用権獲得及び放棄のタイミングとすることが
できる。
(2) 周期T2のARB・CLK信号の発生動作 周期T2のARB・CLK信号の発生動作を、第5図の動作波
形図を参照して説明する。
形図を参照して説明する。
周期T2のARB・CLK信号の発生させるときは、モード信
号MODE0及びMODE1は、「01(*MODE0・*MODE1)」に設
定される。*MODE0・*MODE1のときは、ANDゲート24B,2
4D及び24Eは閉となり、JKFF21B及び21Cは動作せず、ま
たそれらのQ出力及びは遮断されてDFF22Aに入力さ
れない。
号MODE0及びMODE1は、「01(*MODE0・*MODE1)」に設
定される。*MODE0・*MODE1のときは、ANDゲート24B,2
4D及び24Eは閉となり、JKFF21B及び21Cは動作せず、ま
たそれらのQ出力及びは遮断されてDFF22Aに入力さ
れない。
動作開始時は、各JKFF及びDFFはクリア状態である。
したがって、DFF22AのQ出力は「0」であるので、NA
NDゲート23及びANDゲート24Aの出力(ANDゲート24Aの出
力をで示す)は「1」となり、JKFF21AのK端子入力
は「0」となる。しかしながら、JKFF21AのQ出力
は、その出力がインバータ26Aで反転されてそのJ端子
に帰還されるため、最初の動作開始タイミングt0におい
てQ出力は「0」から「1」に立上り、ANDゲート24A
の出力が「0」、すなわちK端子入力が「1」となる
まで「1」状態を保持する(第5図(a)のt0タイミン
グ参照)。
したがって、DFF22AのQ出力は「0」であるので、NA
NDゲート23及びANDゲート24Aの出力(ANDゲート24Aの出
力をで示す)は「1」となり、JKFF21AのK端子入力
は「0」となる。しかしながら、JKFF21AのQ出力
は、その出力がインバータ26Aで反転されてそのJ端子
に帰還されるため、最初の動作開始タイミングt0におい
てQ出力は「0」から「1」に立上り、ANDゲート24A
の出力が「0」、すなわちK端子入力が「1」となる
まで「1」状態を保持する(第5図(a)のt0タイミン
グ参照)。
JKFF21AのQ出力は、ANDゲート24C及びORゲート25
を通ってDFF22Aでτだけ遅延されてQ出力を出力する
(第5図(b)のt1タイミング参照)。
を通ってDFF22Aでτだけ遅延されてQ出力を出力する
(第5図(b)のt1タイミング参照)。
t1タイミングにおいてJKFF21AのQ出力及びDFF22A
のQ出力が共に「1」となるので、NANDゲート23の出
力は「0」となり、ANDゲート24Aの出力は「0」とな
って、JKFF21AのK端子入力は「1」となる。このと
き、J端子入力は「0」であるので、次のタイミングt2
において、JKFF21Aの状態は反転し、Q出力は「1」
から「0」になる(第5図(a)のt2タイミング参
照)。
のQ出力が共に「1」となるので、NANDゲート23の出
力は「0」となり、ANDゲート24Aの出力は「0」とな
って、JKFF21AのK端子入力は「1」となる。このと
き、J端子入力は「0」であるので、次のタイミングt2
において、JKFF21Aの状態は反転し、Q出力は「1」
から「0」になる(第5図(a)のt2タイミング参
照)。
JKFF21AのQ出力がタイミングt2において「0」に
なると、NANDゲート23の出力すなわちANDゲート24Aの出
力は「1」となり、JKFF21AのK端子入力は「1」か
ら「0」に代る。このとき、JKFF21AのQ出力は
「0」であり、したがってそのJ端子入力は「1」であ
るので、次のタイミングt3においてQ出力は「0」か
ら「1」に反転する。また、DFF22AのQ出力はJKFF21
AのQ出力がτだけ遅延した形であるので、タイミン
グt3において「1」から「0」になる(第5図(a),
(b)のt3タイミング参照)。
なると、NANDゲート23の出力すなわちANDゲート24Aの出
力は「1」となり、JKFF21AのK端子入力は「1」か
ら「0」に代る。このとき、JKFF21AのQ出力は
「0」であり、したがってそのJ端子入力は「1」であ
るので、次のタイミングt3においてQ出力は「0」か
ら「1」に反転する。また、DFF22AのQ出力はJKFF21
AのQ出力がτだけ遅延した形であるので、タイミン
グt3において「1」から「0」になる(第5図(a),
(b)のt3タイミング参照)。
タイミングt3におけるJKFF21AのQ出力及びDFF22A
のQ出力の状態は、最初のタイミングt0における状態
に一致する。したがって、以降はタイミングt0〜t3の状
態が周期T2=3τで繰り返される(第5図(a),
(b)のタイミングt3以降参照)。
のQ出力の状態は、最初のタイミングt0における状態
に一致する。したがって、以降はタイミングt0〜t3の状
態が周期T2=3τで繰り返される(第5図(a),
(b)のタイミングt3以降参照)。
ANDゲート24Fは、JKFF21Aの*Q出力*QとDFF22Aの
Q出力のAND出力を発生する(第5図(d)参
照)。
Q出力のAND出力を発生する(第5図(d)参
照)。
インバータ26Bは、AND出力を反転して自系ARB・CLK
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第5図(e),(f)参照)。
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第5図(e),(f)参照)。
このようにして発生された自系及び他系ARB・CLK信号
及びの周期T2は3τである。
及びの周期T2は3τである。
自系ARB・CLK信号を親装置側に用い、他系ARB・CLK
信号を子装置側に送出し、各ARB・CLK信号及びの
立上りエッジを親及び子装置側のバス使用権獲得及び放
棄のタイミングとする。これにより、自系ARB・CLK信号
をシステムのARB・CLK信号と見た場合、親装置は発生
時間が実質的に早いエッジを、子装置は発生時間が実質
的に遅いエッジを、それぞれのバス使用権獲得及び放棄
のタイミングとすることができることは、前述の周期T1
のARB・CLK信号の場合と同様である。
信号を子装置側に送出し、各ARB・CLK信号及びの
立上りエッジを親及び子装置側のバス使用権獲得及び放
棄のタイミングとする。これにより、自系ARB・CLK信号
をシステムのARB・CLK信号と見た場合、親装置は発生
時間が実質的に早いエッジを、子装置は発生時間が実質
的に遅いエッジを、それぞれのバス使用権獲得及び放棄
のタイミングとすることができることは、前述の周期T1
のARB・CLK信号の場合と同様である。
(3) 周期T3のARB・CLK信号の発生動作 周期T3のARB・CLK信号の発生動作を、第6図の動作波
形図を参照して説明する。
形図を参照して説明する。
周期T3のARB・CLK信号の発生させるときは、モード信
号MODE0及びMODE1は、「10(MODE0・*MODE1)」に設定
される。MODE0・*MODE1のときは、ANDゲート24C及び24
Eは閉となり、JKFF21A及びJKFF21CのQ出力及びは
遮断されて、DFF22Aに入力されない。
号MODE0及びMODE1は、「10(MODE0・*MODE1)」に設定
される。MODE0・*MODE1のときは、ANDゲート24C及び24
Eは閉となり、JKFF21A及びJKFF21CのQ出力及びは
遮断されて、DFF22Aに入力されない。
動作開始時のタイミングt0においては、前述の周期T2
のARB・CLK信号の発生動作の場合と同様に、JKFF21Aの
Q出力は「0」から「1」に立上り、DFF22AのQ出力
及びJKFF21BのQ出力は「0」であり、ANDゲート24
Aの出力は「1」である(第6図(a),(b),
(c)のt0タイミング参照)。
のARB・CLK信号の発生動作の場合と同様に、JKFF21Aの
Q出力は「0」から「1」に立上り、DFF22AのQ出力
及びJKFF21BのQ出力は「0」であり、ANDゲート24
Aの出力は「1」である(第6図(a),(b),
(c)のt0タイミング参照)。
JKFF21Bは、ANDゲート24Bを通してJKFF21AのQ出力
(=「1」)を受け、次のタイミングt1においてそのQ
出力が「0」から「1」に立上る(第6図(b)のt1
タイミング参照)。
(=「1」)を受け、次のタイミングt1においてそのQ
出力が「0」から「1」に立上る(第6図(b)のt1
タイミング参照)。
DFF22Aは、JKFF21BのQ出力を受けてτだけ遅延さ
せ、次のタイミングt2においてそのQ出力が「0」か
ら「1」に立上る(第6図(c)のt2タイミング参
照)。
せ、次のタイミングt2においてそのQ出力が「0」か
ら「1」に立上る(第6図(c)のt2タイミング参
照)。
DFF22AのQ出力とJKFF21AのQ出力が共に「1」
となるので、NANDゲート23及びANDゲート24Aの出力は
「0」となり、JKFF21A及び21BのK端子入力は「1」と
なって、次のタイミングt3においてそれらのQ出力及
びは「1」から「0」に反転する(第6図(a),
(b)のt3タイミング参照)。
となるので、NANDゲート23及びANDゲート24Aの出力は
「0」となり、JKFF21A及び21BのK端子入力は「1」と
なって、次のタイミングt3においてそれらのQ出力及
びは「1」から「0」に反転する(第6図(a),
(b)のt3タイミング参照)。
JKFF21Aは、そのQ出力が「0」になると、インバ
ータ26Aで反転されてそのJ端子入力は「1」となる。
したがって、次のタイミングt4において、Q出力は再
び「0」から「1」に立上る。一方、タイミングt4で
は、JKFF21BのQ出力は「0」状態のままであり、DFF
22AのQ出力は、JKFF21Bのタイミングt3の状態を受け
て「1」から「0」に反転する(第6図(a),
(b),(c)のt4タイミング参照)。
ータ26Aで反転されてそのJ端子入力は「1」となる。
したがって、次のタイミングt4において、Q出力は再
び「0」から「1」に立上る。一方、タイミングt4で
は、JKFF21BのQ出力は「0」状態のままであり、DFF
22AのQ出力は、JKFF21Bのタイミングt3の状態を受け
て「1」から「0」に反転する(第6図(a),
(b),(c)のt4タイミング参照)。
タイミングt4におけるJKFF21A及び21BのQ出力及び
とDFFのQ出力の状態は、タイミングt0における各
状態と同じである。したがって、以降はタイミングt0〜
t4の状態が周期T3=4τで繰り返される(第6図
(a),(b),(c)のタイミングt4以降参照)。
とDFFのQ出力の状態は、タイミングt0における各
状態と同じである。したがって、以降はタイミングt0〜
t4の状態が周期T3=4τで繰り返される(第6図
(a),(b),(c)のタイミングt4以降参照)。
ANDゲート24Fは、JKFF21Aの*Q出力*とDFF22Aの
Q出力のAND出力を発生する(第6図(e)参
照)。
Q出力のAND出力を発生する(第6図(e)参
照)。
インバータ26Bは、AND出力を反転して自系ARB・CLK
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第6図(f),(g)参照)。
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第6図(f),(g)参照)。
このようにして発生された自系及び他系ARB・CLK信号
及びの周期T3は4τである。
及びの周期T3は4τである。
自系ARB・CLK信号を親装置側に用い、他系ARB・CLK
信号を子装置側に送出し、各ARB・CLK信号及びの
立上りエッジを親及び子装置側のバス使用権獲得及び放
棄のタイミングとする。これにより、自系ARB・CLK信号
をシステムのARB・CLK信号と見た場合、親装置はクロ
ックパルスの立上りエッジを、子装置は立下りエッジを
それぞれのバス使用権獲得及び放棄のタイミングとする
ことができることは、前述の周期T1のARB・CLK信号の場
合と同様である。
信号を子装置側に送出し、各ARB・CLK信号及びの
立上りエッジを親及び子装置側のバス使用権獲得及び放
棄のタイミングとする。これにより、自系ARB・CLK信号
をシステムのARB・CLK信号と見た場合、親装置はクロ
ックパルスの立上りエッジを、子装置は立下りエッジを
それぞれのバス使用権獲得及び放棄のタイミングとする
ことができることは、前述の周期T1のARB・CLK信号の場
合と同様である。
(4) 周期T4のARB・CLK信号の発生動作 周期T4のARB・CLK信号の発生動作を、第7図の動作波
形図を参照して説明する。
形図を参照して説明する。
周期T4のARB・CLK信号の発生させるときは、モード信
号MODE及びMODE1は、「11(MODE0・MODE1)」に設定さ
れる。MODE0・MODE1のときは、ANDゲート24C及び24Dは
閉となり、JKFF21A及びJKFF21BのQ出力及びは遮断
されて、DFF22Aに入力されない。
号MODE及びMODE1は、「11(MODE0・MODE1)」に設定さ
れる。MODE0・MODE1のときは、ANDゲート24C及び24Dは
閉となり、JKFF21A及びJKFF21BのQ出力及びは遮断
されて、DFF22Aに入力されない。
動作開始時のタイミングt0においては、前述の周期T3
のARB・CLK信号の発生動作の場合と同様に、JKFF21B及
び21CとDFF22Aの各Q出力,及びは「0」であ
り、ANDゲート24Aの出力は「1」である(第7図
(a),(b),(c),(d)のt0タイミング参
照)。
のARB・CLK信号の発生動作の場合と同様に、JKFF21B及
び21CとDFF22Aの各Q出力,及びは「0」であ
り、ANDゲート24Aの出力は「1」である(第7図
(a),(b),(c),(d)のt0タイミング参
照)。
LKFF21Bは、ANDゲート24Bを通してJKFF21AのQ出力
(=「1」)を受け、次のタイミングt1においてそのQ
出力が「0」から「1」に立上る(第7図(b)のt1
タイミング参照)。
(=「1」)を受け、次のタイミングt1においてそのQ
出力が「0」から「1」に立上る(第7図(b)のt1
タイミング参照)。
JKFF21CはJKFF21BのQ出力を受け、次のタイミング
t2においてそのQ出力が「0」から「1」に立上る
(第7図(c)のt2タイミング参照)。
t2においてそのQ出力が「0」から「1」に立上る
(第7図(c)のt2タイミング参照)。
DFF25は、JKFF21CのQ出力を受けてτだけ遅延さ
せ、次のタイミングt3においてそのQ出力が「0」か
ら「1」に立上る(第7図(d)のt3タイミング参
照)。
せ、次のタイミングt3においてそのQ出力が「0」か
ら「1」に立上る(第7図(d)のt3タイミング参
照)。
DFF25のQ出力とJKFF21AのQ出力が共に「1」と
なるので、NANDケート23及びANDゲート24の各出力は
「0」となり、JKFF21A,21B及び21CのK端子入力は
「1」となって、次のタイミングt4においてそれらの
,及びは共に「1」から「0」に反転する(第7
図(a),(b),(c),(d)のt4タイミング参
照)。
なるので、NANDケート23及びANDゲート24の各出力は
「0」となり、JKFF21A,21B及び21CのK端子入力は
「1」となって、次のタイミングt4においてそれらの
,及びは共に「1」から「0」に反転する(第7
図(a),(b),(c),(d)のt4タイミング参
照)。
JKFF21Aは、そのQ出力が「0」になると、インバー
タ26Aで反転されてそのJ端子入力は「1」となる。し
たがって、次のタイミングt5において、Q出力は再び
「0」から「1」に立上る。一方タイミングt5では、JK
FF21B及び21CのQ出力及びは「0」状態のままであ
り、DFF22AのQ出力は、JKFF21Cのタイミングt4の状
態を受けて「1」から「0」に反転する(第7図
(a),(b),(c),(d)のt5タイミング参
照)。
タ26Aで反転されてそのJ端子入力は「1」となる。し
たがって、次のタイミングt5において、Q出力は再び
「0」から「1」に立上る。一方タイミングt5では、JK
FF21B及び21CのQ出力及びは「0」状態のままであ
り、DFF22AのQ出力は、JKFF21Cのタイミングt4の状
態を受けて「1」から「0」に反転する(第7図
(a),(b),(c),(d)のt5タイミング参
照)。
タイミングt5におけるJKFF21A,21B及び21CのQ出力
,及びとDFFのQ出力の状態は、タイミングt0
における各状態と同じである。したがって、以降はタイ
ミングt0〜t5の状態が周期T4=5τで繰り返される(第
7図(a),(b),(c),(d)のタイミングt5以
降参照)。
,及びとDFFのQ出力の状態は、タイミングt0
における各状態と同じである。したがって、以降はタイ
ミングt0〜t5の状態が周期T4=5τで繰り返される(第
7図(a),(b),(c),(d)のタイミングt5以
降参照)。
ANDゲート24Fは、JKFF21Aの*Q出力*とDFF22Aの
Q出力のAND出力を発生させる(第7図(f)参
照)。
Q出力のAND出力を発生させる(第7図(f)参
照)。
インバータ26Bは、AND出力を反転して自系ARB・CLK
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第7図(g),(h)参照)。
信号を発生し、DFF22B及びインバータ26Cは、自系ARB
・CLK信号をτだけ遅延した他系ARB・CLK信号を発
生する(第7図(g),(h)参照)。
このようにして発生された自系及び他系ARB・CLK信号
及びの周期T4は5τである。
及びの周期T4は5τである。
自系ARB・CLK信号を親装置側に用い、他系ARB・CLK
信号を子装置側に送出し、各ARB・CLK信号及びの
立上りエッジを親及び子装置側のバス使用権獲得及び放
棄のタイミングとする。これにより、自系ARB・CLK信号
をシステムのARB・CLK信号と見た場合、親装置はクロ
ックパルスの立上りエッジを、子装置は立下りエッジを
それぞれのバス使用権獲得及び放棄のタイミングとする
ことができることは、前述の周期T1のARB・CLK信号の場
合と同様である。
信号を子装置側に送出し、各ARB・CLK信号及びの
立上りエッジを親及び子装置側のバス使用権獲得及び放
棄のタイミングとする。これにより、自系ARB・CLK信号
をシステムのARB・CLK信号と見た場合、親装置はクロ
ックパルスの立上りエッジを、子装置は立下りエッジを
それぞれのバス使用権獲得及び放棄のタイミングとする
ことができることは、前述の周期T1のARB・CLK信号の場
合と同様である。
(B)実施例の動作 第2図において、装置11Aが親装置であり、装置11Bが
子装置であるとすると、親装置11Aは、そのARB・CLK発
生回路20Aで発生した自系ARB・CLK信号を自系装置11A
内で用い、他系ARB・CLK信号をARB・CLK線14に送出
し、子装置11Bに送る。
子装置であるとすると、親装置11Aは、そのARB・CLK発
生回路20Aで発生した自系ARB・CLK信号を自系装置11A
内で用い、他系ARB・CLK信号をARB・CLK線14に送出
し、子装置11Bに送る。
各ARB・CLK信号及びの周期Tは、親装置11A及び1
1B間の距離LABに応じて、先に述べたT>2LAB/Vを満足
するように選定される。
1B間の距離LABに応じて、先に述べたT>2LAB/Vを満足
するように選定される。
親装置11Aは自系ARB・CLK信号の立上りエッジをバ
ス使用権獲得及び放棄のタイミングとし、子装置11Bは
他系ARB・CLKの立上りエッジをそのバス使用権獲得及び
放棄のタイミングとする。
ス使用権獲得及び放棄のタイミングとし、子装置11Bは
他系ARB・CLKの立上りエッジをそのバス使用権獲得及び
放棄のタイミングとする。
この自系ARB・CLK信号及び他系ARB・CLK信号を用
いて親装置11Aと子装置11B間で行われるバス使用権獲得
制御動作内容は、前述の〔作用〕の項で説明した第2図
の場合のバス使用権獲得制御動作と同様であるので、そ
の説明は省略する。
いて親装置11Aと子装置11B間で行われるバス使用権獲得
制御動作内容は、前述の〔作用〕の項で説明した第2図
の場合のバス使用権獲得制御動作と同様であるので、そ
の説明は省略する。
以上説明したように、本発明によれば次の諸効果が得
られる。
られる。
(1) アービトレーション回路を必要としない簡単な
回路構成で、速やかにかつ長距離の場合にも競合を生じ
させることなく2装置間のアービトレーションを行うこ
とができる。
回路構成で、速やかにかつ長距離の場合にも競合を生じ
させることなく2装置間のアービトレーションを行うこ
とができる。
(2) 親装置となる装置を変更することにより、2装
置間の優先順位を容易に変更することができる。
置間の優先順位を容易に変更することができる。
第1図は本発明の原理説明図、 第2図は本発明の実施システムの説明図、 第3図は本発明の実施例に用いられるアービトレーショ
ン・クロック(ARB・CLK)発生回路の説明図、 第4図はARB・CLK発生回路の周期T1のARB・CLK信号発生
動作波形図、 第5図はARB・CLK発生回路の周期T2のARB・CLK信号発生
動作波形図、 第6図はARB・CLK発生回路の周期T3のARB・CLK信号発生
動作波形図、 第7図はARB・CLK発生回路の周期T4のARB・CLK信号発生
動作波形図、 第8図は従来のディジーチェイン方式の説明図、 第9図は従来のパラレル方式の方式図である。 第1図及び第3図において、 11A,11B……装置、12……バス、13……ビジー(BUSY)
線、14……アービトレーション・クロック(ARB・CLK)
線、20,20A,20B……アービトレーション・クロック(AR
B・CLK)発生回路、29A,29B……送受信手段。
ン・クロック(ARB・CLK)発生回路の説明図、 第4図はARB・CLK発生回路の周期T1のARB・CLK信号発生
動作波形図、 第5図はARB・CLK発生回路の周期T2のARB・CLK信号発生
動作波形図、 第6図はARB・CLK発生回路の周期T3のARB・CLK信号発生
動作波形図、 第7図はARB・CLK発生回路の周期T4のARB・CLK信号発生
動作波形図、 第8図は従来のディジーチェイン方式の説明図、 第9図は従来のパラレル方式の方式図である。 第1図及び第3図において、 11A,11B……装置、12……バス、13……ビジー(BUSY)
線、14……アービトレーション・クロック(ARB・CLK)
線、20,20A,20B……アービトレーション・クロック(AR
B・CLK)発生回路、29A,29B……送受信手段。
Claims (2)
- 【請求項1】二つの装置(11A,11B)間を相互に接続す
るバス(12)を使用して互いのデータの送受を行うシス
テムのバス使用権獲得制御方法において、 (a) 二つの装置(11A,11B)のいずれか一方を親装
置、他方を子装置とし、親装置より子装置に向け所定周
期のアービトレーション・クロック信号を送出し、 (b) 親装置は、アービトレーション・クロック信号
におけるパルスの立上り(又は立下り)のエッジで両装
置を接続するビジー線信号がオフのときバス使用権を獲
得してビジー線をオンにし、 (c) 子装置は、アービトレーション・クロック信号
におけるパルスの立下り(又は立上り)のエッジで両装
置を接続するビジー線信号がオフのときバス使用権を獲
得してビジー線をオンにする、 ことを特徴とするバス使用権獲得制御方法。 - 【請求項2】二つの装置(11A,11B)間の距離をLAB、ア
ービトレーション・クロック信号の伝送速度をVとした
とき、アービトレーション・クロック信号の周期Tが、
次の条件を満足するように設定されることを特徴とする
特許請求の範囲第1項記載のバス使用権獲得制御方法。 T>2LAB/V
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62265288A JP2574333B2 (ja) | 1987-10-22 | 1987-10-22 | バス使用権獲得制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62265288A JP2574333B2 (ja) | 1987-10-22 | 1987-10-22 | バス使用権獲得制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01108664A JPH01108664A (ja) | 1989-04-25 |
JP2574333B2 true JP2574333B2 (ja) | 1997-01-22 |
Family
ID=17415131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62265288A Expired - Lifetime JP2574333B2 (ja) | 1987-10-22 | 1987-10-22 | バス使用権獲得制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2574333B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS603227B2 (ja) * | 1978-05-26 | 1985-01-26 | 三菱電機株式会社 | 共通母線の制御装置 |
JPS5914032A (ja) * | 1982-07-14 | 1984-01-24 | Fuji Electric Co Ltd | バスシステム |
-
1987
- 1987-10-22 JP JP62265288A patent/JP2574333B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01108664A (ja) | 1989-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2110838C1 (ru) | Устройство для оптимизации организации доступа к общей шине во время передачи данных с прямым доступом к памяти | |
US6314484B1 (en) | Computer system with a bus having a segmented structure | |
JPH02501245A (ja) | マルチバスコンピュータシステムにおいてバスを相互接続する方法及び装置 | |
EP0358716A1 (en) | NODE FOR SUPPORTING INTERRUPTION REQUEST MESSAGES ON A BUS ON HOLD. | |
JP2574333B2 (ja) | バス使用権獲得制御方法 | |
JPH0337221B2 (ja) | ||
US3999170A (en) | Multiple access interconnect system | |
JPS5836381B2 (ja) | 共用メモリ制御装置 | |
EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
JP2508039B2 (ja) | ア−ビタ回路 | |
JP2507643B2 (ja) | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム | |
JPH0444299B2 (ja) | ||
JP2677657B2 (ja) | バス制御方式 | |
KR920000480B1 (ko) | 인터럽트 버스의 중재 방법 | |
JPS5851456B2 (ja) | 遠方監視制御装置における多ル−ト制御方式 | |
JPS6411980B2 (ja) | ||
JPH01193959A (ja) | 共通バス調停回路 | |
JPH0580696B2 (ja) | ||
KR910008418B1 (ko) | 라운드로빈 선택방식의 버스중재회로 | |
JPH04282744A (ja) | マルチプロセッサ制御装置 | |
JPS6337452A (ja) | バス使用権制御方式 | |
JPH06175976A (ja) | 同期式データ処理システム用の同期化装置 | |
JPH02188855A (ja) | 裁定回路 | |
JPH04131957A (ja) | データ転送システム | |
JPS63188257A (ja) | バス獲得方式 |