JP2572134Y2 - Substrate wiring structure - Google Patents

Substrate wiring structure

Info

Publication number
JP2572134Y2
JP2572134Y2 JP1991031665U JP3166591U JP2572134Y2 JP 2572134 Y2 JP2572134 Y2 JP 2572134Y2 JP 1991031665 U JP1991031665 U JP 1991031665U JP 3166591 U JP3166591 U JP 3166591U JP 2572134 Y2 JP2572134 Y2 JP 2572134Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip mounting
connection terminals
mounting area
side connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1991031665U
Other languages
Japanese (ja)
Other versions
JPH04119482U (en
Inventor
稔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1991031665U priority Critical patent/JP2572134Y2/en
Publication of JPH04119482U publication Critical patent/JPH04119482U/en
Application granted granted Critical
Publication of JP2572134Y2 publication Critical patent/JP2572134Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】この考案は液晶表示装置等の電子
機器における基板の配線構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure of a substrate in electronic equipment such as a liquid crystal display.

【0002】[0002]

【従来の技術】例えば液晶表示装置では、液晶表示パネ
ル、この液晶表示パネルを駆動するための駆動回路用半
導体チップ、この半導体チップを制御するための制御回
路用回路基板等が備えられ、半導体チップを液晶表示パ
ネルに搭載している場合には、半導体チップと回路基板
とをフレキシブル配線基板で電気的に接続するようにし
ている。
2. Description of the Related Art For example, a liquid crystal display device includes a liquid crystal display panel, a semiconductor chip for a driving circuit for driving the liquid crystal display panel, a circuit board for a control circuit for controlling the semiconductor chip, and the like. Is mounted on a liquid crystal display panel, the semiconductor chip and the circuit board are electrically connected by a flexible wiring board.

【0003】図5は従来のこのような液晶表示装置の一
例を示したものである。この液晶表示装置では、液晶表
示パネル1、3つの半導体チップ2〜4、回路基板5、
3つのフレキシブル配線基板6〜8等が備えられてい
る。このうち液晶表示パネル1は、ガラス等からなる上
下の透明基板11、12の間に液晶が封入され、下側の
透明基板12の一端部が上側の透明基板11の外側に突
出され、この突出された下側の透明基板12の一端部の
上面に複数本の透明電極13(図7参照)および3本の
接続用配線14が設けられ、かつ上側の透明基板11の
一端部が下側の透明基板12の外側に突出され、この突
出された上側の透明基板11の一端部の下面に複数本の
透明電極15および3本の接続用配線16が設けられた
構造となっている。所定の2つの半導体チップ2、3は
下側の透明基板12の一端部の上面に搭載され、図示し
ない複数の出力側バンプ電極および3つの入力側バンプ
電極が透明電極13および接続用配線14とそれぞれ電
気的に接続されている。3本の接続用配線14は、所定
の2つのフレキシブル配線基板6、7を介して、回路基
板5の上面に設けられた配線17と電気的に接続されて
いる。残りの1つの半導体チップ4は上側の透明基板1
1の一端部の下面に搭載され、図示しない複数の出力側
バンプ電極および3つの入力側バンプ電極が透明電極1
5および接続用配線16とそれぞれ電気的に接続されて
いる。3本の接続用配線16は、残りの1つのフレキシ
ブル配線基板8を介して、回路基板5の下面に設けられ
た配線(図示せず)と電気的に接続されている。なお、
例えば回路基板5の上面側の配線17は、所定の2つの
半導体チップ2、3に対する共通配線を備えている関係
から、一部の配線が点線で示すように回路基板5の下面
に設けられ、スルホール接続18により回路基板5の上
面側の配線と接続された構造となっている。
FIG. 5 shows an example of such a conventional liquid crystal display device. In this liquid crystal display device, a liquid crystal display panel 1, three semiconductor chips 2 to 4, a circuit board 5,
Three flexible wiring boards 6 to 8 and the like are provided. In the liquid crystal display panel 1, liquid crystal is sealed between upper and lower transparent substrates 11 and 12 made of glass or the like, and one end of a lower transparent substrate 12 is projected outside the upper transparent substrate 11. A plurality of transparent electrodes 13 (see FIG. 7) and three connection wires 14 are provided on the upper surface of one end of the lower transparent substrate 12, and one end of the upper transparent substrate 11 is It has a structure in which a plurality of transparent electrodes 15 and three connection wires 16 are provided on the lower surface of one end of the protruding upper transparent substrate 11 so as to protrude outside the transparent substrate 12. The predetermined two semiconductor chips 2 and 3 are mounted on the upper surface of one end of the lower transparent substrate 12, and a plurality of output-side bump electrodes and three input-side bump electrodes (not shown) are connected to the transparent electrode 13 and the connection wiring 14. Each is electrically connected. The three connection wirings 14 are electrically connected to the wiring 17 provided on the upper surface of the circuit board 5 via two predetermined flexible wiring boards 6 and 7. The remaining one semiconductor chip 4 is the upper transparent substrate 1
A plurality of output-side bump electrodes and three input-side bump electrodes (not shown) are mounted on the lower surface of one end of the transparent electrode 1.
5 and the connection wiring 16 are electrically connected to each other. The three connection wirings 16 are electrically connected to wirings (not shown) provided on the lower surface of the circuit board 5 via the remaining one flexible wiring board 8. In addition,
For example, the wiring 17 on the upper surface side of the circuit board 5 has a part of wiring provided on the lower surface of the circuit board 5 as shown by a dotted line because of the common wiring for the two predetermined semiconductor chips 2 and 3, The structure is such that the through hole connection 18 connects the wiring on the upper surface side of the circuit board 5.

【0004】しかしながら、従来のこのような液晶表示
装置では、特に所定の2つの半導体チップ2、3を各フ
レキシブル配線基板6、7を介して回路基板5の上面側
の配線17とそれぞれ電気的に接続しているので、フレ
キシブル配線基板6、7の接続個所が全部で4箇所と多
いばかりでなく、フレキシブル配線基板6、7および回
路基板5の占有面積が大きくなり、また回路基板5の上
面側の配線17からなる共通配線がスルホール接続18
構造であるので、回路基板5の構造が複雑になるという
問題があった。このようなことは、半導体チップの数が
多くなればなるほど、顕著である。
However, in such a conventional liquid crystal display device, two predetermined semiconductor chips 2 and 3 are electrically connected to the wiring 17 on the upper surface of the circuit board 5 via the flexible wiring boards 6 and 7. Since the connection is made, the number of connection points of the flexible wiring boards 6 and 7 is not only as large as four in total, but also the area occupied by the flexible wiring boards 6 and 7 and the circuit board 5 is increased. The common wiring consisting of the wiring 17 is a through-hole connection 18.
Due to the structure, there is a problem that the structure of the circuit board 5 is complicated. This is more remarkable as the number of semiconductor chips increases.

【0005】図6および図7は、以上のような問題点を
解決した従来の液晶表示装置の一例を示したものであ
る。これらの図において、図5と同一名称部分には同一
の符号を付し、その説明を適宜省略する。この液晶表示
装置では、下側の透明基板12の一端部の上面に設けた
接続用配線14を所定の2つの半導体チップ2、3に対
して共有化するとともに、交差する部分における接続用
配線14を、例えば図8に示すように、下部接続用配線
14a上に絶縁層14bを設け、この絶縁層14b上に
上部接続用配線14cを設けた構造とし、これにより所
定の2つの半導体チップ2、3を1つのフレキシブル配
線基板6を介して回路基板5の上面側の配線(図示せ
ず)と電気的に接続している。このように、この液晶表
示装置では、所定の2つの半導体チップ2、3を1つの
フレキシブル配線基板6を介して回路基板5の上面側の
配線と電気的に接続しているので、フレキシブル配線基
板6の接続個所を2箇所と少なくすることができるばか
りでなく、フレキシブル配線基板6および回路基板5の
占有面積を小さくすることができ、また回路基板5の上
面側の配線を共有化する必要がなく、回路基板5の構造
を単純化することができる。このようなことは、半導体
チップの数が多くなっても同様である。
FIGS. 6 and 7 show an example of a conventional liquid crystal display device which has solved the above problems. In these drawings, the same reference numerals are given to the same components as those in FIG. 5, and the description thereof will be omitted as appropriate. In this liquid crystal display device, the connection wiring 14 provided on the upper surface of one end of the lower transparent substrate 12 is shared by two predetermined semiconductor chips 2 and 3, and the connection wiring 14 at the intersection is provided. For example, as shown in FIG. 8, a structure in which an insulating layer 14b is provided on a lower connecting wire 14a and an upper connecting wire 14c is provided on the insulating layer 14b, 3 is electrically connected to wiring (not shown) on the upper surface side of the circuit board 5 via one flexible wiring board 6. As described above, in this liquid crystal display device, the predetermined two semiconductor chips 2 and 3 are electrically connected to the wiring on the upper surface side of the circuit board 5 via the one flexible wiring board 6, so that the flexible wiring board 6 can be reduced to two places, the area occupied by the flexible wiring board 6 and the circuit board 5 can be reduced, and the wiring on the upper surface side of the circuit board 5 needs to be shared. In addition, the structure of the circuit board 5 can be simplified. This is true even when the number of semiconductor chips increases.

【0006】[0006]

【考案が解決しようとする課題】しかしながら、従来の
このような液晶表示装置では、下側の透明基板12の一
端部の上面に設けた接続用配線14の交差する部分の構
造が複雑となり、このため液晶表示パネル1の製造工程
数が増大するという問題があった。この考案の目的は、
共通配線が同一平面において交差しないようにすること
のできる基板の配線構造を提供することにある。
However, in such a conventional liquid crystal display device, the structure of the intersecting portion of the connection wiring 14 provided on the upper surface of one end of the lower transparent substrate 12 is complicated, and this structure is complicated. Therefore, there is a problem that the number of manufacturing steps of the liquid crystal display panel 1 increases. The purpose of this idea is
An object of the present invention is to provide a wiring structure of a substrate that can prevent common wirings from intersecting on the same plane.

【0007】[0007]

【課題を解決するための手段】この考案は、基板面に複
数の半導体チップ搭載エリアが設けられ、これらの半導
体チップ搭載エリアにそれぞれ搭載される各半導体チッ
プの複数の入力側電極とそれぞれ接続される複数の入力
側接続端子および各半導体チップの複数の出力側電極と
それぞれ接続される複数の出力側接続端子が半導体チッ
プ搭載エリア内もしくは近傍に設けられた基板の配線構
造であって、複数の入力側接続端子および複数の出力側
接続端子を半導体チップ搭載エリアの周囲の一部を除く
部分に設け、各一端部を一の半導体チップ搭載エリアの
外部から該一の半導体チップ搭載エリアの複数の入力側
接続端子にそれぞれ接続され、各他端部を他の半導体チ
ップ搭載エリアの周囲の一部から該他の半導体チップ搭
載エリアの内部に引き回されて該他の半導体チップ搭載
エリアの複数の入力側接続端子にそれぞれ接続された複
数本の接続用配線を基板面に互いに交差しないように設
けたものである。
According to the present invention, a plurality of semiconductor chip mounting areas are provided on a substrate surface and connected to a plurality of input electrodes of each semiconductor chip mounted on each of these semiconductor chip mounting areas. A plurality of input-side connection terminals and a plurality of output-side connection terminals respectively connected to a plurality of output-side electrodes of each semiconductor chip, the wiring structure of a substrate provided in or near the semiconductor chip mounting area, An input-side connection terminal and a plurality of output-side connection terminals are provided in a portion except a part around the semiconductor chip mounting area, and one end of each of the plurality of output side connection terminals is provided from outside the one semiconductor chip mounting area. The other end is connected to the input side connection terminal, and the other end is moved from a part around the other semiconductor chip mounting area to the inside of the other semiconductor chip mounting area. It can wound with those provided so as not to intersect with each other on the substrate surface a plurality of connecting wires connected to the plurality of input connection terminals of the other semiconductor chip mounting area.

【0008】[0008]

【作用】この考案によれば、複数本の接続用配線の各他
端部を他の半導体チップ搭載エリアの周囲の一部から該
他の半導体チップ搭載エリアの内部に引き回して該他の
半導体チップ搭載エリアの複数の入力側接続端子にそれ
ぞれ接続しているので、複数本の接続用配線を基板面の
みに設けても互いに交差しないようにすることができ
る。
According to this invention, the other end of each of the plurality of connection wirings is routed from a part of the periphery of the other semiconductor chip mounting area to the inside of the other semiconductor chip mounting area, thereby forming the other semiconductor chip. Since the plurality of input-side connection terminals in the mounting area are connected to each other, even if a plurality of connection wirings are provided only on the substrate surface, they can be prevented from intersecting each other.

【0009】[0009]

【実施例】図1はこの考案の一実施例を適用した液晶表
示装置の要部を示したものである。この図において、図
7と同一名称部分には同一の符号を付し、その説明を適
宜省略する。この液晶表示装置では、下側の透明基板1
2の一端部の上面に長方形状の2つの半導体チップ搭載
エリア21、22が設けられている。半導体チップ搭載
エリア21、22は、基本的には、一方の長辺のすぐ内
側および両短辺のすぐ内側に複数の出力側接続端子2
3、24が設けられ、他方の長辺の右半分のすぐ内側に
3つの入力側接続端子25、26が設けられ、他方の長
辺の左半分に空白箇所27、28が設けられ、また全体
の中央部にも空白箇所29、30が設けられた構造とな
っている。このうち出力側接続端子23、24には各透
明電極13、15がそれぞれ接続されている。左側の半
導体チップ搭載エリア21の3つの入力側接続端子25
には、下側の透明基板12の一端部の上面に設けられた
3本の内部接続用配線31の各一端部が左側の半導体チ
ップ搭載エリア21の外部からそれぞれ接続されてい
る。3本の内部接続用配線31は互いに平行とされ、そ
の各他端部は右側の半導体チップ搭載エリア22の他方
の長辺の左半分の空白箇所28を通って中央部の空白箇
所30に引き回され、右側の半導体チップ搭載エリア2
2の3つの入力側接続端子26とそれぞれ接続されてい
る。右側の半導体チップ搭載エリア22の3つの入力側
接続端子26には、下側の透明基板12の一端部の上面
に設けられた3本の外部接続用配線32の各一端部が右
側の半導体チップ搭載エリア22の外部からそれぞれ接
続されている。3本の外部接続用配線32は互いに平行
とされ、その各他端部は、下側の透明基板12の一端部
の上面端部に設けられた3つの外部接続端子33とそれ
ぞれ接続されている。そして、半導体チップ搭載エリア
21、22の構造に対応して、図2および図3に示すよ
うに、下面の周囲の一部を除く部分に複数の出力側バン
プ電極34および3つの入力側バンプ電極35を備えた
半導体チップ36が各半導体チップ搭載エリア21、2
2にそれぞれ搭載される。この場合、半導体チップ36
の出力側バンプ電極34および3つの入力側バンプ電極
35は、異方性導電接着剤等を介して、半導体チップ搭
載エリア21、22の出力側接続端子23、24および
入力側接続端子25、26にそれぞれ接合される。
FIG. 1 shows a main part of a liquid crystal display device to which one embodiment of the present invention is applied. In this figure, the same reference numerals are given to the same names as those in FIG. 7, and the description thereof will be omitted as appropriate. In this liquid crystal display device, the lower transparent substrate 1
Two rectangular semiconductor chip mounting areas 21 and 22 are provided on the upper surface of one end of the semiconductor chip. The semiconductor chip mounting areas 21 and 22 are basically provided with a plurality of output side connection terminals 2 just inside one long side and inside both short sides.
3 and 24 are provided, three input-side connection terminals 25 and 26 are provided immediately inside the right half of the other long side, and blank portions 27 and 28 are provided in the left half of the other long side. Are also provided with blank portions 29 and 30 at the center of the. The transparent electrodes 13 and 15 are connected to the output-side connection terminals 23 and 24, respectively. Three input-side connection terminals 25 of the semiconductor chip mounting area 21 on the left side
, One end of each of three internal connection wirings 31 provided on the upper surface of one end of the lower transparent substrate 12 is connected to the outside of the semiconductor chip mounting area 21 on the left. The three internal connection wirings 31 are parallel to each other, and the other end of each of the three wirings passes through the blank half 28 on the left half of the other long side of the semiconductor chip mounting area 22 on the right side and is drawn to the blank half 30 in the center. Turned, right semiconductor chip mounting area 2
2 and three input side connection terminals 26 respectively. The three input connection terminals 26 of the right semiconductor chip mounting area 22 are connected to one end of three external connection wires 32 provided on the upper surface of one end of the lower transparent substrate 12 by the right semiconductor chip. Each of them is connected from outside the mounting area 22. The three external connection wires 32 are parallel to each other, and the other ends thereof are respectively connected to three external connection terminals 33 provided at the upper end of one end of the lower transparent substrate 12. . As shown in FIGS. 2 and 3, a plurality of output-side bump electrodes 34 and three input-side bump electrodes 34 are provided on a portion except for a part around the lower surface, corresponding to the structure of the semiconductor chip mounting areas 21 and 22. The semiconductor chip 36 provided with each of the semiconductor chip mounting areas 21 and 2
2 respectively. In this case, the semiconductor chip 36
The output side bump electrodes 34 and the three input side bump electrodes 35 are connected to the output side connection terminals 23, 24 and the input side connection terminals 25, 26 of the semiconductor chip mounting areas 21, 22 via an anisotropic conductive adhesive or the like. Respectively.

【0010】このように、この液晶表示装置では、3本
の内部接続用配線31および3本の外部接続用配線32
がともに互いに平行であるので、3本の内部接続用配線
31および3本の外部接続用配線32からなる共通配線
を同一平面において交差しないようにすることができ、
このため内部接続用配線31および外部接続用配線32
を透明電極13、15等と同時に形成することが可能と
なり、液晶表示パネル1の製造工程数が増大しないよう
にすることができる。
As described above, in this liquid crystal display device, three internal connection wires 31 and three external connection wires 32
Are parallel to each other, it is possible to prevent a common wiring composed of three internal connection wirings 31 and three external connection wirings 32 from intersecting in the same plane,
Therefore, the internal connection wiring 31 and the external connection wiring 32
Can be formed simultaneously with the transparent electrodes 13, 15 and the like, and the number of manufacturing steps of the liquid crystal display panel 1 can be prevented from increasing.

【0011】なお、上記実施例では、下側の透明基板1
2の一端部の上面に2つの半導体チップ36を搭載し、
この2つの半導体チップ36の入力側接続用配線を共有
化し、1つのフレキシブル配線基板を介して回路基板と
電気的に接続する場合について説明したが、これに限定
されるものではない。例えば、図4に示すように、下側
の透明基板12の一端部の上面に3つの半導体チップ3
6を搭載し、この3つの半導体チップ36の入力側接続
用配線を共有化し、1つのフレキシブル配線基板6を介
して回路基板5と電気的に接続するとともに、上側の透
明基板11の一端部の下面に2つの半導体チップ36を
搭載し、この2つの半導体チップ36の入力側接続用配
線を共有化し、1つのフレキシブル配線基板8を介して
回路基板5と電気的に接続するようにしてもよい。ま
た、液晶表示装置に限定されず、同様な配線構造の基板
を備えた他の電子機器にも適用しうることはもちろんで
ある。
In the above embodiment, the lower transparent substrate 1
2, two semiconductor chips 36 are mounted on the upper surface of one end,
Although the case where the input side connection wiring of the two semiconductor chips 36 is shared and the two semiconductor chips 36 are electrically connected to the circuit board via one flexible wiring board has been described, the invention is not limited to this. For example, as shown in FIG. 4, three semiconductor chips 3 are provided on the upper surface of one end of the lower transparent substrate 12.
6, share the input side connection wiring of the three semiconductor chips 36, electrically connect to the circuit board 5 via one flexible wiring board 6, and connect one end of the upper transparent substrate 11. Two semiconductor chips 36 may be mounted on the lower surface, the input side connection wiring of the two semiconductor chips 36 may be shared, and the two semiconductor chips 36 may be electrically connected to the circuit board 5 via one flexible wiring board 8. . Further, the present invention is not limited to the liquid crystal display device, and it is needless to say that the present invention can be applied to other electronic devices having a substrate having a similar wiring structure.

【0012】[0012]

【考案の効果】以上説明したように、この考案によれ
ば、複数本の接続用配線の各他端部を他の半導体チップ
搭載エリアの周囲の一部から該他の半導体チップ搭載エ
リアの内部に引き回して該他の半導体チップ搭載エリア
の複数の入力側接続端子にそれぞれ接続しているので、
複数本の接続用配線を基板面のみに設けても互いに交差
しないようにすることができ、このため複数本の接続用
配線を基板面に設けられる他の電極等と同時に形成する
ことが可能となり、基板の製造工程数が増大しないよう
にすることができる。
As described above, according to the present invention, the other end of each of the plurality of connection wirings is moved from a part around the other semiconductor chip mounting area to the inside of the other semiconductor chip mounting area. Since it is connected to a plurality of input side connection terminals of the other semiconductor chip mounting area,
Even if a plurality of connection wirings are provided only on the substrate surface, they can be prevented from intersecting with each other, so that a plurality of connection wirings can be formed simultaneously with other electrodes provided on the substrate surface. In addition, the number of manufacturing steps of the substrate can be prevented from increasing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この考案の一実施例を適用した液晶表示装置の
要部の平面図。
FIG. 1 is a plan view of a main part of a liquid crystal display device to which an embodiment of the present invention is applied.

【図2】この液晶表示装置で使用される半導体チップの
底面図。
FIG. 2 is a bottom view of a semiconductor chip used in the liquid crystal display device.

【図3】同半導体チップの側面図。FIG. 3 is a side view of the semiconductor chip.

【図4】この考案の他の実施例を適用した液晶表示装置
の平面図。
FIG. 4 is a plan view of a liquid crystal display device to which another embodiment of the present invention is applied.

【図5】従来の液晶表示装置の一例の平面図。FIG. 5 is a plan view of an example of a conventional liquid crystal display device.

【図6】従来の液晶表示装置の他の例の平面図。FIG. 6 is a plan view of another example of the conventional liquid crystal display device.

【図7】この他の例の液晶表示装置の一部の拡大平面
図。
FIG. 7 is an enlarged plan view of a part of a liquid crystal display device of another example.

【図8】図7のA−A線に沿う断面図。FIG. 8 is a sectional view taken along the line AA of FIG. 7;

【符号の説明】[Explanation of symbols]

1 液晶表示パネル 11、12 透明基板 13、15 透明電極 21、22 半導体チップ搭載エリア 23、24 出力側接続端子 25、26 入力側接続端子 27、28、29、30 空白箇所 31 内部接続用配線 32 外部接続用配線 33 外部接続端子 DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel 11, 12 Transparent substrate 13, 15 Transparent electrode 21, 22 Semiconductor chip mounting area 23, 24 Output side connection terminal 25, 26 Input side connection terminal 27, 28, 29, 30 Blank part 31 Internal connection wiring 32 External connection wiring 33 External connection terminal

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 基板面に複数の半導体チップ搭載エリア
が設けられ、これらの半導体チップ搭載エリアにそれぞ
れ搭載される各半導体チップの複数の入力側電極とそれ
ぞれ接続される複数の入力側接続端子および前記各半導
体チップの複数の出力側電極とそれぞれ接続される複数
の出力側接続端子が前記半導体チップ搭載エリア内もし
くは近傍に設けられた基板の配線構造であって、前記複
数の入力側接続端子および前記複数の出力側接続端子を
前記半導体チップ搭載エリアの周囲の一部を除く部分に
設け、各一端部を前記複数の半導体チップ搭載エリアの
うち一の半導体チップ搭載エリアの外部から該一の半導
体チップ搭載エリアの前記複数の入力側接続端子にそれ
ぞれ接続され、各他端部を他の半導体チップ搭載エリア
の周囲の一部から該他の半導体チップ搭載エリアの内部
に引き回されて該他の半導体チップ搭載エリアの前記複
数の入力側接続端子にそれぞれ接続された複数本の接続
用配線を前記基板面に互いに交差しないように設けたこ
とを特徴とする基板の配線構造。
A plurality of semiconductor chip mounting areas are provided on a substrate surface, and a plurality of input side connection terminals respectively connected to a plurality of input side electrodes of each semiconductor chip mounted on each of the semiconductor chip mounting areas; A plurality of output side connection terminals respectively connected to a plurality of output side electrodes of each of the semiconductor chips is a wiring structure of a substrate provided in or near the semiconductor chip mounting area, wherein the plurality of input side connection terminals and The plurality of output-side connection terminals are provided in a portion except a part around the semiconductor chip mounting area, and one end of each of the plurality of output side connection terminals is provided from outside the one semiconductor chip mounting area of the plurality of semiconductor chip mounting areas. Each of the plurality of input side connection terminals of the chip mounting area is connected to each of the plurality of input side connection terminals. A plurality of connection wirings routed inside the other semiconductor chip mounting area and connected to the plurality of input side connection terminals of the other semiconductor chip mounting area are provided so as not to cross each other on the substrate surface. A wiring structure of a substrate, characterized in that:
JP1991031665U 1991-04-09 1991-04-09 Substrate wiring structure Expired - Lifetime JP2572134Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991031665U JP2572134Y2 (en) 1991-04-09 1991-04-09 Substrate wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991031665U JP2572134Y2 (en) 1991-04-09 1991-04-09 Substrate wiring structure

Publications (2)

Publication Number Publication Date
JPH04119482U JPH04119482U (en) 1992-10-26
JP2572134Y2 true JP2572134Y2 (en) 1998-05-20

Family

ID=31914868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991031665U Expired - Lifetime JP2572134Y2 (en) 1991-04-09 1991-04-09 Substrate wiring structure

Country Status (1)

Country Link
JP (1) JP2572134Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005283815A (en) * 2004-03-29 2005-10-13 Seiko Epson Corp Electrooptical device and electronic equipment
JP5655845B2 (en) * 2012-11-13 2015-01-21 三菱電機株式会社 Display device and IC

Also Published As

Publication number Publication date
JPH04119482U (en) 1992-10-26

Similar Documents

Publication Publication Date Title
JPH11305681A (en) Display device
CN111384066B (en) Array substrate and display device
JP3123616B2 (en) Liquid crystal display device mounting method
JP2572134Y2 (en) Substrate wiring structure
JPH07254760A (en) Connecting structure of substrate and ic unit
JP3747484B2 (en) Film wiring board and connection structure thereof
JP3264103B2 (en) Liquid crystal display
JPH06310827A (en) Surface mounting component arrangement structure
JPH06222378A (en) Plane type display device
JP3113669B2 (en) Liquid crystal display
JP2737986B2 (en) Liquid crystal device
JPH0590427A (en) Semiconductor ic device
JP2535878Y2 (en) IC element
JP3994637B2 (en) Liquid crystal display
JPH07263485A (en) Ic chip and connecting structure between chip and board
JPS5986031A (en) Liquid crystal display device with driver
JP2665275B2 (en) Semiconductor device
JPH04283722A (en) Liquid crystal display device
JPH0618385Y2 (en) Display device
JPH07263831A (en) Structure for connecting display panel and ic chip
JPH07255025A (en) Liquid crystal display module
JP3261002B2 (en) Liquid crystal display
JPH07254629A (en) Ic chip and connection structure therefor
JP3175420B2 (en) IC chip mounting method
JPH0580348A (en) Liquid crystal display module