JP2569889B2

JP2569889B2 - ディジタル映像信号モニター回路

Info

Publication number: JP2569889B2
Application number: JP2097915A
Authority: JP
Inventors: 宗徳小林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-04-14
Filing date: 1990-04-14
Publication date: 1997-01-08
Anticipated expiration: 2012-01-08
Also published as: JPH03296389A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は映像信号モニター回路に関し、特に、テレ
ビ、VTR、VTRカメラ等のディジタル映像信号について、
画面内の一定エリアの信号を累算してモニター信号を得
るディジタル映像信号モニター回路に関する。

［従来の技術］従来の映像信号モニター回路は、第９図に示すよう
に、積分回路91、比較回路92、カウンタ制御回路93、カ
ウンタ94によって構成されていた。

入力端子95より入力された一画面分の映像信号は積分
回路91で積分される。積分回路91の出力と基準信号入力
端子96に入力された基準信号とは、比較回路92に入力さ
れ比較される。比較回路92の出力端子と制御端子97はカ
ウンタ制御回路93に接続される。カウンタ制御回路93
は、制御端子97に入力される制御信号に基づきカウンタ
94にカウント動作、ホールド動作を行わせ、あるいはこ
れをリセットする。カウントモードにおいて、カウンタ
制御回路93は、前記積分回路91の出力が前記基準信号入
力端子96の基準信号より小さい場合、カウンタ94をアッ
プカウントする制御信号を出力し、大きい場合はカウン
タ94をダウンカウントする制御信号を出力する。カウン
タ94のカウント値は出力端子98から出力される。その
後、積分回路91は、次の映像信号にそなえてリセットさ
れる。出力端子98から出力される信号は、例えばホワイ
トバランス回路の自動制御用信号として用いられる。

［発明が解決しようとする課題］上述した従来の映像信号モニター回路は、画面全体の
信号を積分するものであるため、中央部のみの測光や背
景部の測光（画面上部の測光）の場合のような画面の一
部分のモニターが不可能であった。そのため、ホワイト
バランスやオートアイリス等の制御信号を形成するのに
的確な判断が下せないことがあった。

よって、本発明の目的とするところは、第１に画面の
任意の領域内の映像信号をモニターしうるようにするこ
とであり、第２に同一画面の映像信号から異なる部分領
域の複数のモニター信号を得ることができるようにする
ことである。

［課題を解決するための手段］本発明のディジタル映像信号モニター回路は、ディジ
タル映像信号を受け、定められたエリアのディジタル映
像信号分のみの累算値を出力する限定範囲累算値演算回
路を備えるものであって、前記限定範囲累算値演算回路
が、水平ライン毎に設定された範囲のディジタル映像信
号を累算する第１の演算回路と、前記第１の演算回路の
出力を指定された範囲に含まれる水平ライン分に関して
累算する第２の演算回路と、を具備するものであること
を特徴としている。

本発明のもう一つのディジタル映像信号モニター回路
は、ディジタル映像信号を受け、定められたエリアのデ
ィジタル映像信号分のみの累算値を出力する限定範囲累
算値演算回路を備えたものであって、前記限定範囲累算
値演算回路が、ディジタル映像信号を受け、水平ライン
毎に連続した一定画素数の映像信号を累算する第１の演
算回路と、水平ライン毎に定められた範囲の前記第１の
演算回路の出力を連続した所定の本数分累算する第２の
演算回路と、を具備するものであることを特徴としてい
る。

［先行技術］第１図（ａ）は、本発明に先行して考案されたディジ
タル映像信号モニター回路を示すブロック図である。同
図において、13、14は、タイミング信号入力端子18から
入力されるタイミング信号に基づき、現在の位置信号を
出力する水平カウンタと垂直位置カウンタ、12は、水平
位置カウンタ13と垂直位置カウンタ14との出力信号を受
け、現在の位置が、範囲設定端子17で設定されたエリア
内に入っているか否かを判断しエリア内に入っていれば
肯定信号を発生する制御回路、11は、制御回路12から肯
定信号が発せられる毎に、映像信号入力端子15から入力
される映像信号を累算し、その累算値をモニター出力端
子16に出力する累算回路である。

第１図（ｂ）は、第１図（ａ）の制御回路12の構成を
示すブロック図である。第１図（ｂ）において、121、1
22は、それぞれ水平位置入力端子124、垂直位置入力端
子125へ入力される位置情報が範囲設定端子17で設定さ
れた範囲内に入っているか否かを判断する第１、第２の
一致回路、123は、第１、第２の一致回路121、122の双
方から一致信号が入力されたときに制御回路出力端子12
6へ肯定信号を出力するアンドゲートである。

次に、第１図のモニター回路の動作について説明す
る。範囲設定端子17によりモニターすべきエリアが、第
２図のＡに示すモニター範囲１［（X₁,Y₁）〜（X₂,Y₂）
の範囲］に設定されているものとする。タイミング信号
入力端子18からは水平クロック信号、垂直クロック信号
等を含むタイミング信号が入力され、水平位置カウンタ
13において水平クロック信号が、また垂直位置カウンタ
において垂直クロック信号がカウントされ、これらのカ
ウンタにより、映像信号入力端子15に現在入力されてい
る映像信号の位置情報が制御回路12に伝達される。い
ま、第２図のモニター範囲１の映像信号が入力されてい
るものとすると、制御回路12からは肯定信号が発せら
れ、累算回路11はそのときの映像信号を加算する。点
（X₂,Y₂）迄の走査が終了するとモニター範囲１内の映
像信号の累算は終了する。累算回路11の累算値はモニタ
ー出力端子16を介してマイコンに送られ、ここでホワイ
トバランス制御、オートアイリス、オートフォーカス等
の各種制御信号を形成するために用いられる。

水平位置カウンタ13は水平ブランキング期間内に、ま
た、累算回路11と垂直位置カウンタは垂直ブランキング
期間内にリセットされる。

モニター範囲を、例えば第２図のＢに示すモニター範
囲２［（X₃,Y₃）〜（X₄,Y₄）］に変更するときは、範囲
設定端子17を介してこの座標情報を入力すればよい。す
なわち、本実施例では、この設定端子からの設定情報を
変更することにより任意の位置の任意の範囲のモニター
信号を得ることができる。

第３図は、本発明に先行して考案されたもう一つのデ
ィジタル映像信号モニター回路を示すブロック図であ
る。この先行技術は、第１図に示した先の先行技術のモ
ニター回路を同一装置内に複数個組み込んだ例である。

本先行技術では、範囲設定端子群17Aにより、制御回
路12a、12b、12cに、それぞれ第２図のＡ、Ｂ、Ｃに示
すモニター範囲１、２、３を設定する。このように設定
がなされると、累算回路11a、11b、11cからは、それぞ
れモニター出力端子16a、16b、16cを介して第２図の各
モニター範囲に示されるエリアのモニター情報を得るこ
とができる。

本先行技術によれば、同一画面の映像信号から複数の
異なるモニター範囲を同時にモニターすることができ
る。

［実施例］次に、本発明の実施例について、図面を参照して説明
する。

第４図（ａ）は、本発明の第１の実施例を示すブロッ
ク図である。同図において、42aは、映像信号入力端子4
5から入力された信号を範囲設定端子群47から設定され
た水平クロック数分遅らせる第１可変ディレイ回路、42
bは入力された信号を範囲設定端子群47から設定された
垂直クロック数分遅らせて出力する第２加減ディレイ回
路、43a、43bは、それぞれ水平クロック数、垂直クロッ
ク数が設定された数に達したときにラッチパルスを発す
るラッチ信号発生回路、41a、41bは、それぞれ第４図
（ｂ）に示された構成を有する第１、第２演算回路であ
る。

第４図（ｂ）において、412は演算回路入力端子411か
ら入力される信号を演算回路出力端子415に出力されて
いる出力信号に加算する加算回路、413は加算器412の加
算値からディレイ信号入力端子416に入力された信号を
引き去る減算器、414はラッチ信号入力端子417からラッ
チパルスが入力されるまでは減算器の出力を受け入れて
その値をホールドしておき、ラッチパルスが入力される
と、そときにホールドしていた値をラッチするデータラ
ッチである。

次に、第４図に図示した回路の動作について説明す
る。今、第２図のモニター範囲１に示すエリア内の信号
を得るものとすると、X₂−X₁＋１＝ｎ、Y₂−Y₁＋１＝ｍ
として、第１、第２可変ディレイ回路42a、42bにはそれ
ぞれｎ、ｍが、また、ラッチ信号発生回路43a、43bには
それぞれX₂、Y₂が、範囲設定端子群47により設定され
る。第１水平ラインの映像信号が映像信号入力端子45か
ら入力されると各画素の信号は第１演算回路41aにおい
て順次加算されていくが、クロック数がｎに達するとｎ
クロック前の映像信号が累算値から引かれる。以後、水
平ラインのｎクロック分の幅の映像信号の和が第１演算
回路41aから〔第４図（ｂ）のデータラッチ414から〕出
力されるようになる。クロック数がX₂に達するとラッチ
信号発生回路43aからラッチパルスが発せられ、データ
ラッチには（X₁,1）〜（X₂,1）の映像信号の和がラッチ
される。水平ブランキング期間にこの値は第２演算回路
41bに取り込まれ、第１演算回路41aと第１可変ディレイ
回路42aはリセットされる。同様に、第２水平ラインの
映像信号については、（X₁,2）〜（X₂,2）の映像信号の
和がラッチされ、これは第２演算回路において加算され
る。同様にして、第２演算回路には次々と幅ｎの映像信
号の和が累算されていくが、ｍ本の水平信号について加
算が済んだ後は、第２可変ディレイ回路42bの出力値が
順次減算される。Y₂番目の水平ラインの映像信号の入力
が終了した段階では第２演算回路41bには第２図のモニ
ター範囲１の映像信号の和がホールドされている。ここ
で、ラッチ信号発生回路43bからラッチパルスが発せら
れ第２演算回路41bは先の和をホールドした状態でラッ
チされ、この和はモニター信号としてマイコンへ送られ
る。次の垂直ブランキング期間において、第２演算回路
41bと第２可変ディレイ42bとがリセットされる。

第５図（ａ）は、本発明の第２の実施例を示すブロッ
ク図である。同図において、51a、51bは、それぞれ第５
図（ｂ）に示す構成を有する第１、第２演算回路、52
a、52bは、それぞれ第４図（ａ）の第１、第２可変ディ
レイ回路42a、42bと同様の機能を有する第１、第２可変
ディレイ回路、55は映像信号入力端子、56はモニター出
力端子、57は範囲設定端子群、58はタイミング信号入力
端子である。

第５図（ｂ）において、512は演算出力端子515に出力
されいる出力信号に演算回路入力端子511へ入力された
信号を加算する加算器、513は、加算器512の出力からデ
ィレイ信号入力端子516に入力された信号を減算する減
算器、514は減算器513の出力をホールドし、水平ブラン
キング期間または垂直ブランキング期間においてリセッ
トされるデータホールド回路である。

次に、第５図に示した本実施例回路の動作について説
明する。いま、モニターすべき範囲が第６図のＤに示す
モニター範囲１であるときには、第１可変ディレイ回路
52aには、モニター範囲１の水平方向の幅に含まれるク
ロック数分のディレイ値ｎ（１≦ｎ≦１画面の水平方向
クロック数）が、第２可変ディレイ回路52bには、モニ
ター範囲１の垂直方向の高さに含まれるライン数分のデ
イレイ値ｍ（１≦ｍ≦１画面のライン数）が設定され
る。また、第２可変ディレイ回路52bと第２演算回路51b
の動作タイミング（第１の演算回路51aの出力の受入れ
タイミング）も設定しておく。第１演算回路51aは、映
像信号入力端子55（演算回路入力端子511）からのディ
ジタル映像信号を加算器512で累算し、減算器513で第１
可変ディレイ回路52aの出力であるｎクロック前のデー
タを減算しデータホールド回路514に格納する。このよ
うにして、第１演算回路51aは、現在の画面上の走査位
置からｎクロック分の幅のデータの和を常に出力する。
第２演算回路51bは、演算回路入力端子511に入力される
第１演算回路51aの出力信号を設定されたタイミングに
より加算器512で累算し、ｍライン前と水平方向ｎクロ
ック分の和を減算してその結果をデータホールド回路51
4に格納する。このようにして、第２演算回路51bは、第
１演算回路51aの出力である水平方向ｎクロック分のデ
ータの和の、現在の位置から垂直方向にｍライン分累算
して出力する。その結果、第６図のモニター範囲１は画
面上を矢印に示すように上から下へ鉛直方向に移動す
る。このようにして得られた累算値は逐次マイコンへ送
られ、適宜部分がモニター情報として用いられる。

本実施例において、第２演算回路51bの動作タイミン
グを前ラインより一定クロック分早めることにより、第
６図のＥに示すモニター範囲２を第６図において矢印で
示すように斜め下方向へ移動させることができる。

本実施例によれば、第２の先行技術（第３図）に示し
た場合のように、複数のモニター回路を並列に設けるこ
となく、一つのモニター回路により同一画面から複数の
モニター情報を得ることができる。

第７図は、本発明の第３の実施例を示すブロック図で
ある。同図において、第５図の部分と同等の部分には同
一の参照番号が付されているので重複する説明は省略す
る。

第７図において、54a、54bは、それぞれタイミング信
号入力端子58から入力されるタイミング信号に基づき現
在の位置信号を出力する水平位置カウンタと垂直位置カ
ウンタ、53は、現在位置がモニター候補エリア設定端子
群59によって設定されたモニター候補エリア内に入って
いるか否かを判断し、該エリア内に入っているときには
各種タイミング信号を出力する制御回路である。

いま、モニター候補エリアとしてモニター候補エリア
設定端子群59を介して第８図のＦに示す範囲を設定し、
また、モニター範囲として同図Ｇに示す範囲を指定すれ
ば、モニター候補エリア内を垂直に移動するモニター情
報を得ることができる。

［発明の効果］以上説明したように、本発明は、画面中の任意の広さ
の任意の領域のモニター信号を得ることができるように
したものであるので、本発明によれば、画面上の所望の
位置の情報をモニターすることができ、ホワイトバラン
スやオートアイリス、オートフォーカス等の制御を的確
に行いうるようにすることができる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明の第１の先行例を示す
ブロック図、第３図は、本発明の第２の先行例を示すブ
ロック図、第４図（ａ）、（ｂ）は、本発明の第１の実
施例を示すブロック図、第２図は、第１、第２の先行例
および第１の実施例の動作説明図、第５図（ａ）、
（ｂ）は、本発明の第２の実施例を示すブロック図、第
６図は、第２の実施例の動作説明図、第７図は、本発明
の第３の実施例を示すブロック図、第８図は、第３の実
施例の動作説明図、第９図は、従来例のブロック図であ
る。 11、11a〜11c……累算回路、12、12a〜12c……制御回
路、121……第１の一致回路、122……第２の一致回路、
123……アンドゲート、124……水平位置入力端子、125
……垂直位置入力端子、126……制御回路出力端子、13
……水平位置カウンタ、14……垂直位置カウンタ、15…
…映像信号入力端子、16……モニター出力端子、17……
範囲設定端子、18……タイミング信号入力端子、41a、5
1a……第１演算回路、41b、51b……第２演算回路、42
a、52a……第１可変ディレイ回路、42b、52b……第２可
変ディレイ回路、43a、43b……ラッチ信号発生回路、53
……制御回路、54a……水平位置カウンタ、54b……垂直
位置カウンタ、45、55……映像信号入力端子、46、56…
…モニター出力端子、47、57……範囲設定端子群、48、
58……タイミング信号入力端子、59……モニター候補エ
リア設定端子群。

Claims

(57)【特許請求の範囲】

【請求項１】ディジタル映像信号を受け、定められたエ
リアのディジタル映像信号分のみの累算値を出力する限
定範囲累算値演算回路を備えたディジタル映像信号モニ
ター回路において、前記限定範囲累算値演算回路が、水
平ライン毎に設定された範囲のディジタル映像信号を累
算する第１の演算回路と、前記第１の演算回路の出力を
指定された範囲に含まれる水平ライン分に関して累算す
る第２の演算回路と、を具備するものであることを特徴
とするディジタル映像信号モニター回路。
【請求項２】ディジタル映像信号を受け、定められたエ
リアのディジタル映像信号分のみの累算値を出力する限
定範囲累算値演算回路を備えたディジタル映像信号モニ
ター回路において、前記限定範囲累算値演算回路が、デ
ィジタル映像信号を受け、水平ライン毎に連続した一定
画素数の映像信号を累算する第１の演算回路と、水平ラ
イン毎に定められた範囲の前記第１の演算回路の出力を
連続した所定の本数分累算する第２の演算回路と、を具
備するものであることを特徴とするディジタル映像信号
モニター回路。
【請求項３】映像画面の現在の水平位置を出力する水平
位置カウンタと、映像画面の現在の垂直位置を出力する
垂直位置カウンタと、前記水平位置カウンタのカウント
値および前記垂直位置カウンタのカウント値が予め定め
られたモニター候補エリア範囲に入っているときに一致
信号を発生する制御回路と、を更に備え、前記第１およ
び第２の演算回路は前記制御回路から一致信号が発せら
れたモニター候補エリア範囲内において映像信号の累算
を行うことを特徴とする請求項２記載のディジタル映像
信号モニター回路。