JP2567025B2

JP2567025B2 - 半導体集積回路

Info

Publication number: JP2567025B2
Application number: JP63078879A
Authority: JP
Inventors: 邦良 ▲吉▼川
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1988-03-31
Filing date: 1988-03-31
Publication date: 1996-12-25
Anticipated expiration: 2011-12-25
Also published as: JPH01251759A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は半導体不揮発性メモリなどの半導体集積回路
に係り、特に二層以上のゲート電極構造を有する不揮発
性メモリセルに関する。

（従来の技術）従来、たとえば二層のゲート電極を有する書き換え可
能な読み出し専用メモリ（以下、EPROMと略記する）の
メモリセルは、第２図（ａ）乃至（ｃ）に示すような平
面パターンおよび断面構造を有している。ここで、21は
シリコン基板、22はフィールド酸化膜、23はドレイン
（Ｄ）領域、24はソース（Ｓ）領域、25は第１ゲート酸
化膜、26は浮遊ゲート電極、27は第２ゲート酸化膜、28
は制御ゲート電極、29はワード線、30はシリコン酸化
膜、31は層間絶縁膜、32はビット線、33はドレインコン
タクト部である。

上記EPROMセルに対する情報の書き込みは、制御ゲー
ト電極28とドレイン領域23に高電圧を印加してチャネル
電子を発生させ、これにより浮遊ゲート電極26に電子を
注入させてセルトランジスタの閾値を上昇させることに
より行う。情報の消去は、紫外線（UV）を照射すること
により、浮遊ゲート電極26に蓄積されている電子にエネ
ルギを与えてゲート酸化膜の障壁を飛び越えさせること
により行う。この場合、通常は制御ゲート電極28と浮遊
ゲート電極26とは自己整合的に形成されているので、浮
遊ゲート電極26の側端面に直接に紫外線を照射すること
が可能になっており、十分高速に情報の消去を行うこと
が可能である。

ところで、EPROM集積回路あるいはEPROMを内蔵したメ
モリ混載集積回路の製造に際して、製造に係る情報（コ
ード，冗長救済データ等）を半導体チップ内に永久的に
記録保持しておく場合、この情報をEPROMセルに記録さ
せたとしても、その後に紫外線照射が行われると記録デ
ータが破壊してしまうので、EPROMセルの使用が不可能
であった。そこで、このような場合、従来は半導体チッ
プ内にフューズ素子を形成しておき、このフューズ素子
を記録情報に応じてレーザ光照射により溶断するように
していた。しかし、このようなレーザ光照射による書き
込みを必要とすることは、それに関連する装置および工
程を必要とするのでコスト的に不利である。

（発明が解決しようとする課題）本発明は、上記したように製造情報等をフューズ素子
にレーザ光照射により書き込むことに伴う問題点を解決
すべくなされたもので、通常のEPROMセルと同様にデー
タ書き込みが可能であるが、紫外線照射によるデータ消
去が不可能であってEPROMとして機能し得る不揮発性メ
モリセルを有し、このメモリセルに永久保存用製造情報
等を簡単に書き込むことが可能になる半導体集積回路を
提供することを目的とする。

［発明の構成］（課題を解決するための手段）本発明の半導体集積回路は、浮遊ゲート型MOSトラン
ジスタと、このトランジスタのソース領域またはドレイ
ン領域にコンタクトし、かつ上記トランジスタのゲート
電極部および半導体基板との間に所定の薄い絶縁膜を介
して形成されると共に、上記ゲート電極部ならびに上記
ソース領域およびドレイン領域の上方を完全に覆うよう
にパターン形成される、上記コンタクト領域からソース
配線またはドレイン配線に接続される紫外線吸収性を有
する導電膜とからなる不揮発性メモリセルを具備し、上
記コンタクト領域は、上記導電膜がコンタクトしていな
い側のドレイン領域またはソース領域を除き上記浮遊ゲ
ート型MOSトランジスタの浮遊ゲート電極の周囲の大部
分を囲むように形成され、上記導電膜がコンタクトして
いない側のドレイン領域またはソース領域及び上記ゲー
ト電極にそれぞれつながる上記浮遊ゲート電極からの伸
長パターンは略90゜に曲る部分を経て上記コンタクト領
域の外側近傍に伸長し、かつ上記ソース配線またはドレ
イン配線は上記伸長パターンの端部近傍上方の上記導電
膜と接続する金属層であり、この伸長パターンの端部近
傍上方を覆って形成されていることを特徴とする。

（作用）上記不揮発性メモリは、導電膜と半導体基板とが薄い
絶縁膜を挾んで形成されているので、たとえばEPROMセ
ルのデータ消去に用いられる波長領域の紫外線が上記導
電膜と半導体基板との間に侵入してきても、この紫外線
は導電膜と半導体基板との間で反射を繰り返すうちに殆
ど吸収されてしまい、浮遊ゲート電極には到達しない。
即ち、この不揮発性メモリは、通常のEPROMと同様に書
き込みが可能であるが、紫外線消去が不可能なPROMとし
て機能する。したがって、上記不揮発メモリセルに半導
体チップの製造情報等をEPROMセルと同様に書き込み、
これを永久に記録しておくことが可能になる。

（実施例）以下、図面を参照して本発明の一実施例を詳細に説明
する。

第１図（ａ），（ｂ）は、EPROMを内蔵する集積回
路、たとえばEPROM集積回路内に形成された不揮発性メ
モリセルの平面パターンおよび断面構造を示している。
このメモリセルは、浮遊ゲート型MOSトランジスタと、
このトランジスタのドレイン領域２（またはソース領域
３でもよい）にコンタクトする導電膜４とからなる。こ
の導電膜４は、半導体基板１および上記トランジスタの
ゲート電極部との間に薄い絶縁膜（たとえばシリコン酸
化膜）５を介して形成されており、かつ上記トランジス
タの制御ゲート電極６の上面および側面ならびに浮遊ゲ
ート電極７の側面を完全に覆うようにパターン形成され
ており、この導電膜４の一部にデータ線８がコンタクト
している。

即ち、第１図（ａ），（ｂ）において、シリコン基板
１の表面部にフィールド酸化膜９により分離された素子
領域が形成されており、この素子領域の表面部にドレイ
ン領域２およびソース領域３が形成されている。この素
子領域上に第１のゲート酸化膜10が形成され、このゲー
ト酸化膜上で少くとも上記ドレイン領域２とソース領域
３との間のチャネル領域上方に電気的に浮遊状態にされ
ている浮遊ゲート電極７が形成されている。この浮遊ゲ
ート電極７の上方には、第２のゲート酸化膜11を介して
制御ゲート電極６が形成されており、この制御ゲート電
極６は制御ゲート信号を導くための制御信号線12に連な
っている。上記制御ゲート電極６および浮遊ゲート電極
７は、それぞれ例えば不純物がドープされた多結晶シリ
コンが用いられており、両者は幅方向に関して自己整合
的に形成されている。

上記のように形成された二層多結晶シリコン構造の浮
遊ゲート型MOSトランジスタからなるメモリセルの上面
を覆うように、500Å以下（たとえば300Å程度）の薄い
絶縁膜５が堆積形成されており、この絶縁膜５にドレイ
ン用コンタクトホールが形成されたのち、Ｎ型不純物を
含む多結晶シリコンからなる導電膜４が形成されてい
る。この導電膜４は、ドレイン領域２の上方を完全に覆
うと共に、ソース領域３および制御信号線12の各延長端
部３′,12′を除く上方を完全に覆い、かつ制御ゲート
電極６の側方ならびに浮遊ゲート電極７の側方を完全に
覆うようにパターン形成されている。この場合、ソース
領域３は、制御ゲート電極６に連なる制御信号線12と同
じ方向に延長しており、ドレイン領域２の平面パターン
は浮遊ゲート電極７の平面パターンの全周囲からソース
領域３部分を除く大部分を囲むように形成されており、
このドレイン領域２と導電膜４とのコンタクト部４′も
ドレイン領域２とほぼ同じ平面パターンを有するように
形成されている。そして、前記導電膜４上には層間絶縁
膜13が形成されており、この層間絶縁膜13のうち前記ソ
ース領域３および制御信号線12の各延長端部近傍の導電
膜部上にコンタクトホールが形成されており、このコン
タクトホールを通じて導電膜４にコンタクトするよう
に、たとえばアルミニウムを用いたデータ線８が層間絶
縁膜13上に形成されている。なお、図中、データ線８と
導電膜４とのコンタクト部を８′で表わしている。ま
た、ソース領域３の延長端部（導電膜４により覆われて
いない部分）３′は、浮遊ゲート電極７との距離が十分
長くなるように延長形成されている。また、前記データ
線８のコンタクト部近傍のパターンは、ソース領域３の
延長端部３′および制御信号線12の延長端部12′の上方
を覆うように形成されている。

上記構造のメモリセルによれば、データ書き込みは通
常のEPROMセルと同様に行うことが可能であるが、紫外
線照射によるデータ消去は不可能である。即ち、データ
書き込みは、制御信号線12を通じて制御デート電極６に
高電圧の書き込み電圧Vppを印加すると同時に、データ
線８および導電膜４を介してドレイン領域２にもVpp電
圧を印加することにより行う。一方、メモリセルアレイ
のEPROMセルに対するデータ消去に際して紫外線を照射
するときに上記構造のメモリセルに紫外線が照射された
とき、この紫外線が導電膜４と基板表面との間の薄い絶
縁膜５に周囲から入ってきたとしても、この薄い絶縁膜
５の上下を多結晶シリコンで挾んだ構造になっていると
共に、浮遊ゲート電極５までの道程が長くなっているの
で、紫外線は上下の多結晶シリコンで吸収および反射を
繰り返すうちに減衰してしまい、浮遊ゲート電極７に到
達することはない。この場合、導電膜４とドレイン領域
２とのコンタクト部４′は、側方から薄い絶縁膜６を経
て入射する紫外線を吸収してしまうので、このコンタク
ト部４′の平面パターンが浮遊ゲート電極７の平面パタ
ーンの周囲の大部分を囲んでいることによって、上記紫
外線が浮遊ゲート電極７に一層到達し難くなっている。

なお、上記実施例の導電膜４は多結晶シリコンが堆積
されたものであったが、これに代えて、薄い絶縁膜６に
ドレインコンタクト用のホールを開孔したのち、エピタ
キシャル成長を行わせた単結晶シリコンを用いるように
してもよい。このように導電膜４として、不純物を含む
多結晶シリコンまたはエピタキシャル成長による単結晶
シリコンを用いる場合には、薄い絶縁膜６の上面に支障
なく形成できるが、薄い絶縁膜６の上面に金属膜パター
ンを形成することは困難である。また、上記薄い絶縁膜
６の厚さは、セルパターン、紫外線強度など種々の条件
により異なるが、前述したような紫外線減衰効果が得ら
れる範囲内であればよい。

［発明の効果］上述したように本発明の半導体集積回路によれば、通
常のEPROMセルと同様にデータ書き込みが可能である
が、紫外線照射によるデータ消去が不可能であってPROM
として機能し得る不揮発性メモリセルを有するので、こ
のメモリセルに永久保存用の製造情報等を簡単に書き込
むことが可能になり、EPROMメモリとかEPROM搭載１チッ
プマイクロコンピュータなどに適用して効果的である。

【図面の簡単な説明】

第１図（ａ）は本発明の半導体集積回路に形成された不
揮発性メモリセルの一例を示す平面パターン、第１図
（ｂ）は同図（ａ）のＢ−Ｂ′線に沿う断面図、第２図
（ａ）は従来のEPROMセルを示す平面パターン、第２図
（ｂ）および（ｃ）はそれぞれ同図（ａ）のＢ−Ｂ′線
およびＣ−Ｃ′線に沿う断面図である。１……半導体基板、２……ドレイン領域、３……ソース
領域、４……導電膜、４′……ドレインコンタクト部、
５……薄い絶縁膜、６……制御ゲート電極、７……浮遊
ゲート電極、８……データ線、８′……データ線コンタ
クト部、10,11……ゲート絶縁膜、12……制御信号線、1
3……層間絶縁膜。

Claims

(57)【特許請求の範囲】

【請求項１】浮遊ゲート型MOSトランジスタと、このト
ランジスタのソース領域またはドレイン領域にコンタク
トし、かつ上記トランジスタのゲート電極部および半導
体基板との間に所定の薄い絶縁膜を介して形成されると
共に、上記ゲート電極部ならびに上記ソース領域および
ドレイン領域の上方を完全に覆うようにパターン形成さ
れる、上記コンタクト領域からソース配線またはドレイ
ン配線に接続される紫外線吸収性を有する導電膜とから
なる不揮発性メモリセルを具備し、上記コンタクト領域
は、上記導電膜がコンタクトしていない側のドレイン領
域またはソース領域を除き上記浮遊ゲート型MOSトラン
ジスタの浮遊ゲート電極の周囲の大部分を囲むように形
成され、上記導電膜がコンタクトしていない側のドレイ
ン領域またはソース領域及び上記ゲート電極にそれぞれ
つながる上記浮遊ゲート電極からの伸長パターンは略90
゜に曲る部分を経て上記コンタクト領域の外側近傍に伸
長し、かつ上記ソース配線またはドレイン配線は上記伸
長パターンの端部近傍上方の上記導電膜と接続する金属
層であり、この伸長パターンの端部近傍上方を覆って形
成されていることを特徴とする半導体集積回路。
【請求項２】前記導電膜は、多結晶シリコンまたはエピ
タキシャル成長による単結晶シリコンが用いられてお
り、前記薄い絶縁膜はシリコン酸化膜であることを特徴
とする請求項１記載の半導体集積回路。