JP2563465B2

JP2563465B2 - 消耗電極式パルスアーク溶接方法及び溶接機

Info

Publication number: JP2563465B2
Application number: JP63093713A
Authority: JP
Inventors: 直樹河合
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-04-15
Filing date: 1988-04-15
Publication date: 1996-12-11
Anticipated expiration: 2011-12-11
Also published as: JPH01266966A

Description

【発明の詳細な説明】産業上の利用分野本発明は消耗電極である溶接用ワイヤを自動送給する
と共に被溶接物である母材にワイヤ溶滴を移行させるア
ーク溶接機の溶接時に発生するスパッタ発生量を低減せ
しめるアーク溶接方法及び溶接機に関するものである。

従来の技術パルスアーク溶接に関する従来の技術は、ワイヤが母
材に接触短絡しているか非接触でアーク発生しているか
の溶接部の状態に関係なく、溶接機の内部で作成したタ
イミングによりパルス電流印加しておこなっていた。

発明が解決しようとする課題従来のパルスアーク溶接機は前述の如く、溶接部の状
態に関係なく、溶接機の内部で作成したタイミングによ
りパルス電流印加するために、平均溶接電圧値を低く設
定した時、すなわち、溶接ワイヤ先端が母材に非接触で
溶接ワイヤ先端の溶融塊をすべてスプレー状にして母材
に移行する（スプレー移行）のではなく、溶接ワイヤ先
端が母材に接触してワイヤ先端の溶融塊を溶接短絡電流
によるピンチ力や溶融金属の表面張力により母材に移行
する（短絡移行）確率が高まった時、短絡移行によるス
パッタ発生が多くなっている。この平均溶接電圧値を低
く設定するのは溶接速度が速くなり、アンダーカットな
どの溶接欠陥を防止するためにおこなわれるが、同時に
多大のスパッタを発生させ、低スパッタなパルスアーク
溶接の長所を損う結果となる。特に溶接部の状態に関係
なくパルス電流を印加するためにスパッタ発生は一層、
顕著なものとなる。このことを第９図を用いて説明す
る。

第９図a,bはいずれも短絡移行混じりの平均溶接電圧
値を低く設定した時の従来のパルスアーク溶接機の溶接
電流波形の時間推移と溶接部の溶滴移行状態の時間推移
とを対応させて示している。第９図において、９は溶接
用ワイヤ、10は母材、91は溶接アーク、92はスパッタを
示している。第９図ａは溶接用ワイヤ９が母材10に接触
短絡したまま次のパルス電流印加をした場合で、溶融金
属はパルス電流の強力なピンチ力により、時刻t₆におい
てスパッタ92の飛散を伴って短絡解除される。第９図ｂ
は次のパルス電流印加の直前の時刻t₅において短絡解除
した場合で、溶接ワイヤ先端の溶融部形状や移行した溶
融金属の形状が針状となって整う前に次のパルス電流印
加がおこなわれるのでパルス電流により時刻t₆において
多大なスパッタ92が発生する。

このような従来技術による問題点に対し、特願昭62−
105146号にて高速溶接時のように平均溶接電圧を低く設
定して短絡移行混じりの溶接となってもスパッタ発生の
少いアーク溶接機を提案したが、本発明はさらに改良を
加えてなるものである。

課題を解決するための手段上記課題を解決するため、本発明のアーク溶接方法
は、基本パルス周期である第１時限をパルス電流部とベ
ース電流部とで時分割して交互に出力する消耗電極式パ
ルスアーク溶接機において、パルス電流の出力開始時を
時間起点として前記第１時限よりも小なる所定の第２時
限の経過後にワイヤの被溶接物への接触短絡がなくアー
ク発生を維持していれば、前記基本パルス周期により次
のパルス電流を出力し、前記第２時限の経過後にワイヤ
の被溶接物への接触短絡があれば、以降のワイヤ接触短
絡期間中にパルス電流の立上り速度よりも小なる値の電
流を出力し、この後、ワイヤ接触短絡が解除されればパ
ルス電流よりも小でベース電流よりも大なる値の電流を
出力する（第３の）溶接出力制御を所定の第３時限の間
おこなった後に次のパルス電流の出力を開始して前記基
本パルス周期内の動作に戻ることを特徴とした消耗電極
式パルスアーク溶接方法を用いる。そして、この溶接方
法を用いる本発明のアーク溶接機は消耗電極である溶接
用ワイヤが被溶接物である母材に接触短絡しているか非
接触でアーク発生中であるかを判定してアーク・短絡判
定信号を出力するアーク・短絡判定回路部と、前記アー
ク・短絡判定信号を入力信号の一つとして、パルス電流
の出力開始時を時間起点として基本パルス周期である第
１時限よりも小なる所定の第２時限の経過後にワイヤ接
触短絡がなければ所定の基本パルス周期である第１時限
内をパルス電流部とベース電流部とで時分割して出力し
て溶接ワイヤをスプレー移行させて溶接するためのパル
スアーク溶接波形を指示し、前記第２時限の経過後にワ
イヤ接触短絡があれば、この時点から溶接ワイヤを短絡
移行させて溶接する短絡移行溶接波形を指示し、このワ
イヤ接触短絡が解除してアーク発生後、所定の第３時限
が経過するまで前記短絡移行溶接波形を指示し続ける波
形切換信号と、パルスアーク溶接のパルス電流印加の時
間起点を指示する同ルス同期信号とを出力するディップ
・パルス制御回路部と、前記パルス同期信号を入力信号
の一つとして、前記第１時限内をパルス電流部とベース
電流部として時分割したパルス制御信号を出力するパル
ス波形回路部と、前記アーク・短絡判定信号を入力信号
の一つとしてワイヤ接触短絡中は溶接出力をパルス電流
の立上り速度より速くない所定の第１軌跡に従って定電
流出力を指示し、アーク再生後のアーク発生中はパルス
電流部よりも小で、ベース電流部よりも大なる第３の溶
接出力制御を指示するディップ制御信号を出力するディ
ップ波形回路部と、前記波形切換信号により前記パルス
制御信号か前記ディップ制御信号かのいずれか一方を溶
接出力制御素子を駆動する駆動回路部に選択して入力す
る切換素子とを備えてなるものである。

作用上記構成により、パルス電流の出力開始時を時間起点
にして、基本パルス周期である第１時限よりも小なる所
定の第２時限の経過後にワイヤ接触短絡がなくてアーク
発生を維持していれば、前記基本パルス周期により次の
パルス電流を出力し、前記第２時限の経過後にワイヤ接
触短絡があれば、以降のワイヤ短絡期間中にパルス電流
の立上り速度よりも小なる値の電力を出力し、この後、
ワイヤ接触短絡が解除されればパルス電流部よりも小
で、ベース電流部よりも大なる第３の出力制御を所定の
第３時限の間おこなった後に次のパルス電流の出力を開
始して前記基本パルス周期内の動作に戻る作用をおこな
う。

実施例以下、本発明の実施例について添付図面を参照して説
明する。

第１図において、１はアーク溶接機の入力端子、２は
主変圧器部、３は整流平滑回路部、４は溶接出力制御素
子、５はリアクトル、６は分流器、７は出力端子、８は
通電用コンタクトチップ、９は溶接用ワイヤ、10は母材
である。11は溶接電流値検出回路部、12は溶接電圧値検
出回路部である。

13はアーク・短絡判定回路部で、アーク・短絡判定信
号V_ASを出力する。14はディップ・パルス制御回路で、
パルス同期信号V_tpと波形切換信号V_F2とを出力する。

15はパルス波形回路部で、パルス制御信号V_pを出力す
る。16はディップ波形回路部で、ディップ制御信号V_dを
出力する。17は切換素子で前記波形切換信号のH,Lの状
態によって前記パルス制御信号V_pか前記ディップ制御信
号V_dかのいずれか一方を選択して駆動信号V_Qとして出力
する。18は前記駆動信号V_Qに対応して前記溶接出力制御
素子４を駆動する駆動回路部である。なお、図中、I_aは
溶接電流、V_aは溶接電圧を示す。

第２図は第１図の各信号、各出力の時間的な推移を示
すタイムチャートで、第２図の介波形の見出しの記号は
第１図中に記載されている同記号の信号、出力に対応す
る。

第２図のT₁期間は前記第１時限内にワイヤ接触短絡で
なかった場合で、アーク・短絡判定回路部13はアークの
状態を示すＨレベルのアーク・短絡判定信号V_ASを出力
したままとなる。これによりディップ・パルス制御回路
14は波形切換信号V_F2をＬレベルのパルス溶接モードの
ままであることを出力すると共に、時刻t₁₀でパルス電
流印加開始を指示するパルス同期信号V_tpを出力して基
本パルス周期である第１時限を時計数する。パルス波形
回路部15は前記パルス同期信号の立下りにより所定のパ
ルス電流値、ベース電流値および第１時限内におけるパ
ルス電流とベース電流の時間的比率を決めてパルス制御
信号V_pを出力する。切換素子17は波形切換信号V_F2がパ
ルス溶接モードであることを指示しているのでパルス制
御信号V_pを駆動信号V_Qとして選択し、駆動回路部18に入
力せしめる。これにより溶接出力制御素子４はパルス制
御信号V_pの軌跡に従うよう溶接電流I_aを制御する。

第２図のT₂期間はベース電流期間の時刻t₂₂に微小な
ワイヤ接触短絡があった場合で、このワイヤ接触短絡は
第２時限t_p1を計数完了する以前の時刻t₂₃に溶融部の振
動等で自然に解除し、アーク再生した場合である。この
場合、ワイヤ接触短絡期間t_s2が第２時限t_p1内に含まれ
るのでディップ・パルス制御回路部14の働きにより波形
切換信号V_F2はパルス溶接モードを指示するＬレベルの
ままとなり、またパルス同期信号V_tpも基本パルス周期
である第１時限t_poを時計数して次の期間のT₃期間に移
行する。これにより以下の動作は前記T₁期間の場合と同
様になる。第２図のT₃期間は第２時限t_p1が経過した時
刻t₃₂よりも後の時刻t₃₃にワイヤ接触短絡が発生した場
合でもある。この場合、ディップ・パルス制御回路14の
働きにより波形切換信号V_F2をＬレベルに転じてパルス
溶接モードから短絡移行溶接（ディップ溶接）モードに
転じたことを指示する。これにより切換素子17はディッ
プ制御信号V_dを選択して駆動回路部18に入力せしめ、溶
接出力制御素子４はディップ波形回路部16で作成した接
触短絡時のパルス電流の立ち上がり速度よりも速くない
所定の第１の軌跡に従って溶接出力を制御し、アーク再
生後は第３時限T_p2の間、パルス電流よりも小で、ベー
ス電流よりも大なる第３の溶接出力制御となる結果、時
刻t₃₄からt₄₀の間の溶接電流I_aはパルス電流部ともベー
ス電流部とも異なるものとなる。なお、第３時限t_p2を
時計数完了の時刻t₄₀においてはディップ・パルス制御
回路14の働きにより第１時限t_poを時計数開始してパル
ス同期信号V_tpを一定時限t_pの間Ｌレベルとすると共に
波形切換信号V_F2をＨレベルからＬレベルに転じ、短絡
移行溶接モードに復帰したことを指示して出力する。以
上の作用によりワイヤ接触短絡の解除後の第３時限の
間、第３の溶接出力制御によりワイヤ先端に次の溶滴移
行のための溶融塊が形成され、時刻t₄₀から印加される
次のパルス電流でワイヤからスプレー状に溶滴離脱して
円滑な１パルス１ドロップ（移行）のパルスアーク溶接
が継続される。

次に、第１図におけるディップ・パルス制御回路部14
の具体的な回路を第３図に示す。第３図において、140
は１個のICの中に独立した第１タイマ回路部141と第２
タイマ回路部142、第３タイマ回路部143の３個のタイマ
回路部を持ち、制御部144により各タイマ回路部の動作
モードや時計数値が設定されるプログラマブルインター
バルタイマICであり、汎用の8253型ICである。145はク
リア，プリセット機能付のＤ型フリップフロップ素子
で、汎用の4013型ICである。146はＢ端子の入力電圧が
ＨレベルからＬレベルに立下った時にコンデンサ14K,抵
抗14Lの値で決まる一定時限t_psの間、端子からＬレベ
ル信号を出力し、他はＨレベルのままである汎用の4528
型のワンショットICである。147は演算回路部で、前記
プログラマブルインターバルタイマIC140に各タイマの
動作モードや時計数値を溶接施工状況に応じ出力するマ
イクロコンピュータ部である。148は基準クロック信号
発生回路部で一定時間の周期でＨレベル、Ｌレベルの基
準クロック信号Y_CKを出力する。14A,14B,14Cは論理積素
子、14D,14E,14Fは論理和素子、14G,14H,14Jは論理反転
素子である。

第３図の回路における各タイマは演算回路部147およ
び制御部144により、第１タイマ回路部141はG1端子入力
を起動入力とし、この入力がＬレベルからＨレベルに転
じた時を時間起点としてCLK1端子から入力される信号の
ＨレベルからＬレベルに転じる回数により第２の時限を
計数開始し、第２の時限を計数中はレベル、それ以外の
期間はＨレベルの信号V_tp1をOUT1端子から出力する再起
動可能なワンショットタイマ動作をおこなう。第２タイ
マ回路部142も第１タイマ回路部141と同様にワンショッ
トタイマ動作をおこなう。ただし、本回路に使用した第
２タイマ回路部は時計数中にG2入力をＬレベルにしても
時計数停止しないので論理和素子14E,14F、論理反転素
子14G,14Hにより、第２時限t_p1を時計数中と、第２時限
t_p1を時計数していない時のワイヤ短絡期間中は時計数
進行しないようにCLK2入力信号をＨレベルのままとして
OUT2出力を時計数中の状態であるＬレベルのままとし、
次のアーク発生で再び時計数開始するよう時計数中の中
断機能を持たせている。第３タイマ回路部143はG0入力
がＨレベルの時はCLK0入力からの信号がＨレベルからＬ
レベルに転じる回数を計数し、この回数が所定の回数に
達すれば一定時間t_pdだけOUT0の出力をＬベルとし他の
期間はＨレベルとなる分周動作をおこない、G0入力がＬ
レベルになればOUT0出力をＨレベルとしたまま分周動作
を中断し、次のG0入力がＨレベルに復帰すれば新たに分
周動作をおこなう。

フリップフロップIC145は第４図（ａ）の真理値を示
す図によって動作をおこない、論理積素子14A,14Bと論
理和素子14Dおよび図のような接続とすることによりV_F1
信号をセット入力、V_tp2をリセット入力とするエッジト
リガ方式のＲ−Ｓフリップフロップ動作をおこなう。ワ
ンショットIC146は第４図（ｂ）の真理値を示す図によ
って動作をおこない、第３図ではV_tps信号がＨレベルか
らＬレベルに転じる時を時間起点としてコンデンサ14K,
抵抗14Lの値にて決まる所定の時間幅t_psのワンショット
パルスを出力する。この出力V_tpは後段に接続されるパ
ルス波形回路部に利用される。以上、第３図の回路によ
り第２図と同じ状態変化に対し、第３図の回路の各部の
信号は第５図の如くとなり、結果的に第２図と同様とな
る。

なお、第３図の基準クロック発生回路部148はCR発振
回路や水晶振動子等を利用して容易に実現できるので説
明を省略する。さらに、演算回路部149はマイクロコン
ピュータを使用した回路部であるが、その構成は汎用的
なものであり、プログラマブルインターバルタイマIC14
0に対しては第１タイマ回路部141、第２タイマ回路部14
2、第３タイマ回路部143の各タイマの動作モードの設定
や計数値の設定に使用するものであるので構成例、プロ
グラム例は省略する。

アーク・短絡判定回路部13は第１図では溶接電圧値V_a
を検出してその値が所定の値よりも高い場合はアーク発
生、低い場合は接触短絡と動作するもので、比較的を使
用することにより容易に実現され、またこの方法は従来
のアーク溶接機でも一般的に使用しているものなので詳
細な説明を省略する。また、溶接電圧値V_aを検出する代
わりにアーク光を直接検出しておこなう方法も考えら
れ、いずれも本発明に含まれる。

パルス波形回路部15はパルス部とベース部の出力を所
定の値で出力するものであり、従来のパルスアーク溶接
機で種々の方式で実現されており、先願の特願昭62−10
5146号では説明を省略したが、本願ではパルス部を略定
電圧特性、ベース部を定電流特性とした一実施例を第６
図に示す。第６図において、151はオペアンプ、152,153
はコンパレータ、154はコントロール端子ｃ入力がＨレ
ベルの時はａ端子入力を、ｃ入力がＬレベルの時はｂ端
子入力を選択してV_pとして出力するスイッチ素子、155
はパルス幅設定器、156はパルス部出力調整器、157はベ
ース部出力調整器、158,159はトランジスタ、15Aはツェ
ナーダイオード、15Bはコンデンサで、Ｒは抵抗であ
る。第３図のディップ・パルス制御回路部から出力され
たパルス同期信号V_tpはトランジスタ158,159を経由して
オペアンプ151、ツェナーダイオード15A、コンデンサ15
Bにより立上り部のみ傾斜を持った波形としてオペアン
プ151の出力に現われる。これとパルス幅設定器155から
の信号とをコンパレータ152で比較することにより、パ
ルス部はＨレベル，ベース部はＬレベルとなる信号にて
スイッチ素子154のｃ端子に入力される。これによりス
イッチ素子154は、パルス部はａ端子の入力を、ベース
部はｂ端子の入力を選択して出力V_pとする。すなわち、
パルス部はパルス部出力調整器156で設定した信号を、
ベース部はベース部出力調整器157により設定されたレ
ベルと溶接電流検出回路部11から出力されてくる溶接電
流値信号I_a0とをコンパレータ153で比較した後の信号を
V_p信号として選択して出力される。従って第２図のV_p,V
_Q信号のベース部分はコンパレータ153の出力であるの
で、きわめて短時間の間にレベルが変るので、第２図の
V_p,V_Qのベース部分の表現とした。以上、第６図の例に
よってパルス波形回路部15は容易に実現される。

ディップ波形回路部16も従来のCO₂,MAG溶接機で種々
の方式で採用されており、先願の特願昭62−105146号で
は説明を省略したが、本願では第７図に一実施例を示
す。第７図において、161はコンパレータ、162はｃ端子
入力がＨレベルの時は導通、Ｌレベルの時は非導通状態
となるスィッチ素子、163は第６図の154と同じスイッチ
素子、164はコンデンサ、165はアーク出力調整器、166
〜169は抵抗である。今、ワイヤ短絡が発生したとする
とスイッチ素子163はｂ端子側のコンパレータ161の出力
をV_d信号として選択する。同時にスイッチ素子162は非
導通となり、コンデンサ164は抵抗166を介して充電され
る。この充電波形と溶接電流値検出回路部11から送られ
てくる溶接電流値信号I_a0とがコンパレータ161で比較さ
れ、I_a0が充電波形より小なる場合はコンパレータ161の
出力が大なる値、大なる場合は小なる値となってV_d信号
となる結果、フィードバック制御され、溶接電流I_aは前
記コンデンサ164の充電波形とほぼ相似した波形に制御
される。この波形が前記第１の軌跡である。ワイヤ短絡
後、アーク発生すればスイッチ素子163はａ端子側のア
ーク出力調整器165で設定されるレベルの信号を選択し
てV_d信号とする結果、溶接出力はパルス電流部ともベー
ス電流とも異る前記第３の出力制御である略定電圧特性
の出力となる。この第３の出力は、パルス電流値とベー
ス電流値との中間のベース電流値に近い値に設定され
る。これはワイヤ短絡解除後にベース電流値付近の低い
値にするとアーク切れが発生して不安定になり易いた
め、ベース電流値よりもやや高いレベルの略定電圧特性
出力でアークの自己制御作用を利用してアーク安定をは
かるものである。なお、このアーク発生中はスイッチ素
子162は導通状態となり、ワイヤ短絡時に充電されたコ
ンデンサ164の電荷を溶接電流値信号I_a0のレベルに放電
させて次のワイヤ短絡発生時の制御に備えている。以上
が第７図のデイップ波形回路部16の実施例とその説明で
ある。

以上の実施例と波形切換信号V_F2とにより第１図の切
換素子17は波形切換信号V_F2がＨレベルの時はV_d信号、V
_F2がＬレベルの時はV_p信号を選択して駆動回路部18に送
り、駆動回路部18はその入力であるV_dまたはV_p信号の値
に応じて溶接出力制御素子４の導通時間を制御する結
果、第２図に示した動作が実現される。

また、第１図の切換素子17も市販のアナログスイッチ
IC等で容易に実現される。

なお、第１図の構成例として主回路部の方式を二次側
チョッパ方式として示したが、これを一次側インバータ
制御方式としても本発明に含まれ、また第３図のディッ
プ・パルス制御回路部14の演算回路部147にマイクロコ
ンピューターを使用したが、これを使用せず他の方法で
計数値設定したりすることや、第３図の各タイマに基準
クロックパルスのパルス数を計数する方式を示したが、
これをコンデンサ・抵抗から成るCR積分型タイマ回路使
用しても本発明の趣旨に変りない。

上記第１図の実施例、および第３図の回路により、平
均溶接電圧値V_aを変えてスパッタ発生量を測定した結果
を従来のパルスアーク溶接機および従来の短絡移行（MA
G）溶接機と比較したものを第８図に示す。

第８図において、ａは従来のパルスアーク溶接機の測
定結果である。また、第８図において、ｂは第10図のよ
うな溶接出力波形で溶接をおこなう従来の短絡移行（MA
G）溶接機の測定結果である。

第８図のａおよびｂからわかるように、溶接電圧値V_a
が高い領域では非接触方式の溶滴移行方式であるパルス
アーク溶接機の方が低スパッタであるが、溶接の高速化
等により溶接電圧値を低くしてゆくとａとｂの差は少く
なり、ついにｐ点より低い溶接電圧ではスパッタ発生量
が逆転してMAG溶接機の方が低スパッタとなり、パルス
アーク溶接機ａのスパッタ発生量は激増する。これは第
９図で説明したように接触短絡の確率が高くなり、この
接触短絡を強烈なパルス電流で解除する時のスパッタが
激増するためである。

第８図のｃは本実施例によるアーク溶接機の測定結果
で、溶接電圧値V_aが高い領域では接触短絡の確率が低い
ため、従来のパルスアーク溶接機のスパッタ発生量ａよ
りも少し少ない程度に留まっている。しかし、溶接電圧
値V_aを低くしてアンダーカット等の溶接欠陥を防止する
高速溶接時等では接触短絡の確率が高まり、従来のパル
スアーク溶接機のスパッタ発生量よりはるかに少いもの
となる。これは本実施例の意合、接触短絡していない時
はスプレー移行、接触短絡している時は短絡移行と溶接
部の状況に応じて適確な制御を選択していると共に、接
触短絡の解除後、次の溶滴移行のためのワイヤ先端の溶
融塊が形成されるためである。

なお、先願の特願昭62−105146号と本願の低スパッタ化
に対する効果はほぼ同程度であるが、先願の場合、ワイ
ヤ短絡が混じり出す条件域でパルス周期の変動が大き
く、このため半自動使用等で溶接施工者に異和感を与え
るが、本願ではこの点が改善される。

発明の効果以上のように本発明によれば、接触短絡がなければ所
定周期のパルス出力を行い、接触短絡があれば、短絡後
のワイヤ接触短絡期間中にパルス電流の立上がり速度よ
りも小なる電流を出力して、スパッタの発生を抑えなが
ら、ワイヤの短絡を解除し、その後、パルス電流部より
も小で、ベース電流部よりも大なるパルス電流を出力す
ることにより、アーク切れを防止してアークの安定化を
図ったものである。このため、高速溶接時等における平
均溶接電圧を低く設定して短絡移行混じりの溶接を行っ
てもスパッタ発生量及びアーク切れが少なく、アークが
安定したアーク溶接機を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すアーク溶接機のブロッ
ク回路図、第２図は同要部の信号のタイムチャート、第
３図は同アーク溶接機のディップ・パルス制御回路部の
具体回路図、第４図は同回路の要部の動作を表す真理値
を示す図、第５図は同要部の信号のタイムチャート、第
６図はパルス波形回路部の具体的回路図、第７図はディ
ップ波形回路部の具体的回路図、第８図は同アーク溶接
機および従来のアーク溶接機の溶接電圧値とスパッタ発
生量の関係を示す図、第９図は従来のアーク溶接機の時
間的推移における溶接電流波形と溶滴移行状態とを対応
させて示す図、第10図は従来の短絡移行溶接機の時間的
推移における溶接出力波形と溶滴移行状態とを対応させ
て示す図である。９……溶接用ワイヤ、10……母材、11……溶接電流値検
出回路部、12……溶接電圧値検出回路部、13……アーク
・短絡判定回路部、14……ディップ・パルス制御回路
部、15……パルス波形回路部、16……ディップ波形回路
部、17……切換素子、18……駆動回路部。

Claims

(57)【特許請求の範囲】

【請求項１】基本パルス周期である第１時限をパルス電
流部とベース電流部とで時分割して交互に出力する消耗
電極式パルスアーク溶接機において、パルス電流の出力
開始時を時間起点として前記第１時限よりも小なる所定
の第２時限の経過後にワイヤの被溶接物への接触短絡が
なくアーク発生を維持していれば、前記基本パルス周期
により次のパルス電流を出力し、一方前記第２時限の経
過後にワイヤの被溶接物への接触短絡があれば、短絡後
のワイヤ接触短絡期間中にパルス電流の立上り速度より
も小なる値の電流を出力し、この後、ワイヤ接触短絡が
解除されれば、パルス電流よりも小でベース電流よりも
大なる値の電流を出力する第３の溶接出力制御を所定の
第３時限の間おこなった後に次のパルス電流の出力を開
始して前記基本パルス周期内の動作に戻ることを特徴と
した消耗電極式パルスアーク溶接方法。
【請求項２】消耗電極である溶接用ワイヤが被溶接物で
ある母材に接触短絡しているか非接触でアーク発生中で
あるかを判定してアーク・短絡判定信号を出力するアー
ク・短絡判定回路部と、前記アーク・短絡判定信号を入
力信号の一つとして、パルス電流の出力開始時を時間起
点として基本パルス周期である第１時限よりも小なる所
定の第２時限の経過後にワイヤ接触短絡がなければ基本
パルス周期である第１時限内をパルス電流部とベース電
流部とで時分割して出力して溶接ワイヤをスプレー移行
させて溶接するためのパルスアーク溶接波形を指示し、
前記所定の第２時限の経過後にワイヤ接触短絡があれ
ば、この時点から溶接ワイヤを短絡移行させて溶接する
短絡移行溶接波形を指示し、このワイヤ接触短絡が解除
してアーク発生後、所定の第３時限が経過するまで前記
短絡移行溶接波形を指示し続ける波形切替信号と、パル
スアーク溶接のパルス電流印加の時間起点を指示するパ
ルス同期信号とを出力するディップ・パルス制御回路部
と、前記パルス同期信号を入力信号の一つとして、前記
第１時限内をパルス電流部とベース電流部として時分割
したパルス制御信号を出力するパルス波形回路部と、前
記アーク・短絡判定信号を入力信号の一つとしてワイヤ
短絡中は溶接出力をパルス電流の立上り速度より速くな
い所定の第１軌跡に従って定電流出力を指示し、アーク
再生後のアーク発生中はパルス電流よりも小でベース電
流よりも大なる第３の溶接出力制御指示するディップ制
御信号を出力するディップ波形回路部と、前記波形切換
信号により前記パルス制御信号か前記ディップ制御信号
かのいずれか一方を溶接出力制御素子を駆動する駆動回
路部に選択して入力する切換素子とを備えてなる特許請
求の範囲第１項記載の消耗電極式パルスアーク溶接機。
【請求項３】所定の第２時限は、溶接電圧が低くなる
と、それに伴って小さくなることを特徴とする特許請求
の範囲第１項記載の消耗電極式パルスアーク溶接方法。
【請求項４】所定の第２時限は、溶接電圧が低くなる
と、それに伴って小さくなることを特徴とする特許請求
の範囲第２項記載の消耗電極式パルスアーク溶接機。