JP2561050B2 - Repeat pattern defect inspection system - Google Patents

Repeat pattern defect inspection system

Info

Publication number
JP2561050B2
JP2561050B2 JP7231022A JP23102295A JP2561050B2 JP 2561050 B2 JP2561050 B2 JP 2561050B2 JP 7231022 A JP7231022 A JP 7231022A JP 23102295 A JP23102295 A JP 23102295A JP 2561050 B2 JP2561050 B2 JP 2561050B2
Authority
JP
Japan
Prior art keywords
repetitive pattern
defect
inspection
inspected
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7231022A
Other languages
Japanese (ja)
Other versions
JPH08128976A (en
Inventor
晴夫 依田
洋三 大内
裕 酒匂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7231022A priority Critical patent/JP2561050B2/en
Publication of JPH08128976A publication Critical patent/JPH08128976A/en
Application granted granted Critical
Publication of JP2561050B2 publication Critical patent/JP2561050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、繰返しパターンを含む
部分が所定ピッチにて配列された被検査物の欠陥を摘出
する装置に係り、特に撮像装置として電子線を1次元的
に走査し、それにより発生する電子量を検知することに
より、ウエハ上に集積された半導体メモリ(とりわけ集
積度が高く、微細な繰返しパターンを有するもの)の外
観検査に好適な繰返しパターンの欠陥検査装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for extracting defects of an object to be inspected in which portions including repetitive patterns are arranged at a predetermined pitch, and particularly, as an image pickup apparatus, one-dimensionally scanning an electron beam, The present invention relates to a repetitive pattern defect inspection apparatus suitable for appearance inspection of a semiconductor memory (in particular, a highly integrated one having a fine repetitive pattern) integrated on a wafer by detecting the amount of electrons generated thereby.

【0002】[0002]

【従来の技術】従来、繰返しパターンの検査の対象とす
る被検査物の1つに、半導体(シリコンなど)のウエハ
が挙げられる。ウエハは酸化、フォトレジスト加工、拡
散、薄膜の形成、蒸着などの各ウエハ処理工程を経て、
ウエハ上に回路のパターンが形成されていく。
2. Description of the Related Art Conventionally, a semiconductor (silicon or the like) wafer is one of the objects to be inspected for a repeated pattern inspection. The wafer undergoes each wafer processing process such as oxidation, photoresist processing, diffusion, thin film formation, vapor deposition,
A circuit pattern is formed on the wafer.

【0003】特に、半導体メモリが作り込まれたウエハ
では繰返しパターンであるチップが所定ピッチにて配列
されて形成される。そして、隣接し合うチップの間に
は、ウエハを個々のチップに分割するための切り代が等
間隔で存在する。
Particularly, in a wafer in which a semiconductor memory is built, chips having a repetitive pattern are arranged and arranged at a predetermined pitch. Then, between adjacent chips, cutting margins for dividing the wafer into individual chips exist at equal intervals.

【0004】従来、この種の検査装置は図1に示すよう
に2台の撮像装置1a,1bを持ち、一方はある繰返し
パターン5aを、他方は同一のパターンを持つ別の繰返
しパターン5bを撮像し、その映像信号2a,2bを比
較回路3で比較して不一致部分から欠陥部を推定するよ
うに構成していた。
Conventionally, this type of inspection apparatus has two image pickup devices 1a and 1b as shown in FIG. 1, one of which picks up a repetitive pattern 5a and the other of which picks up another repetitive pattern 5b having the same pattern. Then, the video signals 2a and 2b are compared by the comparison circuit 3 and the defective portion is estimated from the mismatched portion.

【0005】しかし、このような装置で微細なパターン
の検査を行なうと、撮像系が精密高倍率になるにつれ、
2つの撮像系間のわずかな位置ずれやピントのずれ、ま
たわずかな照明状態の違い、レンズ系の歪状況の違いな
どが映像信号の大きな違いとして現われ、そのため誤り
検出(虚報)が避けられず、検査装置として使えない、
という問題点があった。
However, when a fine pattern is inspected by such an apparatus, as the image pickup system becomes precise and high magnification,
A slight difference in the image signals, such as a slight positional deviation or a focus deviation between the two image pickup systems, a slight difference in the illumination state, and a difference in the distortion state of the lens system, etc. appear as erroneous detection (false alarm). , Cannot be used as an inspection device,
There was a problem.

【0006】この種の技術に関する従来例としては、特
開昭54−19664号公報に記載されている。
A conventional example of this type of technique is described in Japanese Patent Application Laid-Open No. 54-19664.

【0007】また、被検査物には繰返しパターン以外の
箇所が存在する場合もある。例えば、被検査物がウエハ
の場合には、個々のチップに分割するための切り代の部
分がこれにあたる。この場合、繰返しパターン以外の箇
所を比較して不一致部分から欠陥部を推定する必要はな
い。なぜなら、繰返しパターン以外の箇所は繰返しパタ
ーンが配列されていないので、その箇所不一致部分も欠
陥としてしまうと、誤り検出(虚報)を生ずる結果にな
るからである。
In addition, there are cases where the object to be inspected has a portion other than the repeated pattern. For example, when the object to be inspected is a wafer, this corresponds to a cutting margin for dividing into individual chips. In this case, it is not necessary to compare the portions other than the repeated pattern and estimate the defective portion from the non-matching portion. This is because the repetitive patterns are not arranged in the portions other than the repetitive pattern, and if the non-repeating portion is also regarded as a defect, error detection (false alarm) will occur.

【0008】[0008]

【発明が解決しようとする課題】本発明は、上記実情に
かんがみてなされたものであり、その目的とするところ
は、極めて微細なパターン同士を比較するために、撮像
装置に電子線を利用し、そのために比較すべき2つの映
像信号の撮像条件をできるだけ完全に一致させることで
ある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object thereof is to use an electron beam in an image pickup device in order to compare extremely fine patterns. For that purpose, the imaging conditions of the two video signals to be compared should be matched as completely as possible.

【0009】[0009]

【課題を解決するための手段】本発明では、検査の対象
を半導体メモリのウエハのように微細な繰返しパターン
を含む部分が所定ピッチにて繰返し配列される繰返しパ
ターンを有する被検査物とし、次のような構成をとるこ
とで上記の目的を達成する。
According to the present invention, an object to be inspected is an object to be inspected having a repetitive pattern in which a portion including a fine repetitive pattern such as a semiconductor memory wafer is repeatedly arranged at a predetermined pitch. The above object is achieved by adopting such a configuration.

【0010】本願第1の発明は、繰返しパターンを含む
部分が所定ピッチにて配列された被検査物の外観を検査
する繰返しパターンの欠陥検査装置において、被検査物
を固定し、繰返しパターンを含む部分が配列された方向
に移動させる移動台と、被検査物を電子線により移動台
の移動方向と直交する方向に走査して、電子線の照射に
より発生する電子量(二次的に発生する電子量、たとえ
ば反射電子量)を検知することにより映像信号を得る撮
像手段と、撮像手段により得た映像信号を多値のディジ
タル信号に変換する変換手段と、被検査物を撮像手段で
走査して得た映像信号を変換手段により変換した第1の
多値のディジタル信号と、第1の多値のディジタル信号
を得た走査位置から少なくとも所定ピッチ移動した位置
で被検査物を撮像手段で走査して得た映像信号を変換手
段により変換した第2の多値のディジタル信号とを比較
する比較手段とを備え、繰返しパターンの欠陥を検査す
ることを特徴とする。
A first invention of the present application is a defect inspection apparatus for a repetitive pattern, in which portions including repetitive patterns are arranged at a predetermined pitch, for inspecting the appearance of the repetitive pattern. A moving table that moves in the direction in which the parts are arranged and an object to be inspected are scanned by an electron beam in a direction orthogonal to the moving direction of the moving table, and the amount of electrons generated by the irradiation of the electron beam (secondarily generated An image pickup means for obtaining a video signal by detecting an electron amount (for example, a reflected electron amount), a conversion means for converting the video signal obtained by the image pickup means into a multi-valued digital signal, and an object to be inspected is scanned by the image pickup means. The object to be inspected is imaged at a position at least a predetermined pitch away from the scanning position at which the first multi-valued digital signal obtained by converting the obtained video signal by the conversion means and the first multi-valued digital signal. And a comparing means for comparing the digital signals of the second multi-level converted by the conversion means a video signal obtained by scanning in step, characterized by inspecting defects of a repeating pattern.

【0011】さらに、本願第2の発明は、繰返しパター
ンを含む部分が所定ピッチにて配列された被検査物の外
観を検査する繰返しパターンの欠陥検査装置において、
被検査物を固定し、繰返しパターンを含む部分が配列さ
れた方向に移動させる移動台と、被検査物を電子線によ
り移動台の移動方向と直交する方向に走査して、電子線
の照射により発生する電子量を検知することにより映像
信号を得る撮像手段と、撮像手段により得た映像信号を
多値のディジタル信号に変換する変換手段と、変換手段
により変換された多値のディジタル信号を移動台が所定
ピッチ分移動する時間だけ遅らせる遅延手段と、被検査
物を撮像手段で走査して得た映像信号を変換手段により
変換し遅延手段により遅延させた第1の多値のディジタ
ル信号と、第1の多値のディジタル信号を得た走査位置
から所定ピッチ移動した位置で被検査物を撮像手段で走
査して得た映像信号を変換手段により変換した第2の多
値のディジタル信号とを比較する比較手段とを備え、繰
返しパターンの欠陥を検査することを特徴とする。
Furthermore, the second invention of the present application is a defect inspection apparatus for a repetitive pattern for inspecting the appearance of an object to be inspected, wherein portions including the repetitive pattern are arranged at a predetermined pitch.
A movable table that fixes the object to be inspected and moves it in the direction in which the part containing the repeated pattern is arranged, and an electron beam that scans the object to be inspected in a direction orthogonal to the moving direction of the movable table, and then irradiates with the electron beam. Imaging means for obtaining a video signal by detecting the amount of generated electrons, conversion means for converting the video signal obtained by the imaging means into a multivalued digital signal, and moving the multivalued digital signal converted by the conversion means. A delay means for delaying the time when the table moves by a predetermined pitch; a first multi-valued digital signal obtained by converting the video signal obtained by scanning the object to be inspected by the image pickup means by the conversion means and delaying it by the delay means; A second multi-valued digital signal obtained by converting the video signal obtained by scanning the object to be inspected by the image pickup means at a position shifted by a predetermined pitch from the scanning position at which the first multi-valued digital signal is obtained is converted by the converting means. And comparison means for comparing the bets, characterized by inspecting defects of a repeating pattern.

【0012】[0012]

【作用】本発明によれば、撮像装置に電子線を利用し、
全く同一の撮像条件下での2つの映像を比較することが
可能になることで、従来技術よりもはるかに精密に2つ
の繰返しパターンを実効的に比較することが可能にな
り、超LSIなどの微細なパターンの欠陥を抽出するこ
とが可能になる。
According to the present invention, an electron beam is used in the image pickup device,
By making it possible to compare two images under exactly the same imaging conditions, it becomes possible to effectively compare two repetitive patterns with much higher precision than in the prior art, and it is possible to compare two repetitive patterns. It becomes possible to extract fine pattern defects.

【0013】[0013]

【実施例】以下、本発明の一実施例を図2〜図8によっ
て説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.

【0014】図2は、本実施例の全体構成図である。4
〜10は被検査物を撮像して電気信号に変えるための撮
像系であり、4は被検査物、5a,5bは被検査物上の
繰返しパターン、6は被検査物を固定し移動させる移動
台、7は位置検出器、8は移動台制御回路、9は照明
器、10は被検査物の像を1次元的に走査して電気信号
に変換するラインセンサを示す。すなわち、被検査物4
は移動台6上に固定され、移動台は移動台制御回路8に
よってX方向に等速に移動される。繰返しパターン5a
は照明器9によって照明され、その像はラインセンサ1
0上に結像する。したがって、ラインセンサを繰返し駆
動することにより、繰返しパターン5aの像が映像信号
S10として出力されることになる。この時、5aと同
一の繰返しパターン5bがX方向に配置されているとす
れば、全く同じ映像信号が5aと5bの位置の差分だけ
遅れて映像信号S10として出力されることになる。一
般に、半導体メモリでは、同一の繰返しパターンを含む
部分が所定ピッチにて配列されているので、前記の所定
ピッチ分の時間遅らせた映像信号とその時点での映像信
号を比較すれば、不一致部分として繰返しパターンの欠
陥が検出できることになる。図2に示された回路ブロッ
クはこのような機能を実現するためのものである。
FIG. 2 is an overall configuration diagram of this embodiment. Four
Reference numeral 10 denotes an image pickup system for picking up an image of the object to be inspected and converting it into an electric signal, 4 is an object to be inspected, 5a and 5b are repetitive patterns on the object to be inspected, and 6 is a movement for fixing and moving the object to be inspected. A platform, 7 is a position detector, 8 is a moving platform control circuit, 9 is an illuminator, and 10 is a line sensor which scans an image of an inspection object one-dimensionally and converts it into an electric signal. That is, the inspection object 4
Is fixed on the moving table 6, and the moving table is moved at a constant speed in the X direction by the moving table control circuit 8. Repeating pattern 5a
Is illuminated by the illuminator 9, and its image is detected by the line sensor 1
Image on 0. Therefore, by repeatedly driving the line sensor, the image of the repeated pattern 5a is output as the video signal S10. At this time, if the same repetitive pattern 5b as 5a is arranged in the X direction, exactly the same video signal is output as the video signal S10 with a delay of the difference between the positions of 5a and 5b. Generally, in a semiconductor memory, portions including the same repetitive pattern are arranged at a predetermined pitch. Therefore, if the video signal delayed by the predetermined pitch is compared with the video signal at that time, a mismatched portion is found. The defect of the repetitive pattern can be detected. The circuit block shown in FIG. 2 is for realizing such a function.

【0015】ラインセンサ10の出力信号S10はAD
変換器11によってディジタル信号S11に変換され
る。これは、アナログ信号よりもディジタル信号の方が
以下の処理が容易になるためである。ディジタル映像信
号11は遅れ回路12によって繰返しパターンの所定ピ
ッチ分だけ電気的に遅らされ、もとの信号S11と比較
回路13によって比較される。比較回路13は信号S1
1とS12の差をとりその差がある閾値よりも大きい時
に“1”、小さい時に“0”となる2値映像信号S13
を出力する回路である。すなわち、映像信号S13は欠
陥候補領域だけが“1”となる欠陥映像信号である。
The output signal S10 of the line sensor 10 is AD
It is converted into a digital signal S11 by the converter 11. This is because the following processing is easier for digital signals than for analog signals. The digital video signal 11 is electrically delayed by a predetermined pitch of the repeating pattern by the delay circuit 12, and is compared with the original signal S11 by the comparison circuit 13. The comparison circuit 13 outputs the signal S1
A binary video signal S13 that takes the difference between 1 and S12 and becomes "1" when the difference is larger than a certain threshold value and "0" when the difference is smaller than the threshold value.
Is a circuit for outputting. That is, the video signal S13 is a defect video signal in which only the defect candidate area is "1".

【0016】欠陥映像信号S13には、実際には繰返し
パターンの微小な形状バラツキや、位置合わせ誤差など
により、ノイズの含まれることが多い。欠陥判定回路1
4はこのようなノイズを含む欠陥映像S13の中から信
頼すべき欠陥部のみを抽出する回路である。この機能は
例えば後に詳述するように欠陥の面積がある閾値以上あ
ることを判定することによって実現できる。
In many cases, the defective video signal S13 actually contains noise due to minute shape variations of the repeated pattern, alignment error, and the like. Defect determination circuit 1
Reference numeral 4 is a circuit for extracting only a defective portion to be trusted from the defective image S13 including such noise. This function can be realized, for example, by determining that the area of the defect is equal to or larger than a certain threshold value as described later in detail.

【0017】15は欠陥データ記憶回路であり、欠陥判
定回路からの欠陥検知信号S14を受け、その時点の移
動台位置及びラインセンサ内での走査座標yを各々位置
検出器7、タイミング回路16から入力して記憶回路に
記憶する回路である。この記憶データは、被検査物の映
像入力が終了した後に、計算機19に読み込まれて、欠
陥位置データとしてオペレータに表示するなどの利用が
なされる。
Reference numeral 15 denotes a defect data storage circuit, which receives a defect detection signal S14 from the defect determination circuit, and detects the position of the moving table and the scanning coordinate y in the line sensor at that time from the position detector 7 and the timing circuit 16, respectively. It is a circuit for inputting and storing it in a memory circuit. This stored data is read by the computer 19 after the image input of the object to be inspected is finished, and is used for displaying it as defect position data to the operator.

【0018】16はタイミング発生回路であって、ライ
ンセンサ10の同期信号など、装置各回路に必要な種種
のタイミングパルス、及びラインセンサ上の信号走査座
標yを作り出し、各回路に供給する回路である。
Reference numeral 16 denotes a timing generation circuit, which is a circuit for generating various kinds of timing pulses necessary for each circuit of the device such as a synchronizing signal of the line sensor 10 and a signal scanning coordinate y on the line sensor and supplying them to each circuit. is there.

【0019】17は起動制御回路であり、あらかじめ計
算機19からセットされた検査開始座標と検査終了座標
を記憶し、位置検出器7からの移動台位置Xが開始座標
に一致したとき“1”、終了座標に一致した時“0”に
なる検査起動信号をタイミング発生回路に与え、検査時
刻を知らせる機能をもっている。
A start control circuit 17 stores the inspection start coordinates and the inspection end coordinates set by the computer 19 in advance, and "1" when the moving table position X from the position detector 7 coincides with the start coordinates. It has a function of giving an inspection start signal which becomes “0” when it coincides with the end coordinate to the timing generation circuit to notify the inspection time.

【0020】以上の構成によれば、被検査物上の繰返し
パターン5a,5bは次のように検査を実行することが
可能である。まず、計算機19は繰返しパターンの位置
から移動台の移動位置と検査の開始、終了座標を計算
し、移動台制御回路8によって移動台を動作させるとと
もに、起動制御回路17に検査開始座標、終了座標をセ
ットする。タイミング発生回路16は常時各回路に必要
なタイミング信号を送り回路を駆動させているが、起動
制御回路17から検査起動信号S17を受けると欠陥デ
ータ記憶回路に対して欠陥データの記憶を開始させる。
起動制御回路17は検査終了を検知すると、計算機19
に対して割り込みをかけ、検査が終了したことを通知す
る。計算機19は、検査終了を検知すると、欠陥データ
記憶回路15から欠陥座標を読出し、記録またはオペレ
ータに対する表示を行ない、1単位の検査動作を終了す
る。この一連の動作を必要回数くり返せば、被検査物全
面の検査を行なうことが可能である。
With the above arrangement, the repetitive patterns 5a and 5b on the object to be inspected can be inspected as follows. First, the computer 19 calculates the moving position of the movable table and the start and end coordinates of the inspection from the position of the repeated pattern, operates the movable table by the movable table control circuit 8, and causes the start control circuit 17 to perform the inspection start coordinate and the end coordinate. Set. The timing generation circuit 16 constantly sends a timing signal required for each circuit to drive the circuit, but when the inspection start signal S17 is received from the start control circuit 17, the defective data storage circuit starts storing defective data.
When the activation control circuit 17 detects the end of the inspection, the computer 19
To notify that the inspection is completed. When the inspection end is detected, the computer 19 reads out the defect coordinates from the defect data storage circuit 15 and records or displays them to the operator to end the inspection operation for one unit. By repeating this series of operations a required number of times, it is possible to inspect the entire surface of the inspection object.

【0021】以上の説明においては、ディジタル映像信
号S11と、遅れ回路12を通過した信号S12とが、
位置的に完全に一致していると理想的に仮定したが、現
実には移動台の速度変動や、移動方向の傾きなどによっ
て一致しない場合が多い。位置ずれ検出回路18は、そ
のような場合に有効な付加回路である。すなわち、位置
にわずかの差があるときは、遅れ回路の遅れ時間を調節
することで補正が可能なので、後にさらに詳述する位置
ずれ検出回路によって2つの映像の位置ずれ量を検出
し、遅れ回路12の遅れ量を補正すればよい。
In the above description, the digital video signal S11 and the signal S12 passing through the delay circuit 12 are
Although it is ideally assumed that the positions perfectly match, in reality, there are many cases where they do not match due to the speed fluctuation of the moving table and the inclination of the moving direction. The position shift detection circuit 18 is an effective additional circuit in such a case. That is, when there is a slight difference in position, correction can be made by adjusting the delay time of the delay circuit. Therefore, the position shift detection circuit, which will be described in more detail later, detects the amount of position shift between the two images, and the delay circuit The delay amount of 12 should be corrected.

【0022】以下、遅れ回路12、位置ずれ検出回路1
8、起動制御回路17、欠陥判定回路14、欠陥データ
記憶回路15の詳しい実施例を説明し、本発明が実施可
能であることを明らかにする。
Hereinafter, the delay circuit 12 and the position shift detection circuit 1
8. Detailed examples of the start control circuit 17, the defect determination circuit 14, and the defect data storage circuit 15 will be described to clarify that the present invention can be implemented.

【0023】まず、図3と図4を用いて遅れ回路12の
詳しい実施例を説明する。
First, a detailed embodiment of the delay circuit 12 will be described with reference to FIGS.

【0024】ディジタル映像信号S11はシフトレジス
タ21a〜21bに図示していないクロック信号CLK
によって1データずつ入力される。この各シフトレジス
タの出力信号はタイミングパルスS124によって、4
クロック毎にレジスタ22a〜22dにセットされ、さ
らにそれに引きつづくタイミング信号S122によっ
て、記憶回路23に書き込まれる。この時の書込み番地
は信号S123で与えられるが、S123はタイミング
信号S120と選択回路27の動作によりカウンタ29
の内容と一致する。カウンタ29はタイミング信号S1
21によって、4クロックに1回の割で+1される。す
なわち、これらの動作により、入力信号S11のデータ
は連続する4個ずつにまとめられ、並列的に記憶回路2
3に順次書込まれることになる。
The digital video signal S11 is a clock signal CLK not shown in the shift registers 21a-21b.
The data is input one by one. The output signal of each shift register is set to 4 by the timing pulse S124.
It is set in the registers 22a to 22d every clock, and is written in the memory circuit 23 by the timing signal S122 which follows it. The write address at this time is given by the signal S123, but the counter S29 is operated by the timing signal S120 and the operation of the selection circuit 27.
Matches the content of. The counter 29 uses the timing signal S1
21 is incremented by 1 every 4 clocks. That is, by these operations, the data of the input signal S11 is grouped into four continuous data, and the data is stored in parallel in the storage circuit 2.
It will be sequentially written in 3.

【0025】データの読出しは、記憶回路からの読出し
データがタイミング信号S124の立上り時にシフトレ
ジスタ24a〜24dに並列にセットされ、図示してい
ないクロック信号CLKによってシフトされながら、信
号S125として出力され、別のシフトレジスタ25a
〜25dへと入力される。記憶回路23からシフトレジ
スタへの読出しはタイミングパルスS124により4ク
ロックに1回なので、ちょうどシフトレジスタが密にな
ると同時に4データが入力されることになる。シフトレ
ジスタ25a〜25dからの並列出力は、選択回路26
により選択され遅れ回路出力信号S12として出力され
る。読出し時の記憶回路のアドレスS123は、外部か
らの遅れ量指定データS18の下位2bitを除く上位ビ
ットのデータをカウンタ29の内容から減算して得られ
る。下位2bitを除く上位ビットのデータとは、遅れ量
を4で割って、その余りを切り捨てた数であり、カウン
タ内容から減算することによりちょうど記憶回路内で遅
れ時間分だけ先行して書かれたデータのアドレスを示す
ことになる。下位2bitは選択回路26の選択信号とし
て入力することにより、3クロック以下のデータ遅れ量
の補正に用いる。このようにすれば、入力信号S11は
遅れ量指定データS18に8クロック分加えた量だけ正
確に遅れて出力信号S12として出力される。8クロッ
ク分の余分な遅れは、使用時に8クロック少ない量を指
定することにすれば全く問題にならない。この実施例に
おいては、データを4クロック分ずつまとめて並列に読
出し書込みするようにしたが、このようにすると記憶回
路の速度がデータのクロックよりも遅くて済む利点があ
り、より実際的である。もちろん,データクロックがよ
り速い場合には、並列データ数を増加すれば対処できる
ことは明らかである。
In reading data, the read data from the memory circuit is set in parallel in the shift registers 24a to 24d at the rise of the timing signal S124 and is output as the signal S125 while being shifted by the clock signal CLK (not shown). Another shift register 25a
Is input to ~ 25d. Since the reading from the memory circuit 23 to the shift register is performed once every 4 clocks by the timing pulse S124, the shift register becomes just dense and 4 data are input at the same time. The parallel output from the shift registers 25a to 25d is the selection circuit 26.
Output by the delay circuit output signal S12. The address S123 of the memory circuit at the time of reading is obtained by subtracting the data of the upper bits except the lower 2 bits of the delay amount designation data S18 from the outside from the contents of the counter 29. The upper bit data excluding the lower 2 bits is the number obtained by dividing the delay amount by 4 and discarding the remainder, and is written just by the delay time in the memory circuit by subtracting from the contents of the counter. It will indicate the address of the data. By inputting the lower 2 bits as a selection signal of the selection circuit 26, the lower 2 bits are used to correct the data delay amount of 3 clocks or less. By doing so, the input signal S11 is output as the output signal S12 after being accurately delayed by an amount obtained by adding eight clocks to the delay amount designation data S18. The extra delay of 8 clocks does not cause any problem if a small amount of 8 clocks is designated at the time of use. In this embodiment, the data is read out and written in parallel every 4 clocks, but this has the advantage that the speed of the memory circuit is slower than the data clock, which is more practical. . Of course, when the data clock is faster, it is obvious that it can be dealt with by increasing the number of parallel data.

【0026】次に、図5と図6によって、位置ずれ検出
回路18のより詳細な実施例を説明する。図5において
左側に2系統の空間微分回路があり、右側に位置ずれ検
出回路がある。まず空間微分回路から説明する。ブロッ
ク31a〜31cはラインセンサの1走査分の画素数を
持つ1ラインシフトレジスタを、32a〜32c,33
a〜33cは各々1画素分のシフトレジスタを示す。1
画素分のシフトレジスタは、入力信号が多値のディジタ
ル信号であるので入力信号のビット数分のフリップフロ
ップから構成される。この回路に入力映像信号S11を
入力し、各シフトレジスタを図示していないラインセン
サのサンプリングクロックで駆動すると、各シフトレジ
スタの出力である9個の信号は映像面内の3×3画素か
らなる2次元局所映像の各画素の信号に相当する。しか
も、この3×3画素の局所領域は入力映像信号と同期し
て全映像面を走査する。したがって、この3×3画素の
周辺8画素のデータを加算回路34で全加算し、中心画
素のデータを8倍回路35を通して得た信号S35と減
算回路36で差をとることにより、空間微分すなわち明
暗変化点の強調を行うことができる。この空間微分信号
S36を閾値θと比較回路37で比較し、信号S36が
閾値θよりも大のとき“1”となるように2値化すれ
ば、信号S37は映像中の明暗境界部分だけが“1”と
なる微分2値化信号になる。一方、もうひとつの入力映
像信号S12も全く同様な回路によって微分2値化映像
信号S57に変換される。位置ずれ検出はこの一方の微
分2値化信号の画面上の位置を少しずらせたものと一致
度を調べ、最も良く一致している映像のずらし量を検出
することで行なわれる。
Next, a more detailed embodiment of the positional deviation detection circuit 18 will be described with reference to FIGS. In FIG. 5, there are two systems of space differentiating circuits on the left side, and there is a position shift detecting circuit on the right side. First, the space differentiating circuit will be described. Blocks 31a to 31c are one line shift registers having the number of pixels for one scan of the line sensor, and 32a to 32c and 33.
Reference characters a to 33c each represent a shift register for one pixel. 1
The shift register for pixels is composed of flip-flops for the number of bits of the input signal because the input signal is a multivalued digital signal. When the input video signal S11 is input to this circuit and each shift register is driven by the sampling clock of a line sensor (not shown), the nine signals output from each shift register consist of 3 × 3 pixels in the video plane. It corresponds to the signal of each pixel of the two-dimensional local image. Moreover, the local area of 3 × 3 pixels scans the entire image plane in synchronization with the input image signal. Therefore, the data of the peripheral 8 pixels of this 3 × 3 pixel is fully added by the adder circuit 34, and the data of the central pixel is subtracted by the signal S35 obtained through the 8 × circuit 35 and the subtractor circuit 36 to obtain the spatial differentiation, that is, The bright and dark change points can be emphasized. This spatial differential signal S36 is compared with the threshold value θ by the comparison circuit 37, and if the signal S36 is binarized so as to be “1” when the signal S36 is larger than the threshold value θ, the signal S37 will have only the light-dark boundary portion in the image. The differential binarized signal becomes "1". On the other hand, the other input video signal S12 is also converted into the differential binarized video signal S57 by a completely similar circuit. The misregistration is detected by checking the degree of coincidence with the one of the differential binarized signals obtained by slightly shifting the position on the screen, and detecting the shift amount of the image that is most in agreement.

【0027】次に右側の位置ずれ検出回路について説明
する。図において38a〜38c,58a,58bは1
ラインシフトレジスタ、39a〜39c,40a,59
aは1画素シフトレジスタである。また41a〜41f
はEOR(排他的論理和)ゲート、42a〜42fはA
NDゲート、43a〜43fはカウンタである。このよ
うにすると、空間微分回路の説明で述べたと同じ理由に
より信号S39a,S39c,S38b,S40aはS
39bを中心として映像上で4方向に隣接する画素信号
を表わす。ここで、S39bとS59aとは、シフトレ
ジスタによって時間的に全く同じだけ遅らされているの
で、入力信号S11とS12が全く同じものであれば全
く同じ信号となり、またS39a,S39c,S38
a,S40aはそれぞれS39bを空間的に1画素ずら
した映像の出力信号になる。したがって、EORゲート
41a〜41fによって各々S59aと一致をとり不一
致の画素すなわち“1”の数をある一定時間カウンタ4
3a〜43fで計数すれば計数値の最も小さいパターン
が最もよく一致したパターンであるので、計数値最小の
カウンタの位置を調べることにより、信号S11とS1
2の最ももっともらしいずれ量を知ることができる。制
御信号S181,S182はカウンタを一定周期で動か
すための制御信号であり、たとえば図6にあるような信
号である。すなわち、S182によってカウンタをリセ
ットし、次にS181によってある一定時間ゲート42
a〜42fをあけてEORゲート41a〜41fの出力
の“1”の数を計数する。S183は次にのべるレジス
タ48への結果のセット信号であり、位置ずれ検出の最
終結果をセットする。
Next, the position shift detection circuit on the right side will be described. In the figure, 38a to 38c, 58a and 58b are 1
Line shift registers, 39a to 39c, 40a, 59
a is a 1-pixel shift register. 41a to 41f
Is an EOR (exclusive OR) gate, and 42a to 42f are A
The ND gates 43a to 43f are counters. In this case, the signals S39a, S39c, S38b, and S40a are S-based for the same reason as described in the explanation of the spatial differentiation circuit.
Pixel signals that are adjacent to each other in four directions on the video centering on 39b are shown. Here, since S39b and S59a are delayed by the shift register by exactly the same time, if the input signals S11 and S12 are exactly the same, they are exactly the same signals, and S39a, S39c, and S38.
a and S40a are output signals of images obtained by spatially shifting S39b by one pixel. Therefore, the EOR gates 41a to 41f respectively determine the number of pixels that are coincident with S59a and do not coincide, that is, "1", for a certain period of time.
3a to 43f, the pattern with the smallest count value is the best matched pattern. Therefore, by checking the position of the counter with the smallest count value, the signals S11 and S1
You can know the most plausible amount of 2. The control signals S181 and S182 are control signals for moving the counter in a constant cycle, and are signals as shown in FIG. 6, for example. That is, the counter is reset in S182, and then the gate 42 is reset for a certain time in S181.
A-42f are opened and the number of "1" of the output of the EOR gates 41a-41f is counted. S183 is a result set signal to the next register 48, which sets the final result of the positional deviation detection.

【0028】ブロック44a,44bは最小位置検出回
路でありカウンタの中で最小の値を示すカウンタの位置
を検出して出力する回路である。たとえば最小位置検出
回路44aはカウンタ43aの値が最も小さければ“−
1”を、43bならば“0”を、43cならば“+1”
をそれぞれ信号S44aとして出力するもので、その結
果はたて方向への位置ずれ量を示している。同様に44
bはよこ方向の位置ずれ量を信号S44bとして“−
1”,“0”,“+1”で出力する。ブロック45と4
6は、たてよこ2次元位置ずれ量を1次元位置ずれ量に
換算する回路であり、たて方向位置ずれ量に1ラスタ分
の画素数を定数倍回路45によって乗算し、さらによこ
方向位置ずれ量をカウンタ回路46によって加算する。
ブロック47と48は各々加算回路とレジスタであり、
レジスタ48に記憶されている現時点での位置ずれ量に
新たに検出された位置ずれ量を加算して新しい位置ずれ
量をレジスタ48にセットする回路である。レジスタ4
8は制御信号S183によってセットされ、その内容は
S18として前述のごとく遅れ回路12へ入力される。
以上の回路により、一定時間毎に2つの映像S11とS
12の間の位置ずれ量が検出され、S11とS12が一
致するように遅れ量を調整することが可能になる。
The blocks 44a and 44b are minimum position detecting circuits, which are circuits for detecting and outputting the position of the counter showing the minimum value among the counters. For example, if the value of the counter 43a is the smallest, the minimum position detection circuit 44a indicates "-".
1 ", 43b" 0 ", 43c" +1 "
Is output as a signal S44a, and the result indicates the amount of positional deviation in the vertical direction. Similarly 44
b indicates the amount of positional deviation in the horizontal direction as a signal S44b, "-
Outputs 1 "," 0 "," +1 ". Blocks 45 and 4
Reference numeral 6 denotes a circuit for converting the vertical two-dimensional positional deviation amount into a one-dimensional positional deviation amount. The vertical direction positional deviation amount is multiplied by the number of pixels of one raster by a constant multiplication circuit 45, and the horizontal direction positional deviation amount is further calculated. The shift amount is added by the counter circuit 46.
Blocks 47 and 48 are an adder circuit and a register, respectively.
This is a circuit for adding a newly detected position shift amount to the current position shift amount stored in the register 48 and setting the new position shift amount in the register 48. Register 4
8 is set by the control signal S183, and its content is input to the delay circuit 12 as S18 as described above.
With the above circuit, two images S11 and S
The positional deviation amount between 12 is detected, and the delay amount can be adjusted so that S11 and S12 match.

【0029】図7は起動制御回路17のより詳細な実施
例である。ブロック63,64はレジスタであり、検査
に先立って計算機19から信号S191として、検査ス
タート座標XS、検査ストップ座標XEが書込まれる。S
7は位置検出器の出力信号であり、移動台の現在位置X
が常時S7として一致回路61,62に入力されてい
る。ブロック65は一致回路の出力信号S61,S62
によってセット,リセットされるフリップフロップであ
る。検査開始とともに移動台がX方向に移動を開始し、
S7の位置Xがレジスタ63の検査スタート座標XS
一致すると、フリップフロップ65がセットされ出力信
号S17が“1”となりタイミング発生回路16に検査
中であることを知らせる。移動台がさらに移動しレジス
タ64の検査ストップ座標XEに一致するとフリップフ
ロップ65がリセットされS17が“0”となりタイミ
ング発生回路に検査停止中であることを通知する。この
ようにして全体検査回路の起動が制御される。
FIG. 7 shows a more detailed embodiment of the activation control circuit 17. The blocks 63 and 64 are registers, and the inspection start coordinate X S and the inspection stop coordinate X E are written from the computer 19 as a signal S191 prior to the inspection. S
7 is an output signal of the position detector, which is the current position X of the mobile base.
Is always input to the coincidence circuits 61 and 62 as S7. The block 65 is the output signals S61 and S62 of the coincidence circuit.
It is a flip-flop that is set and reset by. With the start of the inspection, the movable table starts moving in the X direction,
When the position X of S7 coincides with the inspection start coordinate X S of the register 63, the flip-flop 65 is set and the output signal S17 becomes "1" to notify the timing generation circuit 16 that the inspection is being performed. When the movable table further moves and coincides with the inspection stop coordinate X E of the register 64, the flip-flop 65 is reset and S17 becomes “0” to notify the timing generation circuit that the inspection is stopped. In this way, the activation of the whole inspection circuit is controlled.

【0030】図8は欠陥判定回路14と欠陥データ記憶
回路15のより詳細な実施例である。図において、71
a〜71eは1ラインシフトレジスタを、72a〜72
e、73a〜73e,74a〜74e,75a〜75e
は1画素シフトレジスタである。この回路をラインセン
ササンプリングクロックで起動すれば、“欠陥”映像信
号S13を入力して5×5局所領域映像信号を並列に出
力することができる。ブロック76a〜76e及び77
は加算器であり、並列出力された5×5画素の局所映像
の中から“1”の数を総和する。入力信号S13は欠陥
部分が“1”となる“欠陥”映像であるので“1”の数
は5×5局所映像内の欠陥面積を示す。そこで、欠陥面
積信号S77を閾値S781と比較器78で比較すれ
ば、検知信号S78はある程度以上欠陥が大きい場合の
み“1”、他は“0”になりわずかなノイズによって生
じる“欠陥信号”を欠陥と誤まることもなく、安定した
欠陥判定ができることになる。欠陥判定回路によって
“1”が出力されるとその時点での移動台座標信号S7
(X,Y)とラインセンサの走査位置信号yがレジスタ
79にセットされ、さらにワンショット回路80によっ
てタイミングがとられて記憶回路81に記憶される。ワ
ンショット回路80によってS78の立上がり時のみ記
憶回路81に記憶されるため、大きな欠陥の各画素座標
が連続して記憶回路81に書込まれることは防止され
る。記憶回路の内容は信号S191として計算機19に
よって読みとられる。
FIG. 8 shows a more detailed embodiment of the defect judgment circuit 14 and the defect data storage circuit 15. In the figure, 71
a to 71e are 1-line shift registers, and 72a to 72e.
e, 73a to 73e, 74a to 74e, 75a to 75e
Is a 1-pixel shift register. If this circuit is activated by the line sensor sampling clock, the "defective" video signal S13 can be input and the 5 × 5 local area video signal can be output in parallel. Blocks 76a-76e and 77
Is an adder, which sums up the number of "1" s from the parallel output 5 × 5 pixel local image. Since the input signal S13 is a "defect" image in which the defective portion is "1", the number of "1" indicates the defect area in the 5 × 5 local image. Therefore, if the defect area signal S77 is compared with the threshold value S781 by the comparator 78, the detection signal S78 becomes "1" only when the defect is large to some extent, and becomes "0" in other cases, and the "defect signal" caused by a slight noise is generated. It is possible to perform a stable defect determination without being mistaken as a defect. When "1" is output by the defect determination circuit, the moving platform coordinate signal S7 at that time is output.
(X, Y) and the scanning position signal y of the line sensor are set in the register 79, and are further stored in the storage circuit 81 at a timed timing by the one-shot circuit 80. Since the one-shot circuit 80 stores in the memory circuit 81 only at the rising of S78, it is possible to prevent each pixel coordinate of a large defect from being continuously written in the memory circuit 81. The contents of the memory circuit are read by the computer 19 as a signal S191.

【0031】以上の説明により、本発明が具体的に実施
可能であることは明示された。
From the above description, it is made clear that the present invention can be concretely implemented.

【0032】なお、本発明には前記実施例の他に種々変
形例が考えられる。たとえば、図2における遅れ回路を
単なる記憶回路とし、事前に繰返しパターンを記憶して
検査時にそれをくり返し読出す方式でも実現できる。ま
た、繰返しパターンの間に別のパターンがはさまれてい
る場合には、設計データから計算される移動台座標によ
ってシフトレジスタのクロックを一時停止する機能を付
加し、別パターンの入力を無視して検査できるようにす
ることもできる。また、撮像装置としてラインセンサを
用いる代わりに、細く絞った光または電子線を被検査物
上に1次元的に走査し、その反射光量あるいは反射電子
量を検知するようにしても同じ効果が得られる。
The present invention can be modified in various ways other than the above embodiment. For example, the delay circuit in FIG. 2 may be used as a simple memory circuit, and a repeating pattern may be stored in advance and repeatedly read during inspection. Also, when another pattern is sandwiched between repeated patterns, a function to temporarily stop the shift register clock by the moving platform coordinates calculated from the design data is added, and the input of another pattern is ignored. You can also make it possible to inspect. Further, instead of using a line sensor as the image pickup device, the same effect can be obtained by scanning the object to be inspected one-dimensionally with light or an electron beam that is narrowed down and detecting the amount of reflected light or the amount of reflected electrons. To be

【0033】[0033]

【発明の効果】本発明によれば、撮像装置に電子線を利
用し、全く同一の撮像条件下での2つの映像を比較する
ことが可能になることで、従来技術よりもはるかに精密
に2つの繰返しパターンを実効的に比較することが可能
になり、超LSIなどの微細なパターンの欠陥を抽出す
ることが可能になる。
According to the present invention, it is possible to compare two images under exactly the same image capturing conditions by using an electron beam in the image capturing apparatus, which is much more precise than the prior art. It becomes possible to effectively compare two repetitive patterns, and it becomes possible to extract defects of a fine pattern such as a VLSI.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来技術の説明図。FIG. 1 is an explanatory diagram of a conventional technique.

【図2】本発明の実施例を示す全体構成図。FIG. 2 is an overall configuration diagram showing an embodiment of the present invention.

【図3】遅れ回路12の説明図。FIG. 3 is an explanatory diagram of a delay circuit 12.

【図4】制御信号のタイミングを示す図。FIG. 4 is a diagram showing timing of control signals.

【図5】位置ずれ検出回路18の詳細説明図。FIG. 5 is a detailed explanatory diagram of the positional deviation detection circuit 18.

【図6】制御信号のタイミングを示す図。FIG. 6 is a diagram showing timing of control signals.

【図7】起動制御回路17の詳細説明図。FIG. 7 is a detailed explanatory diagram of a startup control circuit 17.

【図8】欠陥判定回路14と欠陥データ記憶回路15の
詳細説明図。
FIG. 8 is a detailed explanatory diagram of a defect determination circuit 14 and a defect data storage circuit 15.

【符号の説明】[Explanation of symbols]

1a,1b…撮像装置、3…比較回路、4…被検査物、
5a,5b…繰返しパターン、6…移動台、7…位置検
出器、9…照明器、10…ラインセンサ、S10…映像
信号、11…AD変換器、12…遅れ回路、13…比較
回路、14…欠陥判定回路、15…欠陥データ記憶回
路、16…タイミング発生回路、17…起動制御回路、
18…位置ずれ検出回路、19…計算機。
1a, 1b ... Imaging device, 3 ... Comparison circuit, 4 ... Inspected object,
5a, 5b ... Repeating pattern, 6 ... Moving base, 7 ... Position detector, 9 ... Illuminator, 10 ... Line sensor, S10 ... Video signal, 11 ... AD converter, 12 ... Delay circuit, 13 ... Comparison circuit, 14 Defect determination circuit, 15 Defect data storage circuit, 16 Timing generation circuit, 17 Start control circuit,
18 ... Position shift detection circuit, 19 ... Calculator.

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】繰返しパターンを含む部分が所定ピッチに
て配列された被検査物の外観を検査する繰返しパターン
の欠陥検査装置において、 上記被検査物を固定し、上記繰返しパターンを含む部分
が配列された方向に移動させる移動台と、 上記被検査物を電子線により上記移動台の移動方向と直
交する方向に走査して、上記電子線の照射により発生す
る電子量を検知することにより映像信号を得る撮像手段
と、 上記撮像手段により得た映像信号を多値のディジタル信
号に変換する変換手段と、 上記被検査物を上記撮像手段で走査して得た映像信号を
上記変換手段により変換した第1の多値のディジタル信
号と、上記第1の多値のディジタル信号を得た走査位置
から少なくとも上記所定ピッチ移動した位置で上記被検
査物を上記撮像手段で走査して得た映像信号を上記変換
手段により変換した第2の多値のディジタル信号とを比
較する比較手段と 上記比較手段の比較結果から摘出すべき欠陥を判定する
欠陥判定手段と を備え、 上記繰返しパターンの欠陥を検査することを特徴とする
繰返しパターンの欠陥検査装置。
1. A defect inspection apparatus for a repetitive pattern for inspecting the appearance of an object to be inspected, wherein parts including the repetitive pattern are arranged at a predetermined pitch. The object to be inspected is fixed, and the parts including the repetitive pattern are arranged. A moving table for moving in the direction indicated by the arrow and the object to be inspected by an electron beam in a direction orthogonal to the moving direction of the moving table, and detecting the amount of electrons generated by the irradiation of the electron beam Image pickup means for obtaining the image signal, a conversion means for converting the video signal obtained by the image pickup means into a multivalued digital signal, and a video signal obtained by scanning the object to be inspected by the image pickup means by the conversion means. The object to be inspected is scanned by the image pickup means at a position which is moved at least the predetermined pitch from the scanning position where the first multi-valued digital signal and the first multi-valued digital signal are obtained. The comparing means for comparing the obtained video signal with the second multivalued digital signal converted by the converting means, and the defect to be extracted from the comparison result of the comparing means.
A defect inspection apparatus for a repetitive pattern, comprising: a defect determination means; and inspecting a defect in the repetitive pattern.
【請求項2】上記比較手段により比較した結果として得
られる欠陥データを記憶する記憶手段と、 上記繰返しパターンの検査開始座標および検査終了座標
を記憶し、上記移動台に固定された上記被検査物が移動
して、上記繰返しパターンの検査開始座標になったとき
に、上記記憶手段における記憶を開始させ、上記繰返し
パターンの検査終了座標になったときに上記記憶手段で
の記憶を終了させる起動制御手段とを備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項1記載の繰返しパターンの欠陥検査装置。
2. A storage means for storing defect data obtained as a result of comparison by the comparison means, an inspection start coordinate and an inspection end coordinate of the repeating pattern, and the inspection object fixed to the movable table. Is moved to reach the inspection start coordinate of the repetitive pattern, the storage in the storage means is started, and when the inspection end coordinate of the repetitive pattern is reached, the start control is terminated. 2. A defect inspection apparatus for a repetitive pattern according to claim 1, further comprising: means for inspecting a defect in the repetitive pattern.
【請求項3】上記繰返しパターンの検査開始座標および
検査終了座標を記憶し、上記移動台に固定された上記被
検査物が移動して、上記繰返しパターンの検査開始座標
になったときに上記撮像手段からの映像信号の取り込み
を開始し、上記繰返しパターンの検査終了座標になった
ときに上記撮像手段からの映像信号の取り込みを終了さ
せる起動制御手段を備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項1記載の繰返しパターンの欠陥検査装置。
3. The inspection start coordinates and the inspection end coordinates of the repetitive pattern are stored, and the imaging is performed when the object to be inspected fixed to the movable table moves to reach the inspection start coordinates of the repetitive pattern. Inspecting a defect of the repetitive pattern, comprising start-up control means for starting capturing of the video signal from the means and terminating the capturing of the video signal from the imaging means when the inspection end coordinate of the repetitive pattern is reached. The defect inspection apparatus for a repetitive pattern according to claim 1.
【請求項4】上記繰返しパターンは、規則的に配列され
た半導体メモリのパターンであることを特徴とする請求
項1記載の繰返しパターンの欠陥検査装置。
4. The defect inspection apparatus for a repetitive pattern according to claim 1, wherein the repetitive pattern is a regularly arranged semiconductor memory pattern.
【請求項5】繰返しパターンを含む部分が所定ピッチに
て配列された被検査物の外観を検査する繰返しパターン
の欠陥検査装置において、 上記被検査物を固定し、上記繰返しパターンを含む部分
が配列された方向に移動させる移動台と、 上記被検査物を電子線により上記移動台の移動方向と直
交する方向に走査して、上記電子線の照射により発生す
る電子量を検知することにより映像信号を得る撮像手段
と、 上記撮像手段により得た映像信号を多値のディジタル信
号に変換する変換手段と、 上記変換手段により変換された多値のディジタル信号を
上記移動台が上記所定ピッチ分移動する時間だけ遅らせ
る遅延手段と、 上記被検査物を上記撮像手段で走査して得た映像信号を
上記変換手段により変換し上記遅延手段により遅延させ
た第1の多値のディジタル信号と、上記第1の多値のデ
ィジタル信号を得た走査位置から上記所定ピッチ移動し
た位置で上記被検査物を上記撮像手段で走査して得た映
像信号を上記変換手段により変換した第2の多値のディ
ジタル信号とを比較する比較手段と 上記比較結果から摘出すべき欠陥を判定する欠陥判定手
段と を備え、 上記繰返しパターンの欠陥を検査することを特徴とする
繰返しパターンの欠陥検査装置。
5. A defect inspection apparatus for a repetitive pattern for inspecting the appearance of an object to be inspected, in which portions including the repetitive pattern are arranged at a predetermined pitch. The object to be inspected is fixed, and the portions including the repetitive pattern are arranged. A moving table for moving in the direction indicated by the arrow and the object to be inspected by an electron beam in a direction orthogonal to the moving direction of the moving table, and detecting the amount of electrons generated by the irradiation of the electron beam And a conversion means for converting the video signal obtained by the image pickup means into a multivalued digital signal, and the movable table moves the multivalued digital signal converted by the conversion means by the predetermined pitch. Delay means for delaying by a time, and a first means for converting a video signal obtained by scanning the object to be inspected by the imaging means by the conversion means and delaying it by the delay means. A digital signal of a value and a video signal obtained by scanning the object to be inspected with the image pickup means at a position moved by the predetermined pitch from the scanning position where the first multivalued digital signal is obtained are converted by the converting means. comparison means and the defect judging hand of determining a defect to be removed from the comparison result of comparing the a second multi-level digital signal
And a step for inspecting a defect of the repetitive pattern described above.
【請求項6】上記比較手段により比較した結果として得
られる欠陥データを記憶する記憶手段と、 上記繰返しパターンの検査開始座標および検査終了座標
を記憶し、上記移動台に固定された上記被検査物が移動
して、上記繰返しパターンの検査開始座標になったとき
に、上記記憶手段における記憶を開始させ、上記繰返し
パターンの検査終了座標になったときに上記記憶手段で
の記憶を終了させる起動制御手段とを備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項5記載の繰返しパターンの欠陥検査装置。
6. A storage means for storing defect data obtained as a result of comparison by the comparison means, an inspection start coordinate and an inspection end coordinate of the repetitive pattern, and the inspection object fixed to the movable table. Is moved to reach the inspection start coordinate of the repetitive pattern, the storage in the storage means is started, and when the inspection end coordinate of the repetitive pattern is reached, the start control is terminated. 6. A defect inspection apparatus for a repetitive pattern according to claim 5, further comprising: means for inspecting a defect in the repetitive pattern.
【請求項7】上記繰返しパターンの検査開始座標および
検査終了座標を記憶し、上記移動台に固定された上記被
検査物が移動して、上記繰返しパターンの検査開始座標
になったときに上記撮像手段からの映像信号の取り込み
を開始し、上記繰返しパターンの検査終了座標になった
ときに上記撮像手段からの映像信号の取り込みを終了さ
せる起動制御手段を備え、 上記繰返しパターンの欠陥を検査することを特徴とする
請求項5記載の繰返しパターンの欠陥検査装置。
7. The inspection start coordinate and the inspection end coordinate of the repetitive pattern are stored, and the image is picked up when the object to be inspected fixed to the movable table moves to reach the inspection start coordinate of the repetitive pattern. Inspecting a defect of the repetitive pattern, comprising start-up control means for starting capturing of the video signal from the means and terminating the capturing of the video signal from the imaging means when the inspection end coordinate of the repetitive pattern is reached. 6. The defect inspection apparatus for repetitive patterns according to claim 5.
【請求項8】上記繰返しパターンは、規則的に配列され
た半導体メモリのパターンであることを特徴とする請求
項5記載の繰返しパターンの欠陥検査装置。
8. The defect inspection apparatus for a repetitive pattern according to claim 5, wherein the repetitive pattern is a pattern of regularly arranged semiconductor memories.
JP7231022A 1995-09-08 1995-09-08 Repeat pattern defect inspection system Expired - Lifetime JP2561050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7231022A JP2561050B2 (en) 1995-09-08 1995-09-08 Repeat pattern defect inspection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7231022A JP2561050B2 (en) 1995-09-08 1995-09-08 Repeat pattern defect inspection system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58065420A Division JPS59192943A (en) 1983-04-15 1983-04-15 Defect inspecting device repetitive pattern

Publications (2)

Publication Number Publication Date
JPH08128976A JPH08128976A (en) 1996-05-21
JP2561050B2 true JP2561050B2 (en) 1996-12-04

Family

ID=16917042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7231022A Expired - Lifetime JP2561050B2 (en) 1995-09-08 1995-09-08 Repeat pattern defect inspection system

Country Status (1)

Country Link
JP (1) JP2561050B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421522B2 (en) * 1996-12-25 2003-06-30 株式会社日立製作所 Pattern inspection apparatus, pattern inspection apparatus using electron beam, and method therefor
JPH10340347A (en) * 1997-06-09 1998-12-22 Hitachi Ltd Pattern inspecting method, device therefor and production of semiconductor wafer
JP2005158780A (en) 2003-11-20 2005-06-16 Hitachi Ltd Method and device for inspecting defect of pattern

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526136A (en) * 1991-07-17 1993-02-02 Nippondenso Co Ltd Brake device for starter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526136A (en) * 1991-07-17 1993-02-02 Nippondenso Co Ltd Brake device for starter

Also Published As

Publication number Publication date
JPH08128976A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
JPH0526136B2 (en)
US6317512B1 (en) Pattern checking method and checking apparatus
US7616805B2 (en) Pattern defect inspection method and apparatus
US6141038A (en) Alignment correction prior to image sampling in inspection systems
CA2053176C (en) Method of and apparatus for inspecting bottle or the like
JPH05264467A (en) Inspecting apparatus for defect of repeated pattern
KR20030023846A (en) Pattern inspection method and inspection apparatus
JP3409670B2 (en) Appearance inspection method and apparatus
JP2561050B2 (en) Repeat pattern defect inspection system
JPH05264466A (en) Inspecting apparatus for defect of repeated pattern
JP2954381B2 (en) Pattern inspection method and apparatus
JPH02210249A (en) Method and device for inspecting appearance
JPH0795041B2 (en) Repeat pattern defect inspection system
JPH05264464A (en) Inspecting apparatus for defect of repeated pattern
JP3189796B2 (en) Defect inspection method and device
JPH05129397A (en) Foreign matter detection method and device
JPH063541B2 (en) Pattern inspection equipment
JPS5821110A (en) Inspecting device for pattern
JP2720935B2 (en) Inspection device and inspection method
JP2001281164A (en) Method and device for inspecting pattern
JP3626353B2 (en) Pattern inspection apparatus and pattern inspection method
JPH0774787B2 (en) Multi-layer pattern defect detection method and apparatus
JP3391163B2 (en) Circular container inner surface inspection device
JPS628722B2 (en)
JPH0334001B2 (en)