JP2561027B2 - Inspection equipment - Google Patents
Inspection equipmentInfo
- Publication number
- JP2561027B2 JP2561027B2 JP6132763A JP13276394A JP2561027B2 JP 2561027 B2 JP2561027 B2 JP 2561027B2 JP 6132763 A JP6132763 A JP 6132763A JP 13276394 A JP13276394 A JP 13276394A JP 2561027 B2 JP2561027 B2 JP 2561027B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- shift register
- inspection
- feedback shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】本発明は大規模集積回路やその他
の論理回路の検査を行う検査装置に係わり、特に検査に
大きな影響を与えないハザードあるいはメタステーブル
が発生しても、これに影響されずに検査を行えるように
した検査装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection apparatus for inspecting a large-scale integrated circuit and other logic circuits, and in particular, even if a hazard or metastable that does not have a great influence on the inspection occurs, it is affected. The present invention relates to an inspection device that can be inspected without doing so.
【０００２】[0002]
【従来の技術】特開昭６１−１１２９７４号公報、特開
昭６３−２１０６７９号公報および特開昭６３−２８６
７８０号公報には、ＬＳＩ等の論理回路の検査を行う検
査装置として多入力帰還形シフトレジスタを用いた装置
が提案されている。このような検査装置では、論理回路
にテストパターンを供給し、このときこの論理回路の各
端子から並列的に出力される信号パターンを多入力帰還
形シフトレジスタに入力している。そして、この信号パ
ターンを時間軸方向に圧縮し、多入力帰還形シフトレジ
スタから出力される信号を解析することで論理回路の検
査を行っている。2. Description of the Related Art JP-A-61-112974, JP-A-63-210679 and JP-A-63-286.
Japanese Patent Laid-Open No. 780 proposes a device using a multi-input feedback shift register as an inspection device for inspecting a logic circuit such as an LSI. In such an inspection apparatus, a test pattern is supplied to a logic circuit, and at this time, a signal pattern output in parallel from each terminal of this logic circuit is input to a multi-input feedback shift register. The logic circuit is inspected by compressing this signal pattern in the time axis direction and analyzing the signal output from the multi-input feedback shift register.
【０００３】[0003]
【発明が解決しようとする課題】ところで、例えばＬＳ
Ｉには非常に多くの論理回路が配置されているので、特
に非同期の回路や、複数の異なった周期のクロックが使
用される場合には、ＬＳＩ内でハザードやメタステーブ
ル状態が発生し、論理回路の出力の一部に異常が発生す
ることがある。多入力帰還形シフトレジスタを用いてＬ
ＳＩの検査を行おうとすると、この異常がＬＳＩ全体と
しては支障のない部分で発生し許容できるものであって
も、帰還形シフトレジスタは帰還形であるため、検査が
不可能な状態に陥ってしまう。すなわち、検査の行われ
る時間帯にハザードやメタステーブル状態が一度でも発
生すれば、そのＬＳＩの検査はできなくなり、多入力帰
還形シフトレジスタを用いた場合には故障検出率の向上
をあまり期待できないという問題があった。By the way, for example, LS
Since a large number of logic circuits are arranged in I, a hazard or metastable state occurs in the LSI, especially when an asynchronous circuit or a plurality of clocks with different cycles are used, Abnormality may occur in part of the circuit output. L using a multi-input feedback shift register
When an SI inspection is performed, even if this abnormality occurs in a part that does not interfere with the LSI as a whole and can be tolerated, the feedback shift register is of the feedback type, and therefore cannot be inspected. I will end up. In other words, if a hazard or metastable state occurs even once during the inspection period, the LSI cannot be inspected, and if a multi-input feedback shift register is used, improvement in failure detection rate cannot be expected so much. There was a problem.
【０００４】ＬＳＩのみならず、多数の論理回路を使用
した回路の検査を行う場合にも、多入力帰還形シフトレ
ジスタを用いる場合には同様の問題が発生し、故障検出
率の向上が望まれていた。The same problem occurs when a multi-input feedback shift register is used not only in the case of testing an LSI but also in a circuit using a large number of logic circuits, and it is desired to improve the fault detection rate. Was there.
【０００５】そこで本発明の目的は、多入力帰還形シフ
トレジスタを用いてＬＳＩ等の論理回路を検査する際
に、故障検出率の向上を図ることのできる検査装置を提
供することにある。Therefore, an object of the present invention is to provide an inspection apparatus capable of improving the failure detection rate when inspecting a logic circuit such as an LSI using a multi-input feedback shift register.
【０００６】[0006]
【課題を解決するための手段】請求項１記載の発明で
は、（イ）被検査回路に所定のテストパターンを入力す
るテストパターン入力手段と、（ロ）テストパターンが
入力されている被検査回路から並列して出力される検査
出力パターンを入力しこれを圧縮検査結果として出力す
る多入力帰還形シフトレジスタと、（ハ）この多入力帰
還形シフトレジスタを周期的に初期化する初期化手段と
を検査装置に具備させる。According to a first aspect of the invention, (a) a test pattern input means for inputting a predetermined test pattern to the circuit under test, and (b) a circuit under test to which the test pattern is input. And a multi-input feedback shift register for inputting a test output pattern output in parallel from the same and outputting it as a compression test result, and (c) initialization means for periodically initializing the multi-input feedback shift register. Is equipped in the inspection device.
【０００７】すなわち請求項１記載の発明では、被検査
回路から並列して出力される検査出力パターンを入力し
これを圧縮検査結果として出力する多入力帰還形シフト
レジスタを周期的に初期化するようにしている。これに
より、ある周期でハザードやメタステーブル状態が発生
しても、他の周期でこれらが発生しなければ、発生して
いない周期における圧縮検査結果を用いてＬＳＩ等の論
理回路の検査を行うことができる。That is, according to the first aspect of the present invention, the multi-input feedback shift register for inputting the inspection output pattern output in parallel from the circuit under inspection and outputting it as the compressed inspection result is periodically initialized. I have to. As a result, if a hazard or metastable state occurs in a certain cycle but does not occur in another cycle, the logic circuit such as the LSI is inspected by using the compression inspection result in the cycle that is not occurring. You can
【０００８】請求項２記載の発明では、初期化手段は、
クロックを分周する分周回路を備えており、この分周回
路の出力が多入力帰還形シフトレジスタのリセット端子
に入力されるようになっていることを特徴としている。
すなわち、分周回路を用いて初期化としてのリセットの
行われる周期の設定を行っている。タイマ等の他の手段
を用いて初期化を間欠的に行うようにしてもよい。According to the second aspect of the invention, the initialization means is:
It is characterized in that it is provided with a frequency dividing circuit for dividing the clock, and the output of this frequency dividing circuit is inputted to the reset terminal of the multi-input feedback shift register.
That is, a frequency divider is used to set the cycle in which resetting is performed as initialization. The initialization may be performed intermittently by using other means such as a timer.
【０００９】請求項３記載の発明では、初期化手段は、
クロックを分周する分周回路を備えており、この分周回
路からパルス信号が出力されるたびに所定の値が多入力
帰還形シフトレジスタのロード端子に入力されることを
特徴としている。すなわち、分周回路を用いて初期化と
して所定の値を多入力帰還形シフトレジスタのロード端
子に入力するようにしている。分周回路以外の回路を用
いてこのような間欠的な動作を行ってよいことはもちろ
んである。In the invention according to claim 3, the initialization means is:
A frequency divider circuit for dividing the clock is provided, and a predetermined value is input to the load terminal of the multi-input feedback shift register each time a pulse signal is output from the frequency divider circuit. That is, a frequency divider is used to input a predetermined value to the load terminal of the multi-input feedback shift register for initialization. It goes without saying that such an intermittent operation may be performed using a circuit other than the frequency dividing circuit.
【００１０】請求項４記載の発明では、被検査回路に入
力されるテストパターンの周期よりも多入力帰還形シフ
トレジスタの初期化の周期を長く設定している。初期化
の周期をあまり長く設定すると、従来と同様にその期間
内にハザードやメタステーブル状態が発生する可能性が
高くなり、好ましくない。しかしながら、余りに短く設
定すると、ＬＳＩ等の論理回路に各種の動作を行わせる
ためのテストパターンを実行することができない。そこ
で、テストパターンの周期よりも多入力帰還形シフトレ
ジスタの初期化の周期を長くするようにしている。According to the fourth aspect of the invention, the initialization cycle of the multi-input feedback shift register is set longer than the cycle of the test pattern input to the circuit under test. If the initialization cycle is set too long, there is a high possibility that a hazard or metastable state will occur during that period, as in the conventional case, which is not preferable. However, if set too short, it is impossible to execute a test pattern for causing a logic circuit such as an LSI to perform various operations. Therefore, the initialization cycle of the multi-input feedback shift register is made longer than the cycle of the test pattern.
【００１１】請求項５記載の発明では、多入力帰還形シ
フトレジスタから出力される圧縮検査結果を各周期ごと
にチェックし、ハザードやメタステーブル状態の発生に
より使用できなくなった期間のものは廃棄して、それ以
外の区間の圧縮検査結果を用いて被検査回路の検査結果
とすることを明らかにしている。According to the fifth aspect of the present invention, the compression inspection result output from the multi-input feedback shift register is checked for each cycle, and the one in the period that cannot be used due to the occurrence of a hazard or metastable state is discarded. Then, it is clarified that the compression test result of the other section is used as the test result of the circuit under test.
【００１２】請求項６記載の発明では、多入力帰還形シ
フトレジスタの信号入力本数よりも分周回路の分周比の
方が大きいことを特徴としている。これは、多入力帰還
形シフトレジスタの信号入力本数分の結果を出力するた
めには、これよりも多い個数のクロックを必要とし、そ
の期間に対応した分周比が必要とされるからである。The invention according to claim 6 is characterized in that the frequency division ratio of the frequency dividing circuit is larger than the number of signal inputs of the multi-input feedback shift register. This is because in order to output the results corresponding to the number of signal inputs of the multi-input feedback shift register, a larger number of clocks are required, and a frequency division ratio corresponding to the period is required. .
【００１３】[0013]
【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.
【００１４】第１の実施例 First Embodiment
【００１５】図１は、本発明の第１の実施例の検査装置
で被検査回路（ＬＳＩ）を検査する様子を表わしたもの
である。被検査回路１１はその入力側の複数の端子（図
示せず）に所定の時間周期で予め設定された信号変化の
検査パターン１２が入力されるようになっている。これ
に応じて被検査回路１１の特定の複数の端子から信号パ
ターンが出力される。これらの信号パターンは、多入力
帰還形シフトレジスタ（ＭＩＳＲ）１４の対応する入力
端子ｉ1 〜ｉm に入力される。この多入力帰還形シフト
レジスタ１４のクロック入力端子ＣＬＫには、クロック
信号１５が、またリセット端子ＲＳＴには所定のタイミ
ングでリセット信号１６が入力されるようになってい
る。FIG. 1 shows a state in which a circuit under test (LSI) is inspected by the inspection apparatus according to the first embodiment of the present invention. The circuit to be inspected 11 has a plurality of terminals (not shown) on its input side to which the inspection pattern 12 of a predetermined signal change is inputted at a predetermined time cycle. In response to this, a signal pattern is output from a plurality of specific terminals of the circuit under test 11. These signal patterns are inputted to the corresponding input terminal i 1 through i m of the multi-input feedback type shift register (MISR) 14. A clock signal 15 is input to the clock input terminal CLK of the multi-input feedback shift register 14, and a reset signal 16 is input to the reset terminal RST at a predetermined timing.
【００１６】また、これらクロック信号１５とリセット
信号１６は、ｎ分周カウンタ１７にも入力されるように
なっている。ｎ分周カウンタ１７は、クロック信号１５
をｎ（ｎは整数）クロック分入力すると、１／ｎ端子か
ら分周出力信号１８を出力するようになっている。この
分周出力信号１８は多入力帰還形シフトレジスタ１４の
ロード端子ＬＯＡＤに供給される。多入力帰還形シフト
レジスタ１４は、入力端子ｉ1 〜ｉm に入力された信号
パターンを圧縮し、その出力端子Ｏから圧縮検査結果１
９として出力するようになっている。The clock signal 15 and the reset signal 16 are also input to the n frequency dividing counter 17. The n frequency division counter 17 has a clock signal 15
Is input for n (n is an integer) clocks, the frequency-divided output signal 18 is output from the 1 / n terminal. The divided output signal 18 is supplied to the load terminal LOAD of the multi-input feedback shift register 14. Multiple-input-feedback shift register 14 compresses the signal pattern input to the input terminal i 1 through i m, compression test result from the output terminal O 1
9 is output.
【００１７】このような構成の第１の実施例の検査装置
では、例えば検査パターン１２が１００クロックの周期
で繰り返されるものとすると、例えばｍをこれと同一の
値に、ｎをその倍の２００に設定する。そして、２００
クロックの周期で圧縮検査結果１９をチェックし、ハザ
ードやメタステーブル状態の発生によって使用不可能な
周期のものを廃棄して、残りの区間の圧縮検査結果１９
を用いて被検査回路１１の検査を行う。In the inspection apparatus of the first embodiment having such a configuration, if the inspection pattern 12 is repeated at a cycle of 100 clocks, for example, m is set to the same value and n is set to 200 times that value. Set to. And 200
Check the compression inspection result 19 at the clock cycle, discard the ones that cannot be used due to the occurrence of a hazard or metastable state, and compress the compression inspection result 19 of the remaining section.
Is used to inspect the circuit under test 11.
【００１８】図２は、圧縮検査結果を時系列で表わした
ものである。時刻ｔ0 に被検査回路１１の検査が開始し
ており、その後は所定の周期Ｔごとの時刻ｔ1 、ｔ2 、
……に多入力帰還形シフトレジスタ１４の格納内容が分
周出力信号１８によって初期化される。ハザードやメタ
ステーブル状態がそれほど高頻度で発生しないものとす
ると、図で×印で示したこのような発生区間の圧縮検査
結果１９X を除いた他の圧縮検査結果１９1 、１９3 、
……が検査に使用できることになる。従来では、このよ
うに圧縮検査結果を時間的に細かく分割できなかったた
め、検査時に一度でもハザードやメタステーブル状態が
発生すると、全体的にその圧縮検査結果１９を使用でき
なかったものである。検査の行われる全期間は、通常の
場合、ｎ分周カウンタ１７の分周比に比べて十分に長い
ので、ハザードやメタステーブル状態の発生によって幾
つかの区間の圧縮検査結果１９X を廃棄しても、本発明
の場合には被検査回路１１の検証を十分行うことができ
る。FIG. 2 shows the compression inspection results in time series. The inspection of the circuit under test 11 is started at time t 0 , and thereafter, the times t 1 , t 2 , and
The contents stored in the multi-input feedback shift register 14 are initialized by the frequency division output signal 18. Assuming that a hazard or metastable state does not occur so frequently, compression inspection results 19 1 , 19 3 other than the compression inspection result 19 X of such an occurrence section shown by X in the figure,
...... can be used for inspection. In the past, since the compression inspection result could not be finely divided in time as described above, if a hazard or metastable state occurs even at the time of inspection, the compression inspection result 19 cannot be used as a whole. Since the entire period of the inspection is usually sufficiently longer than the division ratio of the n division counter 17, the compression inspection result 19 X of some sections is discarded due to the occurrence of a hazard or a metastable state. However, in the case of the present invention, the circuit under test 11 can be sufficiently verified.
【００１９】第２の実施例 Second embodiment
【００２０】図３は、本発明の第２の実施例の検査装置
で被検査回路を検査する様子を表わしたものである。図
１と同一部分には同一の符号を付しており、これらの説
明を適宜省略する。この第２の実施例の検査装置では、
多入力帰還形シフトレジスタ１４のリセット端子ＲＳＴ
にはオア回路２１を介して所定のタイミングでリセット
信号１６が入力される他、ｎ分周カウンタ１７の１／ｎ
端子から出力される分周出力信号１８もオア回路２１に
入力するようになっている。FIG. 3 shows how a circuit under test is inspected by the inspection apparatus according to the second embodiment of the present invention. The same parts as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be appropriately omitted. In the inspection device of the second embodiment,
Reset terminal RST of multi-input feedback shift register 14
The reset signal 16 is input to the signal at a predetermined timing via the OR circuit 21, and 1 / n of the n frequency division counter 17
The frequency division output signal 18 output from the terminal is also input to the OR circuit 21.
【００２１】したがって、第２の実施例の検査装置で
は、多入力帰還形シフトレジスタ１４やｎ分周カウンタ
１７をリセットする必要がある場合の他に、クロック信
号１５がｎクロック分入力するたびに多入力帰還形シフ
トレジスタ１４がリセットされることになる。これによ
り、先の実施例と同様に検査時にハザードやメタステー
ブル状態が発生しても、その区間のみに影響が及び、次
の区間等のハザードやメタステーブル状態が発生しない
区間では、圧縮検査結果１９を検査に使用できることに
なる。Therefore, in the inspection apparatus of the second embodiment, in addition to the case where it is necessary to reset the multi-input feedback shift register 14 and the n frequency dividing counter 17, every time the clock signal 15 is input for n clocks. The multi-input feedback shift register 14 will be reset. As a result, even if a hazard or metastable state occurs at the time of inspection as in the previous example, only the section is affected, and in the section where the hazard or metastable state does not occur in the next section, the compressed inspection result 19 will be available for inspection.
【００２２】なお、実施例では分周回路を使用して多入
力帰還形シフトレジスタ１４の初期化を行うことにした
が、ある程度の周期性をもって初期化を行わせるための
タイマ回路や、単安定マルチバイブレータ等の他の回路
も同様に本発明に使用することができる。In the embodiment, the frequency dividing circuit is used to initialize the multi-input feedback shift register 14, but a timer circuit for performing initialization with a certain periodicity and a monostable circuit are used. Other circuits, such as a multivibrator, can be used in the present invention as well.
【００２３】[0023]
【発明の効果】以上説明したように請求項１〜請求項６
記載の発明によれば、被検査回路から並列して出力され
る検査出力パターンを入力しこれを圧縮検査結果として
出力する多入力帰還形シフトレジスタを周期的に初期化
するようにしたので、ある周期でハザードやメタステー
ブル状態が発生しても、他の周期でこれらが発生しなけ
れば、発生していない周期における圧縮検査結果を用い
てＬＳＩ等の論理回路の検査を行うことができる。した
がって、特に非同期回路を含んだ論理回路の故障検出率
を向上させることができる。As described above, the first to sixth aspects of the invention are described.
According to the invention described above, the multi-input feedback shift register for inputting the inspection output patterns output in parallel from the circuit to be inspected and outputting it as the compression inspection result is periodically initialized. Even if a hazard or a metastable state occurs in a cycle, if these do not occur in another cycle, the logic circuit such as the LSI can be inspected by using the compression inspection result in the cycle that has not occurred. Therefore, it is possible to improve the failure detection rate of the logic circuit including the asynchronous circuit.
【００２４】また、請求項２記載の発明によれば、分周
回路を用いて多入力帰還形シフトレジスタを周期的にリ
セットするようにしたので、正確な周期で多入力帰還形
シフトレジスタを初期化することができる。Further, according to the second aspect of the invention, since the multi-input feedback shift register is periodically reset by using the frequency dividing circuit, the multi-input feedback shift register is initialized in an accurate cycle. Can be converted.
【００２５】更に請求項３記載の発明によれば、分周回
路を用いているので、同様に正確な周期で多入力帰還形
シフトレジスタを初期化することができ、また必要に応
じて初期化時に所定のパターンを多入力帰還形シフトレ
ジスタに設定することができる。Further, according to the invention described in claim 3, since the frequency dividing circuit is used, the multi-input feedback shift register can be initialized in the same accurate cycle, and if necessary, the initialization can be performed. A predetermined pattern can sometimes be set in the multi-input feedback shift register.
【図１】本発明の第１の実施例における被検査回路を接
続した検査装置の回路構成を示すブロック図である。FIG. 1 is a block diagram showing a circuit configuration of an inspection device to which a circuit to be inspected according to a first embodiment of the present invention is connected.
【図２】第１の実施例で多入力帰還形シフトレジスタか
ら出力される圧縮検査結果の周期性を示す説明図であ
る。FIG. 2 is an explanatory diagram showing the periodicity of the compression inspection result output from the multi-input feedback shift register in the first embodiment.
【図３】本発明の第２の実施例における被検査回路を接
続した検査装置の回路構成を示すブロック図である。FIG. 3 is a block diagram showing a circuit configuration of an inspection device to which a circuit to be inspected according to a second embodiment of the present invention is connected.
１１ 被検査回路 １２ 検査パターン １４ 多入力帰還形シフトレジスタ（ＭＩＳＲ） １５ クロック信号 １６ リセット信号 １７ ｎ分周カウンタ １８ 分周出力信号 １９ 圧縮検査結果 ２１ オア回路 11 circuit under test 12 test pattern 14 multi-input feedback shift register (MISR) 15 clock signal 16 reset signal 17 n frequency division counter 18 frequency division output signal 19 compression test result 21 OR circuit
Claims (6)
力するテストパターン入力手段と、 テストパターンが入力されている被検査回路から並列し
て出力される検査出力パターンを入力しこれを圧縮検査
結果として出力する多入力帰還形シフトレジスタと、 この多入力帰還形シフトレジスタを周期的に初期化する
初期化手段とを具備することを特徴とする検査装置。1. A test pattern input means for inputting a predetermined test pattern to an inspected circuit, and an inspection output pattern output in parallel from the inspected circuit to which the test pattern is input, and the compressed test result is input. An inspection apparatus, comprising: a multi-input feedback shift register for outputting as the above, and an initialization means for periodically initializing the multi-input feedback shift register.
回路を備えており、この分周回路の出力が前記多入力帰
還形シフトレジスタのリセット端子に入力されるように
なっていることを特徴とする請求項１記載の検査装置。2. The initialization means includes a frequency dividing circuit for dividing a clock, and an output of the frequency dividing circuit is input to a reset terminal of the multi-input feedback shift register. The inspection apparatus according to claim 1, wherein:
回路を備えており、この分周回路からパルス信号が出力
されるたびに所定の値が前記多入力帰還形シフトレジス
タのロード端子に入力されるようになっていることを特
徴とする請求項１記載の検査装置。3. The initialization means includes a frequency dividing circuit for frequency dividing the clock, and a predetermined value is set to a load terminal of the multi-input feedback shift register each time a pulse signal is output from the frequency dividing circuit. The inspection device according to claim 1, wherein the inspection device is input to the inspection device.
の周期よりも多入力帰還形シフトレジスタの初期化の周
期が長いことを特徴とする請求項１記載の検査装置。4. The inspection apparatus according to claim 1, wherein the cycle of initialization of the multi-input feedback shift register is longer than the cycle of the test pattern input to the circuit under test.
入力帰還形シフトレジスタから出力される圧縮検査結果
を前記初期化の周期でハザードが生じていないかどうか
のチェックを行い、生じていない周期についての圧縮検
査結果を被検査回路の検査結果とすることを特徴とする
請求項１記載の検査装置。5. The circuit to be inspected is a large-scale integrated circuit, and the compression inspection result output from the multi-input feedback shift register is checked to see if a hazard has occurred in the initialization cycle. The inspection apparatus according to claim 1, wherein the compression inspection result for a non-existing period is used as the inspection result of the circuit under inspection.
本数よりも分周回路の分周比の方が大きいことを特徴と
する請求項２または請求項３記載の検査装置。6. The inspection apparatus according to claim 2, wherein the frequency dividing ratio of the frequency dividing circuit is larger than the number of signal inputs of the multi-input feedback shift register.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6132763A JP2561027B2 (en) | 1994-06-15 | 1994-06-15 | Inspection equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6132763A JP2561027B2 (en) | 1994-06-15 | 1994-06-15 | Inspection equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH085703A JPH085703A (en) | 1996-01-12 |
| JP2561027B2 true JP2561027B2 (en) | 1996-12-04 |
Family
ID=15088988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6132763A Expired - Fee Related JP2561027B2 (en) | 1994-06-15 | 1994-06-15 | Inspection equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561027B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2344184A (en) | 1998-11-26 | 2000-05-31 | Ericsson Telefon Ab L M | Testing integrated circuits |
-
1994
- 1994-06-15 JP JP6132763A patent/JP2561027B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH085703A (en) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770617B2 (en) | Test circuit | |
| US5610925A (en) | Failure analyzer for semiconductor tester | |
| US20080313499A1 (en) | Debug circuit | |
| US5663970A (en) | Circuit and method for testing frequencies | |
| JP2561027B2 (en) | Inspection equipment | |
| US5572536A (en) | Digital circuitry with improved parallel signature analysis capability | |
| JPH0440113A (en) | Flip-flop circuit | |
| JPH0989980A (en) | Semiconductor integrated circuit and its evaluation method | |
| JP2552103B2 (en) | Semiconductor integrated circuit | |
| JP3147039B2 (en) | Integrated circuit | |
| JP4863547B2 (en) | Semiconductor integrated circuit device with built-in BIST circuit | |
| KR100463846B1 (en) | Clock Monitoring Apparatus of Switching System | |
| JPH0210178A (en) | Logic circuit | |
| KR0164519B1 (en) | Testing device & method for semiconductor circuit characteristics | |
| KR0145797B1 (en) | Parallel outputtable boundary-scan architecture | |
| JPH03132110A (en) | Timer fault detecting circuit | |
| SU477412A1 (en) | Device for testing logical subunits | |
| JP2944307B2 (en) | A / D converter non-linearity inspection method | |
| JPH10339762A (en) | Test circuit of digital logic circuit | |
| JPS62209374A (en) | Method for testing microcomputer | |
| JPH0750149B2 (en) | How to test shift registers | |
| SU1619205A1 (en) | Device for checking the wiring structures | |
| US7301361B2 (en) | Logic circuit for board power-supply evaluation and board power-supply evaluating method | |
| KR19980033826A (en) | How to self test the ROM | |
| JPS63233384A (en) | Logical check of printed circuit board unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |