KR19980033826A - How to self test the ROM - Google Patents
How to self test the ROM Download PDFInfo
- Publication number
- KR19980033826A KR19980033826A KR1019960051603A KR19960051603A KR19980033826A KR 19980033826 A KR19980033826 A KR 19980033826A KR 1019960051603 A KR1019960051603 A KR 1019960051603A KR 19960051603 A KR19960051603 A KR 19960051603A KR 19980033826 A KR19980033826 A KR 19980033826A
- Authority
- KR
- South Korea
- Prior art keywords
- rom
- address
- value
- values
- stored
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
롬을 자체 테스트하기 위한 방법How to self test the ROM
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
패러티를 검사하는 방법은 에러나 폴트가 짝수 개만큼 있는 경우에는 그를 찾을 수 없고, 한 번의 카운팅을 하는 다중 입력 시그너쳐 레지스터(MISR)를 이용하는 방법은 폴트 커버리지(fault coverage)가 매우 낮은 문제점이 있었음.The method of checking parity cannot find an error or an even number of faults, and using a single counting multiple input signature register (MISR) has a very low fault coverage.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
카운터의 카운팅을 한 번이 아닌 여러 번 수행하므로써, 몇 개의 MISR의 원시 궤환 다항식(Primitive Feedback Polynomial)을 사용하여 롬의 에러나 폴트를 찾을 수 있는 롬을 테스트하기 위한 방법을 제공하고자 함.By counting the counters several times instead of once, we want to provide a way to test a ROM that can find errors or faults of the ROM using the primitive feedback polynomial of several MISRs.
4. 발명의 중요한 용도4. Important uses of the invention
롬의 제조에 이용됨.Used to make ROMs.
Description
본 발명은 롬(Read Only Memory : ROM)을 테스트하기 위한 방법에 관한 것으로, 특히 롬의 패키지 제작후 롬의 에러나 폴트를 뷜트-인 자체 테스트(Built-In Self Test, 이하 BIST라 함)하기 위한 방법에 관한 것이다.The present invention relates to a method for testing a ROM (Read Only Memory: ROM), and in particular, to perform a built-in self test (BIST) for errors or faults in the ROM after fabrication of the ROM. It is about a method.
집적 회로의 기술이 발달함에 따라 이를 테스트하기 위한 장치 및 방법도 발달하여 왔다. 테스터의 비용과 테스트 시간을 줄이는 방향으로의 연구가 계속되어지고 있다.As the technology of integrated circuits has developed, so have the devices and methods for testing them. Research continues to reduce the cost and test time of testers.
일반적으로, 롬을 테스트하는 방법은 첫째로, 패러티(parity)를 검사하는 방법이 있다. 패러티를 검사하는 방법은 에러(error)나 폴트(fault)가 홀수 개만큼 있으면 그것을 찾을 수 있으나, 짝수 개만큼 있는 경우에는 그것을 찾을 수 없는 문제점이 있다.In general, the first way to test a ROM is to check parity. The parity check method finds an odd number of errors or faults, but it can't find them if there are even numbers.
둘째로, 다중 입력 시그너쳐 레지스터(Multiple Input Signature Register, 이하 MISR이라 함)를 이용하는 방법이 있었다. 그러나, 단 한 번의 카운팅을 통한 비교값을 검사하기 때문에 폴트 커버리지(fault coverage)가 매우 낮은 문제점이 있었다.Second, there was a method using multiple input signature registers (hereinafter referred to as MISR). However, there is a problem in that fault coverage is very low because the comparison value is checked through only one counting.
본 발명은 카운터의 카운팅을 한 번이 아닌 여러 번 수행하므로써, 몇 개의 MISR의 원시 궤환 다항식(Primitive Feedback Polynomial)을 사용하여 롬의 에러나 폴트를 찾을 수 있는 롬을 테스트하기 위한 방법을 제공하는데 그 목적이 있다.The present invention provides a method for testing a ROM that can find errors or faults of a ROM using the primitive feedback polynomial of several MISRs by performing the counter counting several times instead of once. There is a purpose.
상기 목적을 달성하기 위하여 본 발명은 롬 데이터의 이상 유무를 검사하기 위한 방법에 있어서, 입력된 상기 롬의 각 주소의 값을 순차적으로 읽어 압축한 후, 압축된 값을 상기 롬의 제1 특정 주소에 저장하고, 다시 상기 롬의 각 주소의 값을 역순으로 읽어 압축한 후, 압축된 값을 상기 롬의 제2 특정 주소에 저장하는 시뮬레이션 단계와 상기 롬의 각 주소의 값을 순차적으로 읽어 압축한 값과 상기 제1 특정 주소에 저장된 값을 비교하고, 다시 상기 롬의 각 주소의 값을 역순으로 읽어 압축한 값과 상기 제2 특정 주소에 저장된 값을 비교한 다음, 상기 두 비교값을 다시 비교하는 검사 단계를 포함하여 이루어진다. 또한 본 발명은 롬의 데이터의 이상 유무를 검사하기 위한 방법에 있어서, 입력된 상기 롬의 각 주소의 값을 임의의 블록 단위로 나누어 각각 순차적으로 읽어 압축한 후, 압축된 값을 각각 상기 롬의 임의의 특정 주소 영역에 나누어 저장하고, 다시 상기 롬의 각 주소의 값을 전체적으로 역순으로 읽어 압축한 후, 압축된 값을 상기 롬의 임의의 특정 주소에 저장하는 시뮬레이션 단계와 임의의 블록 단위로 나누어진 상기 롬의 각 주소의 값을 순차적으로 읽어 압축한 각각의 값 및 상기 롬의 각 주소의 값을 전체적으로 역순으로 읽어 압축한 값을 상기 임의의 특정 주소 영역에 나뉘어 저장된 값 및 상기 롬의 임의의 특정 주소에 저장된 값을 비교하고, 다시 그 비교한 출력값들을 비교하는 검사 단계를 포함하여 이루어진다In order to achieve the above object, the present invention provides a method for checking anomaly of ROM data, and sequentially reads and compresses a value of each address of the input ROM, and then compresses the compressed value to the first specific address of the ROM. And store the compressed values in the reverse order, compress them, and store the compressed values in a second specific address of the ROM, and sequentially read and compress the values of each address of the ROM. Compares a value with a value stored in the first specific address, compares the value of each address of the ROM in the reverse order, compares the compressed value with the value stored in the second specific address, and compares the two comparison values again. The inspection step is made. In addition, the present invention provides a method for checking the abnormality of the data of the ROM, reads and compresses each of the inputted values of the ROM address in arbitrary block units sequentially and then compresses the compressed values, respectively After dividing and storing in a certain address area, and again read the value of each address of the ROM in the reverse order as a whole, and then compress the compressed value in any specific address of the ROM divided into arbitrary block units Each value of each address of the ROM is sequentially read and compressed, and a value obtained by dividing the value of each address of the ROM is read in reverse order as a whole and stored in the predetermined specific address area and stored in any arbitrary address of the ROM. A check step that compares the values stored at a particular address and then compares the compared output values.
도 1A은 본 발명의 실시예에 적용되는 MISR단의 개략적 구성도,1A is a schematic structural diagram of a MISR stage applied to an embodiment of the present invention;
도 1B는 본 발명의 일실시예에 따른 롬의 자체 테스트 블록 구성도,1B is a block diagram illustrating a self test block of a ROM according to an embodiment of the present invention;
도 1C은 본 발명의 다른 실시예에 따른 롬의 자체 테스트 블록 구성도.Figure 1C is a block diagram of a self test block of a ROM in accordance with another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : XOR 게이트10 : 카운터1: XOR Gate 10: Counter
20 : 롬(ROM)30 : MISR단20: ROM 30: MISR stage
41, 42, 43, 45, 46, 47, 48 : 비교기41, 42, 43, 45, 46, 47, 48: comparator
44 : 1 bit 레지스터44: 1 bit register
이하, 첨부된 도면 도 1A 및 도 1B를 참조하여 본 발명의 일실시예를 상술한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 1A and 1B.
먼저, 도 1A에 도시된 바와 같이 본 발명의 실시예에 적용되는 MISR단은 전체 롬의 데이터 값을 압축 시키는 로직이다. 이를 자세히 살펴보면, 먼저, 롬의 출력 D1, D2, ....DjMISR의 입력으로 들어간다. 이때, MISR의 값은 각 클럭마다 그 값이 바뀌면서, 마지막 1bit 레지스터(Rj)의 결과값이 각 레지스터단 앞의 XOR 게이트(1)의 입력으로 피드백(Feedback)된다. 매 클럭마다 피드백을 수행하면서 계속 롬의 값을 불러 연산을 수행한다. 즉, 롬의 모든 데이터를 압축 시키는 동작을 한다.First, as illustrated in FIG. 1A, a MISR stage applied to an embodiment of the present invention is logic for compressing data values of entire ROMs. Looking at this in detail, we first enter the output of the ROM, D 1 , D 2 , .... D j MISR. At this time, the value of the MISR is changed for each clock, and the resultant value of the last 1-bit register R j is fed back to the input of the XOR gate 1 before each register. The feedback is performed every clock, and the operation is called for the ROM value. That is, it compresses all the data of the ROM.
다음으로, 도 1B에 도시된 바와 같이 카운터(10)는 롬(20)의 어드레스를 발생시키는 블럭이다. 칩을 제작하기 전에 롬에 미리 정해진 정확한 값을 저장하는 시뮬레이션(simulation)시, 어드레스 카운팅은 000....0에서 n-2 번지까지의 다운(down)에서 업(up)으로의 업 카운팅을 하고, 최종적으로 남은 MISR단(30)의 값을 롬의 n-1 번지에 저장한다. 그리고, 이번에는 업(up)에서 다운(down)으로의 다운 카운팅을 한다. 이때에도, 최종적으로 남은 MISR단(30)의 값을 롬의 n 번지에 저장한다. 어드레스가 카운팅되면서 그 어드레스에 해당하는 롬의 데이터 값이 인에이블되어 어드레스가 변할 때마다 하나씩 MISR단(30)의 입력으로 들어가며, MISR단(30)의 값은 상기에서 설명한 바와 같이 계속 피드백 된다.Next, as shown in Fig. 1B, the counter 10 is a block for generating the address of the ROM 20. In simulations where the pre-determined exact value is stored in the ROM before fabrication, the address counting counts up from down to up from 000 .... 0 to n-2. Finally, the value of the remaining MISR stage 30 is stored at n-1 of the ROM. And this time down counting from up to down. At this time, the last remaining value of the MISR stage 30 is stored at the n address of the ROM. As the address is counted, the data value of the ROM corresponding to the address is enabled and enters the input of the MISR stage 30 one by one each time the address changes, and the values of the MISR stage 30 are continuously fed back as described above.
롬의 패키지 제작시 발생하는 에러 및 폴트를 찾아내기 위하여, 외부에서 BIST를 시작하라는 신호가 오면 카운터(10)의 업 카운팅이 시작된다. 000....0에서 n-2 번지까지의 업 카운팅이 끝난 시점에서, MISR단(30)의 출력값과 시뮬레이션시 저장된 롬의 n-1 번지의 값을 비교기(41)를 사용하여 비교한다. 그리고, 다시 n-2에서 000...0 번지까지 다운 카운팅하는데, 다운 카운팅이 끝난 시점에서 MISR단(30)의 최종값과 시뮬레이션시 저장된 롬의 n 번지의 값을 비교기(42)를 사용하여 비교한다. 두 비교기(41,42)의 출력값은 다시 다른 비교기(43)를 통해 비교되어, 1 bit 레지스터(44)에 출력되므로써 롬(20)의 에러나 폴트를 체크할 수 있는 것이다. 가령, XOR 게이트를 비교기로 사용하는 경우 비교기를 통한 출력값이 '0'이면 에러나 폴트가 없는 것이고, 일치하지 않으면 즉, 에러나 폴트가 있으면 출력값은 '1'이 될 것이다.In order to find out errors and faults that occur when the ROM is manufactured, up counting of the counter 10 is started when a signal to start BIST is received from the outside. At the end of the up counting from 000 .... 0 to n-2, the output value of the MISR stage 30 and the value of the n-1 address of the ROM stored in the simulation are compared using the comparator 41. In addition, down counting is performed from n-2 to 000..0 address, using the comparator 42 to compare the final value of the MISR stage 30 and the value of the n address of the ROM stored in the simulation at the time of the down counting. Compare. The output values of the two comparators 41 and 42 are again compared through another comparator 43 and output to the 1 bit register 44 so that an error or fault of the ROM 20 can be checked. For example, if the XOR gate is used as a comparator, if the output value through the comparator is '0', there will be no error or fault, and if it does not match, that is, if there is an error or fault, the output value will be '1'.
상기에서 설명한 본 발명의 일실시예는 시뮬레이션시 2회의 카운팅을 통한 2개의 MISR단(30)의 출력값을 롬(20)의 특정 어드레스에 각각 저장하고, 비교해서 롬(20)을 테스트 하는 것이다.One embodiment of the present invention described above is to test the ROM 20 by storing the output values of the two MISR stages 30 through two counting at a specific address of the ROM 20, respectively.
이하, 도 1C를 참조하여 본 발명의 다른 실시예를 상술한다.Hereinafter, another embodiment of the present invention will be described in detail with reference to FIG. 1C.
먼저, 도 1C에 도시된 바와 같이 롬(20)을 워드라인, 즉 롬(20)을 몇 개의 블럭 단위로 나누어서 테스트할 수 있다. 즉, 나누어진 블럭을 수차례 카운팅한 후, MSIR단(30)의 최종 출력값을 롬에 저장시켜서 롬을 테스트하는 방법이다. 예를들면, 시뮬레이션시 어드레스 000...0에서 어드레스 p 까지 업 카운팅하고 난 후의 MISR단(30)의 최종 출력값을 롬(20)의 n-3 번지에 저장하고, 어드레스 q 까지 업 카운팅하고 난 후의 MISR단(30)의 최종 출력값을 n-2 번지에 저장하고, 다시 어드레스 r 까지 업 카운팅하고 난 후의 MISR단(30)의 최종 출력값을 어드레스 n-1 번지에 저장한다.First, as illustrated in FIG. 1C, the ROM 20 may be tested by dividing the word line, that is, the ROM 20 into several block units. In other words, after counting the divided blocks several times, the final output value of the MSIR stage 30 is stored in the ROM to test the ROM. For example, in simulation, the final output value of the MISR stage 30 after up counting from address 000 ... 0 to address p is stored at address n-3 of the ROM 20, and counted up to address q. The final output value of the subsequent MISR stage 30 is stored at address n-2, and the final output value of the MISR stage 30 after up counting up to the address r is stored at address n-1.
이어서, r 번지에서 000...0 번지까지 다운 카운팅하고 난 후의 MISR()의 최종 출력값은 어드레스 n 번지에 저장한다.Subsequently, the last output value of MISR () after down counting from address r to address 000 ... 0 is stored at address n.
패키지 제작후 롬(20)을 테스트하기 위하여, n-3 번지에 압축되어 저장된 값과 p 번지까지 업 카운팅하고 난 후의 MISR단(30)의 출력값을 비교한다. 또한, n-2 번지의 값과 q 번지까지 업 카운팅하고 난 후의 MISR단(30)의 출력값, n-1 번지의 값과 r 번지까지 업 카운팅하고 난 후의 MISR단(30)의 출력값, 및 n 번지의 값과 다운 카운팅하고 난 후의 MISR단(30)의 출력값을 각각 비교한다. 이때, 사용되는 비교기는 예를들면, XOR 게이트를 사용할 수 있다. 여기서 출력되는 네 비교값은 다시 비교되어 1 bit 레지스터(44)로 출력된다. 이때, 사용되는 비교기는 예를들면, OR 게이트로, 이를 사용하여 비교하므로써 롬의 폴트 또는 에러를 체크할 수 있다. 즉, OR 게이트의 출력값이 '1' 이면 에러 또는 폴트가 발생한 것이다. 미설명 도면 부호 45, 46, 47, 48, 49는 비교기이다.In order to test the ROM 20 after the package is manufactured, the compressed value stored at n-3 and the output value of the MISR stage 30 after up counting up to p are compared. Further, the output value of the MISR stage 30 after up counting up to the value of address n-2 and q, the output value of the MISR stage 30 after up counting up to the value of address n-1 and r, and n The value of the address and the output value of the MISR stage 30 after down counting are compared, respectively. In this case, the comparator used may use, for example, an XOR gate. The four comparison values output here are compared again and output to the 1 bit register 44. The comparator used here is, for example, an OR gate, which can be used to check for faults or errors in the ROM. That is, if the output value of the OR gate is '1', an error or fault has occurred. Reference numerals 45, 46, 47, 48, and 49 are comparators.
이상에서 설명한 본 발명의 다른 실시예에 의한 롬의 테스트는 롬을 여러 개의 블럭 단위로 끊어 그 만큼 카운팅하므로써 좀더 정확한 테스트를 가능하게 한다.The test of the ROM according to another embodiment of the present invention described above enables more accurate testing by breaking the ROM into several block units and counting the ROM.
본 발명은 롬이 들어가는 모든 집적회로에 적용 가능하다. 일반적으로, 롬을 테스트하기 위해서는 테스트 장비와 많은 시간이 필요하다. 그러나, 본 발명의 여러개의 MISR을 이용하는 방법을 사용하면 롬의 어느 부분에든지 폴트가 나더라도 이를 찾아낼 수 있고, 테스트 비용을 줄일 뿐만아니라, 인력 및 테스트 시간까지도 줄일 수 있다.The present invention is applicable to all integrated circuits containing ROM. In general, testing a ROM requires a lot of test equipment and time. However, the method using the multiple MISRs of the present invention can detect any fault in the ROM, not only reduce test costs, but also reduce manpower and test time.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051603A KR100219041B1 (en) | 1996-11-01 | 1996-11-01 | A method for testing rom |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051603A KR100219041B1 (en) | 1996-11-01 | 1996-11-01 | A method for testing rom |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980033826A true KR19980033826A (en) | 1998-08-05 |
| KR100219041B1 KR100219041B1 (en) | 1999-09-01 |
Family
ID=19480597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051603A KR100219041B1 (en) | 1996-11-01 | 1996-11-01 | A method for testing rom |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100219041B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349683B1 (en) * | 2000-08-18 | 2002-08-24 | 주식회사 하이닉스반도체 | Rom test device using plural multiple input shift register(misr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101603096B1 (en) | 2015-05-22 | 2016-03-14 | 현대체육산업(주) | Gymnastics mat having improved elastic swing floor |
-
1996
- 1996-11-01 KR KR1019960051603A patent/KR100219041B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349683B1 (en) * | 2000-08-18 | 2002-08-24 | 주식회사 하이닉스반도체 | Rom test device using plural multiple input shift register(misr) |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100219041B1 (en) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Patel et al. | Application of Saluja-Karpovsky compactors to test responses with many unknowns | |
| JP4580163B2 (en) | System and method for testing a circuit using an externally generated signature | |
| US6421794B1 (en) | Method and apparatus for diagnosing memory using self-testing circuits | |
| US6510398B1 (en) | Constrained signature-based test | |
| JPH04228199A (en) | Self-inspection method and device for content referable memory | |
| US3573751A (en) | Fault isolation system for modularized electronic equipment | |
| EP3428665B1 (en) | Fault detection in registers | |
| Huang et al. | Compressed pattern diagnosis for scan chain failures | |
| US6199184B1 (en) | Parallel signature compression circuit and method for designing the same | |
| US20080244346A1 (en) | Circuit for Compression and Storage of Circuit Diagnosis Data | |
| KR101457557B1 (en) | Multi-core device, test device and method for diagnosing failure | |
| US20230375617A1 (en) | Scan compression through pin data encoding | |
| US5425035A (en) | Enhanced data analyzer for use in bist circuitry | |
| Huang et al. | Using fault model relaxation to diagnose real scan chain defects | |
| KR100219041B1 (en) | A method for testing rom | |
| US20090094494A1 (en) | Semiconductor integrated circuit and method of testing same | |
| Leininger et al. | Diagnosis of scan-chains by use of a configurable signature register and error-correcting codes | |
| US6751765B1 (en) | Method and system for determining repeatable yield detractors of integrated circuits | |
| US7210083B2 (en) | System and method for implementing postponed quasi-masking test output compression in integrated circuit | |
| KR19990024827A (en) | Signature compression method and circuit | |
| JP4863547B2 (en) | Semiconductor integrated circuit device with built-in BIST circuit | |
| KR100253707B1 (en) | Apparatus and method for testing semiconductor device | |
| JPH06282453A (en) | Method and mechanism for test of array buried in microprocessor as well as comparison-compression register arranged and installed at inside of system for test of array | |
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| KR101124282B1 (en) | Parallel compression tester of a memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |