JP2553235B2 - ドットプリンタ - Google Patents
ドットプリンタInfo
- Publication number
- JP2553235B2 JP2553235B2 JP2216659A JP21665990A JP2553235B2 JP 2553235 B2 JP2553235 B2 JP 2553235B2 JP 2216659 A JP2216659 A JP 2216659A JP 21665990 A JP21665990 A JP 21665990A JP 2553235 B2 JP2553235 B2 JP 2553235B2
- Authority
- JP
- Japan
- Prior art keywords
- counting
- count value
- dot
- adder
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ドットプリンタに関する。
［従来の技術］ 第４図にドットプリンタの従来構成を示す。
図において、ドットプリンタは駆動制御部10とエンジ
ン部20とからなる。駆動制御部10は、バス14で接続され
たCPU11と、駆動制御プログラム等を格納したROM12と、
ドッドデータとして与えられる印字データを記憶するRA
M13等とからなり、印字データは図示しないホストコン
ピュータ等から転送される。一方、エンジン部20は、印
字ヘッド21（ドライバー22），キャリアモータ23（ドラ
イバー24），紙送りモータ25（ドライバー26）等からな
る。
ン部20とからなる。駆動制御部10は、バス14で接続され
たCPU11と、駆動制御プログラム等を格納したROM12と、
ドッドデータとして与えられる印字データを記憶するRA
M13等とからなり、印字データは図示しないホストコン
ピュータ等から転送される。一方、エンジン部20は、印
字ヘッド21（ドライバー22），キャリアモータ23（ドラ
イバー24），紙送りモータ25（ドライバー26）等からな
る。
ここに、文字・図形等はドット群として印字される
が、印字ヘッド21のドット数はスペース的にも電気的・
熱的容量からも、例えば18,24ドットの如く制約され、
また一度に具体的印字動作させるドット数も制約されて
いる。つまり、単位時間当りに駆動可能なドット数は一
定値内に制限されている。したがって、ある図形等の印
字データに相当するドット数を一度に駆動して一気に印
字するわけにはいかない。
が、印字ヘッド21のドット数はスペース的にも電気的・
熱的容量からも、例えば18,24ドットの如く制約され、
また一度に具体的印字動作させるドット数も制約されて
いる。つまり、単位時間当りに駆動可能なドット数は一
定値内に制限されている。したがって、ある図形等の印
字データに相当するドット数を一度に駆動して一気に印
字するわけにはいかない。
すなわち、印字データ（ドットデータ）の数を計数し
て、単位時間当りの駆動ドット数を一定値内に制限しな
がら印字処理している。
て、単位時間当りの駆動ドット数を一定値内に制限しな
がら印字処理している。
具体的には、第５図に示す如く、RAM13の印字データ
領域（Buffer）内に記憶されたドットデータを読出し、
そのドット数を計数して合計メモリ領域（M1に記憶し、
その値がROM12に記憶された単位時間当りのドット数
（一定値）を越える場合には、再び計数する手順を繰返
す。その結果、該ドットデータは２回,3回に分けて印字
処理が実行される。
領域（Buffer）内に記憶されたドットデータを読出し、
そのドット数を計数して合計メモリ領域（M1に記憶し、
その値がROM12に記憶された単位時間当りのドット数
（一定値）を越える場合には、再び計数する手順を繰返
す。その結果、該ドットデータは２回,3回に分けて印字
処理が実行される。
このように、ドットデータの計数は、上記CPU11,ROM1
2,RAM13の協働によりソフトウェア処理によって行なわ
れている。
2,RAM13の協働によりソフトウェア処理によって行なわ
れている。
［発明が解決しようとする課題］ ところで、文字と図形の組合せ印字等々の利用面の拡
大が目覚ましいところ、単位時間当りの駆動ドット数を
大幅に増大することは、上記電気的，熱的問題から無理
である。また、プリンタに求められる機能も益々複雑化
しソフトウェア処理負担も増大している。
大が目覚ましいところ、単位時間当りの駆動ドット数を
大幅に増大することは、上記電気的，熱的問題から無理
である。また、プリンタに求められる機能も益々複雑化
しソフトウェア処理負担も増大している。
したがって、ドット数の計数をソフトウェア処理して
いたのでは、プリンタ全体のソフトウェア処理時間に占
める割合が益々大きくなり、結果として印字速度が低下
し、高速印字要請を満すことができなくなっている。
いたのでは、プリンタ全体のソフトウェア処理時間に占
める割合が益々大きくなり、結果として印字速度が低下
し、高速印字要請を満すことができなくなっている。
これに対して、駆動制御部10の大容量・高速化が考え
られるが、コスト的，スペース的にその現実化は極めて
難しい。
られるが、コスト的，スペース的にその現実化は極めて
難しい。
ここに、本発明の目的は、ドット数の計数に要する駆
動制御部のソフトウェア処理時間を大幅に短縮し、印字
高速化を達成できるドットプリンタを提供することにあ
る。
動制御部のソフトウェア処理時間を大幅に短縮し、印字
高速化を達成できるドットプリンタを提供することにあ
る。
［課題を解決するための手段］ 本発明は、駆動制御部からの１回の書込みパルスで１
語長分のドット数をハード的に瞬時に計数するように構
成し、前記目的を達成するものである。
語長分のドット数をハード的に瞬時に計数するように構
成し、前記目的を達成するものである。
すなわち、本発明は、CPU,ROMおよびRAMを含んでなる
駆動制御部から書込まれた１語長を規定するｎビットの
うちの印字動作すべきドットに相当する“1"の数をカウ
ントしかつカウント値をｍビットのバイナリー表現に変
換する計数・変換回路と、 ｌビットのバイナリー表現とされた前回カウント値と
ｍビットのバイナリー表現とされた今回カウント値を加
算した和をｌビットのバイナリー表現として出力する加
算器と、 この加算器の出力を累計カウント値としてラッチする
ｌビットのラッチ回路と、からなるドット数計数回路を
設けたことを特徴とする。
駆動制御部から書込まれた１語長を規定するｎビットの
うちの印字動作すべきドットに相当する“1"の数をカウ
ントしかつカウント値をｍビットのバイナリー表現に変
換する計数・変換回路と、 ｌビットのバイナリー表現とされた前回カウント値と
ｍビットのバイナリー表現とされた今回カウント値を加
算した和をｌビットのバイナリー表現として出力する加
算器と、 この加算器の出力を累計カウント値としてラッチする
ｌビットのラッチ回路と、からなるドット数計数回路を
設けたことを特徴とする。
［作 用］ 本発明では、駆動制御部から印字データの１語長分を
ドット数計数回路に書込む。
ドット数計数回路に書込む。
すると、計数・変換回路は、ｎビットのうち印字動作
すべきドットに相当する“1"の数をカウントしかつこの
今回カウント値をｍビットのバイナリー表現に変換して
出力する。一方、加算器は、ｍビットの今回カウント値
とｌビットのバイナリー表現された前回カウント値とを
加算し、その和をｌビットのバイナリー表現として出力
する。この和は、累計カウント値としてラッチ回路にラ
ッチされる。引続き、次の１語長分をカウントする場合
には、この累計カウント値が前回カウント値となり加算
器に入力される。
すべきドットに相当する“1"の数をカウントしかつこの
今回カウント値をｍビットのバイナリー表現に変換して
出力する。一方、加算器は、ｍビットの今回カウント値
とｌビットのバイナリー表現された前回カウント値とを
加算し、その和をｌビットのバイナリー表現として出力
する。この和は、累計カウント値としてラッチ回路にラ
ッチされる。引続き、次の１語長分をカウントする場合
には、この累計カウント値が前回カウント値となり加算
器に入力される。
したがって、ラッチ回路にラッチされた値を読み込め
ば、駆動制御部でのソフトウェアによる計数処理を行な
わずして、ドット数を瞬時的に計数することができる。
ハードウェアにより実行されるので、CPU等からなる駆
動制御部のドット計数に要されるソフトウェア処理時間
を大幅に短縮でき、印字高速化を図ることができる。
ば、駆動制御部でのソフトウェアによる計数処理を行な
わずして、ドット数を瞬時的に計数することができる。
ハードウェアにより実行されるので、CPU等からなる駆
動制御部のドット計数に要されるソフトウェア処理時間
を大幅に短縮でき、印字高速化を図ることができる。
［実施例］ 以下、本発明の一実施例を図面を参照して説明する。
本プリンタは、第１図に示す如く、基本構成が駆動制
御部10とエンジン部20とからなる従来構成（第４図参
照）と同一とされ、ドット数計数回路30を設け、印字ド
ット数をハードウェアにより瞬時に計数できるように構
成されている。
御部10とエンジン部20とからなる従来構成（第４図参
照）と同一とされ、ドット数計数回路30を設け、印字ド
ット数をハードウェアにより瞬時に計数できるように構
成されている。
したがって、基本構成（10,20）については、同一の
符号を付するとともにその説明は省略する。なお、駆動
制御部10のROMには第２図に示すプログラムが格納され
ている。
符号を付するとともにその説明は省略する。なお、駆動
制御部10のROMには第２図に示すプログラムが格納され
ている。
ここに、ドット数計数回路30は、第１図に示す如く計
数・変換回路31と加算器33とラッチ回路35とから構成さ
れている。
数・変換回路31と加算器33とラッチ回路35とから構成さ
れている。
ここに、計数・変換回路31は、駆動制御部10から書き
込まれた印字データの１語長分のｎビットデータのうち
の印字動作させるべきドットに相当する“1"の数をカウ
ントする、とともにカウント値をｍビットのバイナリー
表現に変換して出力する手段である。この実施例では、
「ｎ」はDATA0〜７からなる「８」ビットとされ、
「ｍ」はbit0〜bit3の「４」ビットとされている。
込まれた印字データの１語長分のｎビットデータのうち
の印字動作させるべきドットに相当する“1"の数をカウ
ントする、とともにカウント値をｍビットのバイナリー
表現に変換して出力する手段である。この実施例では、
「ｎ」はDATA0〜７からなる「８」ビットとされ、
「ｍ」はbit0〜bit3の「４」ビットとされている。
したがって、計数・変換回路31は、第１図に示す如く
結線された４つのフルアダーFA1〜FA4と３つのハーフア
ダーHA1〜HA3から形成され、カウント値を４ビット（bi
t0〜bit3）のバイナリーコードに変換して出力する。こ
のカウント値は今回カウント値である。
結線された４つのフルアダーFA1〜FA4と３つのハーフア
ダーHA1〜HA3から形成され、カウント値を４ビット（bi
t0〜bit3）のバイナリーコードに変換して出力する。こ
のカウント値は今回カウント値である。
すなわち、１語長分のｎビットデータのうちの“1"を
瞬時に加算し、その和を加算器33に出力する。
瞬時に加算し、その和を加算器33に出力する。
次に、この加算器33は、ｌ（この実施例では８）ビッ
トのバイナリー表現された前回カウント値とｍ（４）ビ
ットのバイナリー表現された今回カウント値を加算し、
その和をｌ（８）ビットのバイナリー表現として端子AQ
0〜AQ7から出力する手段であり、8bit2入力アダーから
構成されている。すなわち、加算器33は今回カウント値
と前回カウント値とを加算していままでの累計カウント
値を求めるものである。なお、前回カウント値は後記ラ
ッチ回路35の記憶内容である。また、加算器33の上位４
ビットは“0"に固定されている。
トのバイナリー表現された前回カウント値とｍ（４）ビ
ットのバイナリー表現された今回カウント値を加算し、
その和をｌ（８）ビットのバイナリー表現として端子AQ
0〜AQ7から出力する手段であり、8bit2入力アダーから
構成されている。すなわち、加算器33は今回カウント値
と前回カウント値とを加算していままでの累計カウント
値を求めるものである。なお、前回カウント値は後記ラ
ッチ回路35の記憶内容である。また、加算器33の上位４
ビットは“0"に固定されている。
このラッチ回路35は、累計カウント値をラッチするｌ
（８）ビットのレジスターから形成され、入力端子D0〜
D7と出力端子Q0〜Q7を有する。また、トリガ入力端子Ｔ
には、駆動制御部10からの書き込みパルスWRが加えられ
る。なお、端子CLKには、初期状態確立のためのクリア
パルスCLが入力される。
（８）ビットのレジスターから形成され、入力端子D0〜
D7と出力端子Q0〜Q7を有する。また、トリガ入力端子Ｔ
には、駆動制御部10からの書き込みパルスWRが加えられ
る。なお、端子CLKには、初期状態確立のためのクリア
パルスCLが入力される。
なお、ビット数n,m,lは、単位時間当りに駆動可能な
ドット数の制限値に照し適宜に選択して構成すればよ
い。
ドット数の制限値に照し適宜に選択して構成すればよ
い。
次に、作用を説明する。
駆動制御部10から第３図に示すタイミングで印字デー
タの１語長分づつの印字データDATA0〜７を01H（000000
01）Ｂ、80H（10000000）Ｂ、03H（00000011）Ｂ、07H
（00000111）Ｂ、の順序でドット数計数回路30に書き込
んだ場合を考える（第２図ステップ10）。ラッチ回路35
は信号CLでクリアーされているものとする。
タの１語長分づつの印字データDATA0〜７を01H（000000
01）Ｂ、80H（10000000）Ｂ、03H（00000011）Ｂ、07H
（00000111）Ｂ、の順序でドット数計数回路30に書き込
んだ場合を考える（第２図ステップ10）。ラッチ回路35
は信号CLでクリアーされているものとする。
まず、計数・変換回路31は、印字データ01Hのうちの
“1"の数を瞬時に計数し、カウント値「１」を４ビット
bit0〜bit3のバイナリー表現に変換して加算器33に出力
する。
“1"の数を瞬時に計数し、カウント値「１」を４ビット
bit0〜bit3のバイナリー表現に変換して加算器33に出力
する。
すると、加算器33は、今回カウント値「１」と前回カ
ウント値（この段階では、ラッチ回路35がクリアーされ
ているので、「０」である。）を加算し、その和を端子
AQ0〜AQ7からラッチ回路35に出力する。
ウント値（この段階では、ラッチ回路35がクリアーされ
ているので、「０」である。）を加算し、その和を端子
AQ0〜AQ7からラッチ回路35に出力する。
ここに、ラッチ回路35は、書き込み信号WRに基づき累
計カウント値としてラッチする。この累計カウント値
は、端子Q0〜Q7から加算器33へ前回カウント値としてフ
ィードされる。
計カウント値としてラッチする。この累計カウント値
は、端子Q0〜Q7から加算器33へ前回カウント値としてフ
ィードされる。
このようにして、次の印字データ80H,03H,07Hを順次
計数・変換回路31に書込むと、各々の“1"の数は、第３
図に示すように、「１」，「２」，「３」となり４ビッ
ト（bit0〜bit3）のバイナリー表現で加算器33に入力さ
れる。この際、加算器33には、ラッチ回路35から前回カ
ウント値「１」，「１」，「２」がフィードされてい
る。
計数・変換回路31に書込むと、各々の“1"の数は、第３
図に示すように、「１」，「２」，「３」となり４ビッ
ト（bit0〜bit3）のバイナリー表現で加算器33に入力さ
れる。この際、加算器33には、ラッチ回路35から前回カ
ウント値「１」，「１」，「２」がフィードされてい
る。
したがって、加算器33の和は、「２」，「４」，
「７」の如く増大する。この和すなわち印字データDATA
0〜７のうちのビット“1"の累計カウント数は、書き込
み信号WRごとに、ラッチ回路35に記憶される。
「７」の如く増大する。この和すなわち印字データDATA
0〜７のうちのビット“1"の累計カウント数は、書き込
み信号WRごとに、ラッチ回路35に記憶される。
かくして、印字データの１行分の計数が終了（ステッ
プ12）すると、ラッチ回路35の端子Q0〜Q7にバイナリー
表現された印字すべきドット数Qoutを駆動制御部10が読
み取る（ステップ14）。
プ12）すると、ラッチ回路35の端子Q0〜Q7にバイナリー
表現された印字すべきドット数Qoutを駆動制御部10が読
み取る（ステップ14）。
ここに、印字データのうちの印字動作すべきドット数
を、駆動制御部10のソフトウェア処理によらず、ハード
ウェア（30）で瞬時的に計数することができる。
を、駆動制御部10のソフトウェア処理によらず、ハード
ウェア（30）で瞬時的に計数することができる。
しかして、この実施例によれば、計数・変換回路31と
加算器33とラッチ回路35とからなるドット数計数回路30
を設け、ドット数の計数を駆動制御部10のソフトウェア
処理とは切離して、いわばハードウェアで瞬時に計数す
る構成とされているので、駆動制御部10のソフトウェア
処理時間を大幅に削減でき、印字高速化を達成すること
ができる。
加算器33とラッチ回路35とからなるドット数計数回路30
を設け、ドット数の計数を駆動制御部10のソフトウェア
処理とは切離して、いわばハードウェアで瞬時に計数す
る構成とされているので、駆動制御部10のソフトウェア
処理時間を大幅に削減でき、印字高速化を達成すること
ができる。
また、計数・変換回路31は、ｎビットのうちの“1"の
数をカウントする、とともにカウント値をｍビットのバ
イナリー表現して出力し、かつ加算器33,lビットのラッ
チ回路35はバイナリー表現データを加算等する構成であ
るから、簡単な構成でかつ低コストで大きなカウント値
をラッチ等することができる、とともに大容量・高解像
度のドットプリンタにもそのまま適用できる。
数をカウントする、とともにカウント値をｍビットのバ
イナリー表現して出力し、かつ加算器33,lビットのラッ
チ回路35はバイナリー表現データを加算等する構成であ
るから、簡単な構成でかつ低コストで大きなカウント値
をラッチ等することができる、とともに大容量・高解像
度のドットプリンタにもそのまま適用できる。
さらに、ドット数計数回路30は、書き込まれた印字デ
ータを独立して計数する構成とされているので、駆動制
御部10の処理タイミングに影響を与えることなく、ま
た、システムクロックも必要なく計数動作できる。
ータを独立して計数する構成とされているので、駆動制
御部10の処理タイミングに影響を与えることなく、ま
た、システムクロックも必要なく計数動作できる。
［発明の効果］ 本発明によれば、計数・変換回路，加算器，ラッチ回
路からなるドット数計数回路を設け、ドット計数をハー
ドウェア的に独立して実行する構成とされているので、
ドット数の計数に要する駆動制御部のソフトウェア処理
時間を大幅に短縮でき、印字高速化を達成できる適用性
の広い優れた効果を奏する。
路からなるドット数計数回路を設け、ドット計数をハー
ドウェア的に独立して実行する構成とされているので、
ドット数の計数に要する駆動制御部のソフトウェア処理
時間を大幅に短縮でき、印字高速化を達成できる適用性
の広い優れた効果を奏する。
第１図は本発明の一実施例を示す回路図、第２図は同じ
く動作を説明するためのフローチャート、第３図は同じ
く動作説明をするためのタイミングチャート、第４図は
従来プリンタの回路図および第５図は従来のソフトウェ
ア処理によるドット数の計数動作を説明するためのフロ
ーチャートである。 10……駆動制御部、 11……CPU、 12……ROM、 13……RAM、 20……エンジン部、 21……印字ヘッド、 30……ドット数計数回路、 31……計数・変換回路、 33……加算器、 35……ラッチ回路。
く動作を説明するためのフローチャート、第３図は同じ
く動作説明をするためのタイミングチャート、第４図は
従来プリンタの回路図および第５図は従来のソフトウェ
ア処理によるドット数の計数動作を説明するためのフロ
ーチャートである。 10……駆動制御部、 11……CPU、 12……ROM、 13……RAM、 20……エンジン部、 21……印字ヘッド、 30……ドット数計数回路、 31……計数・変換回路、 33……加算器、 35……ラッチ回路。
Claims (1)
- 【請求項１】CPU,ROMおよびRAMを含んでなる駆動制御部
から書込まれた１語長を規定するｎビットのうちの印字
動作すべきドットに相当する“1"の数をカウントしかつ
カウント値をｍビットのバイナリー表現に変換する計数
・変換回路と、 ｌビットのバイナリー表現とされた前回カウント値とｍ
ビットのバイナリー表現とされた今回カウント値を加算
した和をｌビットのバイナリー表現として出力する加算
器と、 この加算器の出力を累計カウント値としてラッチするｌ
ビットのラッチ回路と、からなるドット数計数回路を設
けたことを特徴とするドットプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216659A JP2553235B2 (ja) | 1990-08-17 | 1990-08-17 | ドットプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216659A JP2553235B2 (ja) | 1990-08-17 | 1990-08-17 | ドットプリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0499662A JPH0499662A (ja) | 1992-03-31 |
| JP2553235B2 true JP2553235B2 (ja) | 1996-11-13 |
Family
ID=16691921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216659A Expired - Lifetime JP2553235B2 (ja) | 1990-08-17 | 1990-08-17 | ドットプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553235B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3233355B2 (ja) | 1999-05-25 | 2001-11-26 | 松下電器産業株式会社 | メタルハライドランプ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945488A (ja) * | 1982-09-07 | 1984-03-14 | 三菱電機株式会社 | 漢字フオント記憶装置 |
-
1990
- 1990-08-17 JP JP2216659A patent/JP2553235B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0499662A (ja) | 1992-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271476A (en) | Method and apparatus for rotating the scan format of digital images | |
| US4745576A (en) | Address assignment system for image memory | |
| JPH0535435B2 (ja) | ||
| JPH114170A (ja) | ２進データのダブル・ランレングス符号化の方法および装置 | |
| EP0436026A1 (en) | Compression and decompression method of dot matrix character | |
| JPS60154082A (ja) | ドツトプリンタにおけるイタリツク文字印字方法 | |
| JP2553235B2 (ja) | ドットプリンタ | |
| JP3327650B2 (ja) | 記録装置 | |
| JP2553236B2 (ja) | ドットプリンタ | |
| JPH0630910B2 (ja) | 印字方法 | |
| JPS58117036A (ja) | 印字制御装置 | |
| EP3912823B1 (en) | Interface circuit and heat history control method | |
| JP3345912B2 (ja) | 漢字パターン格納メモリ読み出し制御回路 | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPS6319155Y2 (ja) | ||
| JPH02178826A (ja) | ページプリンタ | |
| JPS60254319A (ja) | ペ−ジ型デ−タのバツフアリング方式 | |
| JP3064718B2 (ja) | シリアルプリンタ | |
| JPS60178074A (ja) | プリンタ制御装置 | |
| JPH0569232B2 (ja) | ||
| JPH044953B2 (ja) | ||
| JPH0747324B2 (ja) | プリンタ装置 | |
| JP2000168161A (ja) | データ変換処理装置 | |
| JPH05323935A (ja) | フォントパターンの圧縮記憶方法 | |
| JPS6255168B2 (ja) |