JP2552304B2 - Offset compensation circuit - Google Patents
Offset compensation circuitInfo
- Publication number
- JP2552304B2 JP2552304B2 JP62205032A JP20503287A JP2552304B2 JP 2552304 B2 JP2552304 B2 JP 2552304B2 JP 62205032 A JP62205032 A JP 62205032A JP 20503287 A JP20503287 A JP 20503287A JP 2552304 B2 JP2552304 B2 JP 2552304B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- converter
- integrator
- signal
- offset compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、アナログ信号をディジタル信号に変換する
A/Dコンバータを含む回路系において発生する直流オフ
セットを補償するようにしたオフセット補償回路に関す
るものである。Description: TECHNICAL FIELD OF THE INVENTION The present invention converts an analog signal into a digital signal.
The present invention relates to an offset compensating circuit for compensating for a DC offset generated in a circuit system including an A / D converter.
第４図は、従来のオフセット補償回路を備えたA/Dコ
ンバータを有する回路系を概略構成図である。FIG. 4 is a schematic configuration diagram of a circuit system having an A / D converter including a conventional offset compensation circuit.
図において、１は入力のアナログ信号をディジタル信
号に変換するA/Dコンバータ、２は符号検出手段であ
り、A/Dコンバータ１からのディジタル信号出力OUTのう
ち符号ビットのみを検出するMSBラッチ回路、または上
記のディジタル信号出力OUTから上位複数ビットのデー
タを抽出し、該抽出した上位複数ビットのデータに応じ
てPWM（Pulse Width Modulation）波を発生するパルス
幅変調波発生手段等により構成される。３は上記の符号
検出手段２により検出して得たディジタルデータを積分
してオフセット補正電圧VCMPを発生する積分器、４は入
力アナログ信号INに対して帯域制限を行ない所要帯域成
分のみを通過させてA/Dコンバータ１に入力するための
フィルタである。In the figure, reference numeral 1 is an A / D converter for converting an input analog signal into a digital signal, and 2 is a code detecting means, which is an MSB latch circuit for detecting only a sign bit of a digital signal output OUT from the A / D converter 1. , Or pulse width modulation wave generating means for extracting data of higher-order multiple bits from the digital signal output OUT and generating a PWM (Pulse Width Modulation) wave according to the extracted data of higher-order multiple bits. . Reference numeral 3 is an integrator that integrates the digital data detected by the code detection means 2 to generate an offset correction voltage V CMP , and 4 is band limited to the input analog signal IN and passes only the required band component. It is a filter for inputting to the A / D converter 1.
上記のフィルタ４は、例えば演算増幅器等を用いたア
クティブ・フィルタにより構成され、該アクティブ・フ
ィルタに用いられる演算増幅器の入力端子に上記の積分
器３からのオフセット補正電圧VCMPが供給され、出力デ
ィジタル信号OUTの符号の正負の確率が等しくなるよう
に回路系に帰還がかけられる。したがって、第４図に示
した構成に基づいて、出力ディジタル信号OUTのオフセ
ットが自動的に補償される。The filter 4 is composed of, for example, an active filter using an operational amplifier or the like, and the offset correction voltage V CMP from the integrator 3 is supplied to the input terminal of the operational amplifier used for the active filter to output the output. Feedback is applied to the circuit system so that the positive and negative probabilities of the sign of the digital signal OUT become equal. Therefore, the offset of the output digital signal OUT is automatically compensated for based on the configuration shown in FIG.
なお、上記した構成のものにおいては、例えば音楽信
号が入力されたときは符号検出手段２の出力には正負の
符号ビットが出力される。通常、音楽信号は統計的に正
負等確率で現われるので、符号検出手段２で検出して得
た符号ビットに基づいて帰還をかけることにより、ディ
ジタル出力のオフセットが補償される。また、入力信号
INが無信号のときには、ディジタル信号出力OUTが正の
最小値と負の最小値との間で変化するように帰還がかけ
られる。In the configuration described above, for example, when a music signal is input, the sign detection means 2 outputs positive and negative sign bits. Usually, since the music signal appears statistically with equal positive and negative probabilities, the offset of the digital output is compensated by applying feedback based on the sign bit detected by the sign detecting means 2. Also the input signal
When IN is signalless, feedback is applied so that the digital signal output OUT changes between the positive minimum value and the negative minimum value.
ところで、A/Dコンバータのオフセット調整時には、
上記した構成からなる帰還ループを開放することによ
り、サーボがかからない状態において出力のディジタル
コードを零にするように的確なオフセット調整を行なう
必要がある。By the way, when adjusting the offset of the A / D converter,
By opening the feedback loop configured as described above, it is necessary to perform accurate offset adjustment so that the digital code of the output becomes zero in the state where the servo is not applied.
しかしながら、上記した従来のオフセット補償回路
は、A/Dコンバータ１にA/D変換した後に符号検出手段２
により検出して得たディジタルデータを積分器３で積分
してオフセット補正電圧VCMPを発生し、このA/D変換後
のディジタルデータに基づいて発生されるオフセット補
正電圧VCMPを、フィルタ４のアナログ信号入力部を介し
て帰還することにより、A/Dコンバータ１におけるオフ
セット補償を行なうように構成されている。However, the above-described conventional offset compensating circuit has the code detecting means 2 after the A / D conversion by the A / D converter 1.
The digital data detected by the above is integrated by the integrator 3 to generate the offset correction voltage V CMP, and the offset correction voltage V CMP generated based on the digital data after the A / D conversion is supplied to the filter 4 It is configured to perform offset compensation in the A / D converter 1 by feeding back through the analog signal input section.
したがって、A/Dコンバータ１のオフセット調整時に
も、帰還ループが形成されているためにサーボがかけら
れて常にオフセットが零になるように動作してしまい、
的確なオフセット調整を行なうことが困難であるといっ
た問題点があった。Therefore, even when the offset of the A / D converter 1 is adjusted, since the feedback loop is formed, the servo is applied and the offset is always zero.
There is a problem that it is difficult to perform accurate offset adjustment.
本発明は、上記した従来における問題点を除去するた
めになされたもので、A/Dコンバータのオフセット調整
時に回路系の帰還ループを開放すする切換手段を設け、
該切換手段の切換えによりサーボがかからない状態での
的確なオフセット調整を行なえるようにしたオフセット
補償回路を提供することを目的とする。The present invention was made in order to eliminate the above-mentioned conventional problems, and provided with a switching means for opening the feedback loop of the circuit system when adjusting the offset of the A / D converter,
It is an object of the present invention to provide an offset compensating circuit capable of performing accurate offset adjustment in a state where no servo is applied by switching the switching means.
A/D変換して得たA/Dコンバータからのディジタルデー
タに基づいて得られるオフセット補償電圧と、上記ディ
ジタルデータとは別個の他のディジタルデータに基づい
て上記オフセット調整電圧が生成できるように、上記A/
Dコンバータからのディジタルデータと他のディジタル
データとを切換えるための切換手段を設け、A/Dコンバ
ータのオフセット調整時には上記の切換手段により帰還
ループを開放してサーボがかからない状態にするととも
に、上記他のディジタルデータに基づいて的確なオフセ
ット調整が行なえるようにしたものてある。In order to generate the offset adjustment voltage based on the offset compensation voltage obtained based on the digital data from the A / D converter obtained by A / D conversion and other digital data different from the digital data, A / above
A switching means is provided for switching between digital data from the D converter and other digital data.When the offset of the A / D converter is adjusted, the feedback loop is opened by the above switching means so that servo is not applied. It enables accurate offset adjustment based on the digital data of.
以下、本発明の実施例を図に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図は、本発明によるオフセット補償回路の第１の
実施例を示すブロック構成図である。FIG. 1 is a block diagram showing a first embodiment of an offset compensation circuit according to the present invention.
図において、A/Dコンバータ１、符号検出手段２、積
分器３、フィルタ４はそれぞれ従来例として説明した第
４図に示したものと同じものが用いられる。そして、本
発明においては、オフセット補償を行なう回路系に介在
されて帰還ループを形成する上記の符号検出手段２と積
分器３との間に、A/Dコンバータ１のオフセット調整時
に帰還ループを開放し、上記の積分器３にA/D変換して
得られたディジタルデータとは別個の他のディジタルデ
ータを供給するスイッチ５等からなる切換手段が設けら
れる。In the figure, the A / D converter 1, the code detecting means 2, the integrator 3, and the filter 4 are the same as those shown in FIG. 4 described as a conventional example. In the present invention, the feedback loop is opened during the offset adjustment of the A / D converter 1 between the code detecting means 2 and the integrator 3 which form a feedback loop by being interposed in the circuit system for offset compensation. The integrator 3 is provided with a switching means including a switch 5 for supplying other digital data different from the digital data obtained by A / D conversion.
而して、A/D変換動作が行なわれる時にはスイッチ５
は接点ａ側にあり、入力アナログ信号INはフィルタ４に
より所要の帯域成分のみが取り出されてA/Dコンバータ
１に供給され、該A/Dコンバータ１よりディジタル信号
出力OUTとして出力される。さらに、A/Dコンバータ１か
らの出力ディジタル信号出力OUTは前述した符号検出手
段２に供給され、該符号検出手段２により得られたディ
ジタルデータがスイッチ５の接点ａ側を介して積分器３
に供給され、該積分器３で積分されてオフセット補償電
圧が出力される。そして、このオフセット補償電圧はフ
ィルタ４のアナログ信号入力部を介して帰還され、上記
した回路系のオフセット補償が行なわれる。Therefore, when the A / D conversion operation is performed, the switch 5
Is on the side of contact point a, and only the required band component of the input analog signal IN is taken out by the filter 4 and supplied to the A / D converter 1 and output from the A / D converter 1 as a digital signal output OUT. Further, the output digital signal output OUT from the A / D converter 1 is supplied to the code detecting means 2 described above, and the digital data obtained by the code detecting means 2 is supplied to the integrator 3 via the contact a side of the switch 5.
To the offset compensating voltage after being integrated by the integrator 3. Then, this offset compensation voltage is fed back through the analog signal input section of the filter 4 and the offset compensation of the above-mentioned circuit system is performed.
また、A/Dコンバータ１のオフセット調整時には、ス
イッチ５は接点ｂ側に切換えられ、上記した回路系の帰
還ループが開放されて積分器３には端子６から他のディ
ジタルデータが供給される。そして、上記の積分器３に
供給される他のディジタルデータに基づいて該積分器３
からオフセット補償電圧が発生され、A/Dコンバータ１
における出力のディジタルコードが零になるように図示
しないオフセット調整手段を調整してオフセット調整が
行なわれる。この場合、端子６からスイッチ５の接点ｂ
を介して積分器３に供給する他のディジタルデータのデ
ューティ比を任意に選ぶことにより所要のオフセットを
作ることができ、該オフセットに対しての調整を行なう
ようにA/Dコンバータ１でのオフセット調整を任意に行
なうことができる。When the offset of the A / D converter 1 is adjusted, the switch 5 is switched to the contact b side, the feedback loop of the circuit system described above is opened, and the integrator 3 is supplied with other digital data from the terminal 6. Then, based on the other digital data supplied to the integrator 3, the integrator 3
Offset compensation voltage is generated from the A / D converter 1
The offset adjustment is performed by adjusting the offset adjusting means (not shown) so that the digital code of the output at 0 becomes zero. In this case, the contact b from the terminal 6 to the switch 5
A desired offset can be created by arbitrarily selecting the duty ratio of other digital data supplied to the integrator 3 via the offset in the A / D converter 1 so as to adjust the offset. Adjustments can be made arbitrarily.
なお、上記した切換手段としてのスイッチ５は、符号
検出手段２を含むディジタルIC内の１個のゲートを使用
して作成することができる。すなわち、ディジタルIC内
において帰還ループを開放する構成とできるので、積分
器３、フィルタ４を含むアナログ部で帰還ループを開放
する構成の場合と比較して、簡単かつ確実な切換制御を
行なうことができる。The switch 5 as the switching means described above can be formed by using one gate in the digital IC including the code detecting means 2. That is, since the feedback loop can be opened in the digital IC, simple and reliable switching control can be performed as compared with the case where the feedback loop is opened in the analog section including the integrator 3 and the filter 4. it can.
第２図は、本発明によるオフセット補償回路の第２の
実施例を示すブロック構成図である。FIG. 2 is a block diagram showing a second embodiment of the offset compensation circuit according to the present invention.
この第２の実施例の場合も、A/D変換動作が行なわれ
るときのオフセット補償は、上記した第１の実施例の場
合とまったく同様にして行なわれる。Also in the case of the second embodiment, the offset compensation when the A / D conversion operation is performed is performed in exactly the same manner as in the case of the first embodiment.
そして、A/Dコンバータ１のオフセット調整時には、
スイッチ５が接点ｂ側に切換えられて回路系の帰還ルー
プが開放されるとともに、端子６よりデューティ比50％
のディジタルデータがスイッチ５の接点ｂを介して積分
器３に供給される。Then, when adjusting the offset of the A / D converter 1,
The switch 5 is switched to the contact b side, the feedback loop of the circuit system is opened, and the duty ratio is 50% from the terminal 6.
Is supplied to the integrator 3 via the contact b of the switch 5.
オフセット調整は、回路系の帰還ループを開放するこ
とにより、サーボがかからない状態で行なう必要がある
ことは前述したが、第２の実施例においてA/Dコンバー
タ１のオフセット調整時にデューティ比50％のディジタ
ルデータを積分器３に供給することは、等価的にオフセ
ット補償回路の動作を停止させたのと同じ状態となる。
したがって、第２の実施例のものにおいては、A/Dコン
バータ１におけるオフセット調整の精度を向上させるこ
とができるとともに、オフセット調整を容易に行なうこ
とができる。As described above, it is necessary to perform the offset adjustment in the state where the servo is not applied by opening the feedback loop of the circuit system. However, in the second embodiment, when the offset adjustment of the A / D converter 1 is performed, the duty ratio of 50% is used. Supplying the digital data to the integrator 3 is equivalent to stopping the operation of the offset compensation circuit.
Therefore, in the second embodiment, the accuracy of the offset adjustment in the A / D converter 1 can be improved and the offset adjustment can be easily performed.
第３図は、本発明の第３の実施例を示すブロック構成
図である。このものは、A/D変換ならびにD/A変換を兼用
するタイプのものにおいても、的確なオフセット補償を
行なう構成としたものである。FIG. 3 is a block diagram showing the third embodiment of the present invention. This type is configured to perform accurate offset compensation even in the type that also performs A / D conversion and D / A conversion.
なお、図において７はA/D変換時ならびにD/A変換時に
切換制御されるスイッチ、８はA/D変換ならびにD/A変換
を切換えにより行なうA/D−D/A兼用コンバータであり、
このA/D−D/A兼用コンバータ８を介して信号は図示して
いないが、A/D変換ならびにD/A変換に伴う信号処理を行
なうディジタル信号処理プロセッサ（DSP:Digital Sign
al Processer）等からなる信号処理部で処理される。In the figure, 7 is a switch that is switch-controlled during A / D conversion and D / A conversion, and 8 is an A / D-D / A dual-purpose converter that performs A / D conversion and D / A conversion by switching.
Although not shown in the figure through the A / D-D / A dual-purpose converter 8, a digital signal processor (DSP: Digital Sign Processor) for performing signal processing associated with A / D conversion and D / A conversion.
al Processer) and the like.
A/D変換モード時には、スイッチ７ならびに５は上記
した信号処理部の制御に基づいて接点ａ側に切換制御さ
れるとともに、A/D−D/A兼用コンバータ８がA/D変換モ
ードに切換えられる。このとき、入力アナログ信号はス
イッチ７の接点ａ側を介してフィルタ４に供給されて所
要の帯域制限が行なわれた後、A/D−D/A兼用コンバータ
８のA/Dコンバータ部によりディジタル変換され、信号
処理部により所要の信号処理が行なわれるとともに、符
号検出手段２により検出して得たディジタルデータがス
イッチ５の接点ａ側を介して積分器３に供給されて積分
され、この出力よりオフセット補正電圧が出力される。
そして、上記の積分器３の出力に得られたオフセット補
正電圧が、フィルタ４のアナログ信号入力部を介して帰
還され、回路系のオフセット補償が行なわれる。In the A / D conversion mode, the switches 7 and 5 are controlled to be switched to the contact a side based on the control of the signal processing unit described above, and the A / D-D / A combined converter 8 is switched to the A / D conversion mode. To be At this time, the input analog signal is supplied to the filter 4 via the contact a side of the switch 7 to perform the required band limitation, and then is digitalized by the A / D converter section of the A / D-D / A dual-purpose converter 8. The converted signal is subjected to the required signal processing by the signal processing section, and the digital data detected by the code detecting means 2 is supplied to the integrator 3 via the contact a side of the switch 5 to be integrated, and this output The offset correction voltage is output.
Then, the offset correction voltage obtained at the output of the integrator 3 is fed back through the analog signal input section of the filter 4, and the offset compensation of the circuit system is performed.
一方、D/A変換モード時には、スイッチ７ならびに５
は上記した信号処理部の制御に基づいて接点ｂ側に切換
制御されるとともに、A/D−D/A兼用コンバータ８がD/A
変換モードに切換えられる。そして、このD/A変換モー
ド時には、信号処理部で所要の信号処理が行なわれたデ
ィジタルデータは、A/D−D/A兼用コンバータ８のD/Aコ
ンバータ部によりアナログ変換され、スイッチ７の接点
ｂ側のを介してフィルタ４に供給され、D/A変換時にお
けるアナログ出力は端子９より取り出される。On the other hand, in D / A conversion mode, switches 7 and 5
Is controlled to be switched to the contact b side based on the control of the signal processing unit described above, and the A / D-D / A dual-purpose converter 8 is D / A.
Switch to conversion mode. Then, in the D / A conversion mode, the digital data subjected to the required signal processing in the signal processing unit is converted into an analog signal by the D / A converter unit of the A / D-D / A dual-purpose converter 8, and the digital data of the switch 7 is converted. The analog output at the time of D / A conversion is supplied to the filter 4 via the contact b side and is taken out from the terminal 9.
また、このD/A変換モード時においては、切換手段と
してのスイッチ５が上記したように接点ｂ側に切換制御
されて、A/D変換モード時におけるオフセット補償回路
の帰還ループが開放され、端子６からデューティ比50％
のディジタルデータが該スイッチ５の接点ｂ側を介して
積分器３に供給される。すなわち、D/A変換モード時に
おいては、積分器３の出力よりフィルタ４に帰還される
電圧は一定でなければならないため、端子６からデュー
ティ比50％のディジタルデータを供給し、このデューテ
ィ比50％のディジタルデータを積分器３で積分し、該積
分器３の出力を常時一定としてD/A変換を行なうように
している。Further, in the D / A conversion mode, the switch 5 as the switching means is controlled to switch to the contact b side as described above, the feedback loop of the offset compensation circuit in the A / D conversion mode is opened, and the terminal 6 to 50% duty ratio
Is supplied to the integrator 3 via the contact b side of the switch 5. That is, in the D / A conversion mode, since the voltage fed back from the output of the integrator 3 to the filter 4 must be constant, digital data having a duty ratio of 50% is supplied from the terminal 6 and the duty ratio 50 % Digital data is integrated by the integrator 3, and the output of the integrator 3 is always kept constant to perform D / A conversion.
以上説明した本発明によれば、A/Dコンバータのオフ
セット調整時にオフセット補償回路の帰還ループを開放
する切換手段を設けた構成としたので、該切換手段の切
換えにより上記A/Dコンバータの出力に得られたディジ
タルデータとは別個の他のディジタルデータに基づいた
オフセット調整電圧を発生させてオフセット調整手段を
調整するようにしたので、サーボのかからない状態での
的確なオフセット調整が行なえる。According to the present invention described above, since the switching means for opening the feedback loop of the offset compensation circuit at the time of adjusting the offset of the A / D converter is provided, the output of the A / D converter is switched by switching the switching means. Since the offset adjusting voltage is generated by generating the offset adjusting voltage based on the other digital data different from the obtained digital data, the accurate offset adjustment can be performed without the servo.
第１図は本発明によるオフセット補償回路の第１の実施
例を示すブロック構成図、 第２図は本発明の第２の実施例を示すブロック構成図、 第３図は本発明の第３の実施例を示すブロック構成図、 第４図は従来におけるオフセット補償回路のブロック構
成図である。 １……A/Dコンバータ、２……符号検出手段、３……積
分器、４……フィルタ、５……スイッチ（切換手段）、
８……A/D−D/A兼用コンバータ。FIG. 1 is a block configuration diagram showing a first embodiment of an offset compensation circuit according to the present invention, FIG. 2 is a block configuration diagram showing a second embodiment of the present invention, and FIG. 3 is a third embodiment of the present invention. FIG. 4 is a block diagram showing an embodiment, and FIG. 4 is a block diagram showing a conventional offset compensation circuit. 1 ... A / D converter, 2 ... sign detection means, 3 ... integrator, 4 ... filter, 5 ... switch (switching means),
8 ... A / D-D / A dual-purpose converter.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 涌村 進一 埼玉県所沢市花園４丁目2610番地 パイ オニア株式会社所沢工場内 (72)発明者 磯 佳実 神奈川県横浜市戸塚区吉田町292 株式 会社日立製作所家電研究所内 (72)発明者 岡本 宏夫 神奈川県横浜市戸塚区吉田町292 株式 会社日立製作所家電研究所内 (56)参考文献 特開 昭62−104221（ＪＰ，Ａ) 特開 昭59−153490（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shinichi Wakumura 42610 Hanazono, Tokorozawa-shi, Saitama Pioneer Co., Ltd. Tokorozawa Plant (72) Inventor Yoshimi Iso 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Home Appliances Research Laboratory, Hitachi, Ltd. (72) Hiroo Okamoto 292 Yoshida-cho, Totsuka-ku, Yokohama City, Kanagawa Prefecture Home Appliances Research Laboratory, Hitachi, Ltd. (56) Reference JP 62-104221 (JP, A) JP 59-153490 (JP, A)
Claims (1)
するA/Dコンバータと、前記A/Dコンバータよりの出力デ
ータに基づいてオフセット補償電圧を発生する積分器と
を備え、前記積分器から出力されるオフセット補償電圧
を前記入力アナログ信号に帰還する帰還ループを形成す
ることによりA/D変換動作時に発生するオフセットを補
償するオフセット補償回路において、 前記A/Dコンバータ系のオフセットを調整するオフセッ
ト調整手段と、 調整用のディジタルデータを入力させる入力端子と、 前記A/Dコンバータよりの信号と前記入力端子より入力
される信号のいずれか一方を選択的に前記積分器に供給
する切替手段とを備え、 前記切替手段が、A/D変換動作時においては前記A/Dコン
バータよりの信号を前記積分器に供給し、前記オフセッ
ト調整手段によるオフセット調整時においては前記切替
手段を前記入力端子に切替えて前記入力端子よりデュテ
ィ比50％のパルス信号を前記積分器に供給するようにし
たことを特徴とするオフセット補償回路。1. An A / D converter that converts an input analog signal into a digital signal, and an integrator that generates an offset compensation voltage based on output data from the A / D converter, and output from the integrator. In an offset compensation circuit for compensating an offset generated at the time of A / D conversion operation by forming a feedback loop for feeding back an offset compensation voltage to the input analog signal, an offset adjusting means for adjusting the offset of the A / D converter system. An input terminal for inputting adjustment digital data, and switching means for selectively supplying either one of the signal from the A / D converter and the signal input from the input terminal to the integrator. The switching means supplies a signal from the A / D converter to the integrator during the A / D conversion operation to perform the offset adjustment. The offset compensating circuit is characterized in that when the offset is adjusted by means, the switching means is switched to the input terminal and a pulse signal having a duty ratio of 50% is supplied from the input terminal to the integrator.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205032A JP2552304B2 (en) | 1987-08-20 | 1987-08-20 | Offset compensation circuit |
| US07/234,874 US4965867A (en) | 1987-08-20 | 1988-08-22 | Offset compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205032A JP2552304B2 (en) | 1987-08-20 | 1987-08-20 | Offset compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6449324A JPS6449324A (en) | 1989-02-23 |
| JP2552304B2 true JP2552304B2 (en) | 1996-11-13 |
Family
ID=16500310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205032A Expired - Lifetime JP2552304B2 (en) | 1987-08-20 | 1987-08-20 | Offset compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552304B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03101314A (en) * | 1989-09-13 | 1991-04-26 | Eagle Ind Co Ltd | Analog/digital converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019170B2 (en) * | 1975-04-30 | 1985-05-15 | 三菱電機株式会社 | Analog-digital converter |
| JPS59153490A (en) * | 1983-02-16 | 1984-09-01 | Sanyo Electric Co Ltd | Electric cleaner |
| JPS6029025A (en) * | 1983-07-14 | 1985-02-14 | Toshiba Corp | Offset/drift correcting circuit for analog-digital converter |
| JPS62104221A (en) * | 1985-10-30 | 1987-05-14 | Nec Corp | Drift compensation circuit for a/d converter |
| JPS637024A (en) * | 1986-06-27 | 1988-01-12 | Fujitsu Ltd | Automatic drift control circuit |
-
1987
- 1987-08-20 JP JP62205032A patent/JP2552304B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6449324A (en) | 1989-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4982191A (en) | Clamping apparatus and gain control apparatus | |
| JP2552304B2 (en) | Offset compensation circuit | |
| JPH03154911A (en) | Power supply control system for parallel operation | |
| JPH05267941A (en) | High efficiency type high frequency power amplifier | |
| JPH05343994A (en) | Analog signal level conversion circuit | |
| JPH0115218Y2 (en) | ||
| JPH0783266B2 (en) | Offset compensation circuit | |
| EP0377978A2 (en) | A PLL control apparatus | |
| JP4462709B2 (en) | Offset correction method | |
| JPH06310949A (en) | High frequency amplifier circuit and its control method | |
| SE9901839L (en) | Circuit for soft start of DC / DC voltage converter | |
| JPS61109469A (en) | Current detector of inverter circuit | |
| JPS58147232A (en) | Digital audio disk player | |
| JPH071864Y2 (en) | Level discrimination circuit | |
| JPH0564425A (en) | Overcurrent detector circuit for booster converter | |
| JPH08251446A (en) | Clamp circuit for video signal | |
| SU1615886A1 (en) | A-d square converter | |
| JP2965409B2 (en) | Control voltage generation circuit | |
| KR970063889A (en) | Output controller of position controller | |
| JP2506671B2 (en) | Demodulator for adaptive delta modulation signal | |
| JPS6385911A (en) | Servo circuit | |
| US6992607B2 (en) | Speech synthesizer | |
| SU961121A1 (en) | Pulse width amplifier | |
| JP2517915B2 (en) | Hysteresis comparator type current tracking type inverter | |
| JPH0377562U (en) |