JP2517915B2 - Hysteresis comparator type current tracking type inverter - Google Patents

Hysteresis comparator type current tracking type inverter

Info

Publication number
JP2517915B2
JP2517915B2 JP61176439A JP17643986A JP2517915B2 JP 2517915 B2 JP2517915 B2 JP 2517915B2 JP 61176439 A JP61176439 A JP 61176439A JP 17643986 A JP17643986 A JP 17643986A JP 2517915 B2 JP2517915 B2 JP 2517915B2
Authority
JP
Japan
Prior art keywords
circuit
current
signal
hysteresis comparator
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61176439A
Other languages
Japanese (ja)
Other versions
JPS6335173A (en
Inventor
知男 白石
義也 荻原
正光 熊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP61176439A priority Critical patent/JP2517915B2/en
Publication of JPS6335173A publication Critical patent/JPS6335173A/en
Application granted granted Critical
Publication of JP2517915B2 publication Critical patent/JP2517915B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はヒステリシスコンパレータ方式電流追従型イ
ンバータの改良に係わる。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to an improvement in a hysteresis comparator type current tracking type inverter.

[従来技術と問題点] 第3図に従来より知られているヒステリシスコンパレ
ータ方式電流追従型インバータ示す。
[Prior Art and Problems] FIG. 3 shows a conventionally known hysteresis comparator type current tracking type inverter.

図示のように、直流電源Eに対し、スイッチング素子
S1とS3を直列に、またスイッチング素子S2とS4を直列に
接続し、前記スイッチング素子S1〜S4の各々の端子間に
回生用ダイオードD1〜D4をそれぞれスイッチング素子の
通電方向と逆にして接続し、前記スイッチング素子D1
D3の接続点より電流変化を抑制する源流リアクトルL0
介して負荷1の一端に接続し、負荷1の他端はスイッチ
ング素子S2とS4の接続点と接続され、インバータ回路が
構成される。
As shown in the figure, for the DC power source E, a switching element
The S 1 and S 3 in series, also connects the switching element S 2 and S 4 in series, each switching element regenerative diode D 1 to D 4 between each of terminals of the switching elements S 1 to S 4 Connected in the reverse direction of the energization, and with the switching element D 1
Connected to one end of the load 1 via the source current reactor L 0 that suppresses current change from the connection point of D 3 , and the other end of the load 1 is connected to the connection point of the switching elements S 2 and S 4 to form an inverter circuit. To be done.

2はインバータ負荷電流を検出する電流検出器で、そ
の出力信号は誤差検出器3に入力する。誤差検出器3は
図示していないが電流設定器よりの電流設定値を入力し
て、設定電流に対するインバータ負荷電流の誤差を検出
する。4はヒステリシスコンパレータであり、その出力
信号は、スイッチング素子S1とS4に対する駆動用アンプ
6−1,6−4に対し、反転回路5を介して入力され、ま
た、スイッチング素子S2とS3に対する駆動用アンプ6−
2,6−3に対して直接入力するように構成され、前記ヒ
ステリシスコンパレータ4において、その極性がH
(正)、L(負)いずれのレベルにあるかを判定し、こ
のヒステリシスコンパレータ4における出力信号を増幅
し、スイッチング素子S1とS4を閉とし、S2とS3を開とす
るか、これと全く反対にして、インバータ回路の通電制
御を行うようにしている。
Reference numeral 2 is a current detector for detecting the inverter load current, and its output signal is input to the error detector 3. Although not shown, the error detector 3 inputs a current set value from a current setter and detects an error of the inverter load current with respect to the set current. Reference numeral 4 denotes a hysteresis comparator, the output signal of which is input to the driving amplifiers 6-1 and 6-4 for the switching elements S 1 and S 4 through the inverting circuit 5, and the switching elements S 2 and S 4. amplifier for driving to the 3 6
2, 6-3 are directly input to the hysteresis comparator 4, and the polarity of the hysteresis comparator 4 is H.
Whether the level is (positive) or L (negative) is determined, the output signal from the hysteresis comparator 4 is amplified, and the switching elements S 1 and S 4 are closed and S 2 and S 3 are opened. In the opposite of this, energization control of the inverter circuit is performed.

第4図は上記第3図インバータの動作状態の説明図で
ある。
FIG. 4 is an explanatory diagram of an operating state of the inverter shown in FIG.

インバータ負荷電流を検出し、この値と設定値との誤
差を求め、その極性H,Lによりスイッチング素子S1,S4
又はS2,S3を動作させるが、図において、20は電流設定
値を示し、21はヒステリシス幅を示し、22はインバータ
負荷電流を示す。
The inverter load current is detected, the error between this value and the set value is found, and the switching elements S 1 , S 4 , and
Alternatively, S 2 and S 3 are operated. In the figure, 20 indicates a current setting value, 21 indicates a hysteresis width, and 22 indicates an inverter load current.

インバータ負荷電流(出力電流)22を検出し、この値
と電流設定値20との誤差を求め、その極性が、例えばL
(負)であるとき、スイッチング素子S1とS4を動作さ
せ、その極性がH(正)となったとき、スイッチング素
子S2とS3を動作させ、源流リアクトルL0を含めた負荷に
正極電圧、または負極電圧を印加してインバータ負荷電
流を設定値20に追従させる。
The inverter load current (output current) 22 is detected, the error between this value and the current setting value 20 is calculated, and the polarity is, for example, L
When it is (negative), the switching elements S 1 and S 4 are operated, and when the polarity is H (positive), the switching elements S 2 and S 3 are operated and the load including the source reactor L 0 is applied. Apply the positive or negative voltage to make the inverter load current follow the set value of 20.

インバータ出力電流の変化率は、設定値の変化率にく
らべ全ての場合において大きくするのが一般的である。
この理由はインバータ出力電流の変化率が設定値のそれ
より小さいと追従できないからである。
In general, the rate of change of the inverter output current is larger than the rate of change of the set value in all cases.
The reason is that if the rate of change of the inverter output current is smaller than that of the set value, it cannot follow.

この場合、例えば設定値が上昇中においても、ヒステ
リシスコンパレータ出力に従ってインバータ出力電流を
減少させる場合がある。また、設定値があまり変化しな
い場合でもインバータ出力電流の増減を繰返している。
これはヒステリシスコンパレータの特徴でもある。
In this case, for example, the inverter output current may be reduced according to the output of the hysteresis comparator even while the set value is increasing. Further, even when the set value does not change much, the inverter output current is repeatedly increased and decreased.
This is also a feature of the hysteresis comparator.

このように動作する為、電流設定値への追従性をよく
する為には、インバータ出力電流の変化率を大きくする
必要があり、また、設定値への追従精度を良くする為に
は、ヒステリシス幅を狭くする必要がある。しかし、ど
ちらの場合でも、スイッチング回数の増大をまねき、素
子のスイッチング損失、速度の点から大容量化、高精度
化に問題があった。
Since it operates in this way, it is necessary to increase the rate of change of the inverter output current in order to improve the followability to the current setting value. It is necessary to narrow the width. However, in both cases, there is a problem in increasing the number of times of switching, increasing the capacity and increasing the accuracy in terms of switching loss of the element and speed.

[問題を解決するための手段] 本発明は、スイッチング回数を減らし、上記従来のヒ
ステリシスコンパレータ方式電流追従型インバータにお
ける電流設定値への追従性及び設定値への追従精度の向
上をはかる目的でなされたものであって、すでに説明し
た前記従来の追従型インバータに、更に電流設定値の変
化分を検出し、その極性を判定して出力する回路とイン
バータ出力電流の極性を判定する回路とこれら2つの極
性判定回路の出力をヒステリシスコンパレータの変化時
(立ち上り及び立ち下り)にラッチするラッチ回路と、
さらにラッチ回路の出力とヒステリシスコンパレータの
出力によりスイッチングモードを決定する制御回路を付
設し、インバータ出力電流をスイッチング素子S1,S4
はS2,S3の通電制御によるほか、ある制御段では、スイ
ッチング素子と回生用ダイオードによって還流回路を形
成して、従来のインバータ出力電流の変動によって生ず
る、ヒステリシスコンパレータ出力によるスイッチング
素子の動作回数を減じ、同時に追従精度の向上をはかる
ものである。
[Means for Solving the Problem] The present invention has been made for the purpose of reducing the number of times of switching and improving the followability to a current set value and the follow-up accuracy to a set value in the above-mentioned conventional hysteresis comparator type current follower inverter. In addition to the conventional tracking type inverter described above, a circuit that further detects a change in the current setting value and determines the polarity thereof and outputs the circuit, and a circuit that determines the polarity of the inverter output current. A latch circuit that latches the output of one polarity determination circuit when the hysteresis comparator changes (rising and falling),
Furthermore, by attaching a control circuit that determines the switching mode by the output of the latch circuit and the output of the hysteresis comparator, the inverter output current is controlled by the energization control of the switching elements S 1 , S 4 or S 2 , S 3 , and at a certain control stage, A return circuit is formed by a switching element and a regenerative diode to reduce the number of operating times of the switching element by the output of the hysteresis comparator, which is caused by the fluctuation of the conventional inverter output current, and at the same time improve the tracking accuracy.

以下第1図に示す実施例により本発明を説明する。 The present invention will be described below with reference to the embodiment shown in FIG.

第3図と同一部分は同一符号で示す。 The same parts as those in FIG. 3 are designated by the same reference numerals.

直流電源Eに対し、スイッチング素子S1とS3を直列
に、また、スイッチング素子S2とS4を直列に接続し、前
記スイッチング素子S1〜S4の各々の端子間に回生用ダイ
オードD1〜D4をそれぞれスイッチング素子の通電方向と
通電方向を逆にして接続し、直流電源Eに対して互に並
列にあるスイッチング素子S1とS3の接続点とS2とS4の接
続点の間を電流変化を抑制する源流リアクトルL0を介し
て負荷1と接続してインバータ回路を構成し、インバー
タ出力電流を検出する電流検出器2よりの出力信号を誤
差検出器3に入力し、他方より誤差検出器3に電流設定
値を入力し、検出された誤差信号をヒステリシスコンパ
レータ4に入力する点においては第3図に示したものと
変るところはない。
Switching elements S 1 and S 3 are connected in series, and switching elements S 2 and S 4 are connected in series to a DC power source E, and a regeneration diode D is provided between the terminals of each of the switching elements S 1 to S 4. 1 to D 4 are connected by reversing the energizing direction and the energizing direction of the switching elements, respectively, and connecting points of the switching elements S 1 and S 3 and the connecting points of S 2 and S 4 that are parallel to each other with respect to the DC power source E. The point 1 is connected to the load 1 via the source reactor L 0 that suppresses the current change to form an inverter circuit, and the output signal from the current detector 2 that detects the inverter output current is input to the error detector 3. On the other hand, the input of the current setting value to the error detector 3 and the input of the detected error signal to the hysteresis comparator 4 are the same as those shown in FIG.

スイッチング素子としてはトランジスタ等が用いられ
る。
A transistor or the like is used as the switching element.

7は電流設定値を入力とする電流変化分検出及びその
極性判定回路であり、時間的に変化する電流設定値の変
化分がH(正)をとるか、L(負)をとるかを検出す
る。8は電流設定値変化分検出及びその極正判定回路7
において得られる電流変化分がH(正)及びL(負)信
号を入力とするラッチ回路であり、ヒステリシスコンパ
レータ4の変化時(立ち上り、立ち下り)に上記いずれ
かの信号を保持してアンド回路11−1、又は11−2に入
力する。第1図において端子8−1は電流設定値の電流
変化分が正の時、Hとなる信号端子、8−2は電流変化
分が負の時Hとなる信号端子である。
Reference numeral 7 is a current change amount detection circuit for inputting the current set value and its polarity determination circuit, and detects whether the change amount of the current set value which changes with time takes H (positive) or L (negative). To do. Reference numeral 8 is a circuit for detecting the change in the current set value and determining the extreme value thereof.
Is a latch circuit that receives the H (positive) and L (negative) signals as input, and holds one of the above signals when the hysteresis comparator 4 changes (rises and falls) and the AND circuit. Input to 11-1 or 11-2. In FIG. 1, terminal 8-1 is a signal terminal that becomes H when the current change of the current setting value is positive, and 8-2 is a signal terminal that becomes H when the current change is negative.

9は負荷電流検出回路に接続された負荷電流極性判定
回路であり、インバータ出力電流の極性を判別する。
A load current polarity determination circuit 9 is connected to the load current detection circuit and determines the polarity of the inverter output current.

極性判定回路9の出力側は直接にアンド回路11−1,11
−4に接続され、反転回路5−2を介してアンド回路11
−2,11−3に接続され、ヒステリシスコンパレータ4の
出力側は反転回路5−1を介してアンド回路11−4に、
また直接アンド回路11−3及びラッチ回路8に接続され
る。
The output side of the polarity determination circuit 9 is directly connected to the AND circuits 11-1, 11
-4 and an AND circuit 11 via an inverting circuit 5-2.
-2, 11-3, the output side of the hysteresis comparator 4 via the inverting circuit 5-1 to the AND circuit 11-4,
Further, it is directly connected to the AND circuit 11-3 and the latch circuit 8.

第2図は前記インバータの動作説明図であり、説明の
都合上、電流設定値を正弦波として例示したものであ
る。
FIG. 2 is an operation explanatory view of the inverter, and the current setting value is illustrated as a sine wave for convenience of description.

インバータ出力電流の負荷電流極性判定回路9による
判定結果の電流極性は上段のH−Lで示され、電流設定
値変化分検出及びその極性判定回路7による判定結果の
信号は、次段のH−L−Hで示され、またヒステリシス
コンパレータ4の出力信号H,Lは3段目に示される。
The current polarity of the determination result of the load current polarity determination circuit 9 of the inverter output current is indicated by H-L in the upper stage, and the signal of the determination result by the current setting value change detection and the polarity determination circuit 7 is H-L in the next stage. L-H, and the output signals H and L of the hysteresis comparator 4 are shown in the third stage.

[動作及び作用] 図において、ヒステリシスコンパレータ4の示す極性
(H,L.以下レベルH.レベルLという)の8区分について
の動作を説明する。
[Operation and Action] In the figure, the operation for eight divisions of the polarity (H, L. hereinafter referred to as level H. level L) indicated by the hysteresis comparator 4 will be described.

区分では、前段よりヒステリシスコンパレータ4
は、Lレベルにあり、電流設定値変化分検出及び極性判
定回路7よりの信号はH(正)にあり、負荷電流極性判
定回路9により極性はH(正)を示すので、アンド回路
11−1,11−4により、スイッチング素子S1,S4が閉とな
り、限流リアクトルL0を含む負荷に通電し、この間にヒ
ステリシスコンパレータ4はレベルHに達する。
In the classification, the hysteresis comparator 4 from the previous stage
Is at the L level, the signal from the current setting value change detection and polarity determination circuit 7 is at H (positive), and the polarity is indicated by the load current polarity determination circuit 9 at H (positive).
The switching elements S 1 and S 4 are closed by 11-1 and 11-4, and the load including the current limiting reactor L 0 is energized, and the hysteresis comparator 4 reaches the level H during this period.

区分では、依然として電流設定値変化分検出及びそ
の極性判定回路7よりの信号H(正)にあり、負荷電流
極性判定回路9よりの信号はH(正)にあるが、ヒステ
リシスコンパレータ4がレベルHに達したことにより、
スイッチング素子S4は開となる。
In the division, the signal H (positive) from the current setting value change detection and its polarity determination circuit 7 is still present and the signal from the load current polarity determination circuit 9 is H (positive), but the hysteresis comparator 4 is at level H. By reaching
Switching element S 4 is open.

この結果、電流が流れる素子は、スイッチング素子
S1、回生用ダイオードD2によりインバータ内に還流モー
ドが生じ、負荷電流は負荷1と限流リアクトルL0を含め
LRの時定数で減衰し、フラットな傾斜をなし、ヒステリ
シスコンパレータ4はレベルLに達する。
As a result, the element through which the current flows is the switching element.
S 1, the reflux mode in inverter caused by the regenerative diode D 2, the load current including the load 1 and the current limit reactor L 0
It decays with a time constant of LR, forms a flat slope, and the hysteresis comparator 4 reaches the level L.

区分では、区分と全く同じ条件で動作する。 Division works under exactly the same conditions as division.

区分,では、区分と同じ条件で動作する。 In the division, the operation is performed under the same conditions as the division.

区分では、電流設定値は下降状態にあり、ヒステリ
シスコンパレータ4はレベルHの状態にあるが、電流設
定値変化分検出及びその極性判定回路7により、端子8
−1よりアンド回路11−1への信号はなくなり、端子8
−2よりの信号がアンド回路11−2へ入るが、スイッチ
ング素子S1は区分における閉の状態より開の状態とな
り、区分では回生用ダイオードD2,D3で還流電流が流
れ、この間出力電流は急速に下降し、ヒステリシスコン
パレータ4はレベルLに達する。
In the classification, the current setting value is in the falling state and the hysteresis comparator 4 is in the level H state.
The signal from -1 to AND circuit 11-1 disappears and terminal 8
-2 signal goes into the AND circuit 11-2, but the switching element S 1 goes from the closed state in the section to the open state, and the return current flows through the regenerative diodes D 2 and D 3 in the section, during which the output current Rapidly falls, and the hysteresis comparator 4 reaches the level L.

区分では、ヒステリシスコンパレータ4がレベルL
に達したことによりスイッチング素子S4が閉となり、負
荷電流はスイッチング素子4、回生用ダイオードD3によ
って還流する。
In the classification, the hysteresis comparator 4 is set to level L
As the switching element S 4 is closed, the load current is circulated by the switching element 4 and the regenerative diode D 3 .

区分では、区分でヒステリシンコンパレータ4が
レベルHに達したことによりスイッチング素子S4が開
き、他のスイッチング素子も関与することなく、回生用
ダイオードD2,D3によって負荷電流は還流する。
In the section, the switching element S 4 opens when the hystericin comparator 4 reaches the level H in the section, and the load current flows back by the regenerative diodes D 2 and D 3 without involving other switching elements.

以上動作を部分的に説明したが、設定電流値の変化に
追従するように、インバータ負荷電流の制御を行うこと
ができる。
Although the operation has been partially described above, the inverter load current can be controlled so as to follow the change in the set current value.

第2図を参照にして、本発明のインバータのスイッチ
ング動作をまとめると次のとおりである。
The switching operation of the inverter of the present invention will be summarized as follows with reference to FIG.

(1)負荷電流が正極性(H)の時は、S2,S3をオフと
しS1,S4のみオン、オフを行ない、また負極性(L)の
時は、S1,S4をオフし、S2,S3のみオン、オフを行う。
(1) When the load current is positive (H) is, S 1 is turned off to S 2, S 3, S 4 only on, performs off, and when a negative polarity (L) is, S 1, S 4 Is turned off, and only S 2 and S 3 are turned on and off.

(2)電流設定値の電流変化分の極性(正、負)判定で
も、増加時(正)で常にS2をオフ、減少時(負)で常に
S1をオフする。
(2) Even when determining the polarity (positive or negative) of the current change in the current setting value, S 2 is always turned off when increasing (positive) and always decreasing (negative)
Turn off S 1 .

(3)負荷電流が正極性(H)の時は、ヒステリシスコ
ンパレータ出力に従がい、S4をオン、オフさせる。負荷
電流が負極性(L)の時は、ヒステリシスコンパレータ
出力に従いS3をオン、オフさせる。
(3) when the load current is positive (H) is従Gai the hysteresis comparator output, on the S 4, are turned off. When the load current is negative (L) is the S 3 on, it is turned off in accordance with the hysteresis comparator output.

これを機能面から第3図の従来装置と比較して説明す
ると、従来の装置では、電流設定値の時間的変化分が正
の場合でもインバータ負荷電流を下降(di/dtが負)と
するモードが生じ、また電流設定値の時間的変化分が負
の場合でもインバータ負荷電流を上昇(di/dtが正)と
するモードが生じていた。
This will be described in comparison with the conventional device of FIG. 3 from the viewpoint of function. In the conventional device, the inverter load current is decreased (di / dt is negative) even if the temporal change of the current setting value is positive. There was a mode in which the inverter load current was increased (di / dt was positive) even when the mode changed and the temporal change in the current setting value was negative.

これに対し、本発明では、電流設定値の上昇の場合に
は、インバータの負荷電流がヒステリシス幅の上端に達
したら、インバータ負荷電圧を零とすることにより、イ
ンバータの出力電流を減少させ(フラットにする)、電
流設定値の上昇をまち、さらに前記設定値がインバータ
負荷電流をこえ、設定値のヒステリシス幅の下端にヒス
テリシス出力電流が達すると再度インバータ負荷電流の
上昇モードに移行する構成となっている。電流設定値の
di/dtが負の場合でも同様である。
On the other hand, in the present invention, in the case of the increase of the current set value, when the load current of the inverter reaches the upper end of the hysteresis width, the inverter load voltage is set to zero to reduce the output current of the inverter (flat When the hysteresis output current reaches the lower end of the hysteresis width of the set value after the set value exceeds the inverter load current, the mode is changed to the inverter load current rising mode again. ing. Current setting value
The same applies when di / dt is negative.

つまり、電流設定値が上昇している時には、インバー
タ負荷電流を降下させず、また電流設定値が下降してい
る時には、インバータ負荷電流を上昇させないようにし
て、スイッチング回数を減少させているのである。
That is, when the current setting value is increasing, the inverter load current is not decreased, and when the current setting value is decreasing, the inverter load current is not increased and the number of times of switching is reduced. .

[効果] 第3図図示の装置においては、スイッチング回数が1
周期22回であったが、第3図図示の装置を改善した第1
図図示の装置においてスイッチング回数は1周期12回と
なった。大型のスイッチング素子は一般的に動作が遅い
が、本発明によればスイッチング回数をへらすことがで
きるので、大電流のインバータを構成することができ
る。
[Effect] In the device shown in FIG. 3, the number of switching times is 1
Although the cycle was 22 times, the first improved system shown in FIG.
In the apparatus shown in the figure, the number of times of switching was 12 times per cycle. Although a large-sized switching element generally operates slowly, according to the present invention, since the number of times of switching can be reduced, a large-current inverter can be constructed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例を示す。 第2図は第1図実施例の動作説明図である。 第3図は従来のヒステリシスコンパレータ方式電流追従
型インバータの回路を示す。 第4図は第3図インバータの動作説明図である。 S1〜S4……スイッチング素子、D1〜D4……回生用ダイオ
ード、L0……限流リアクトル、1……負荷、2……電流
検出器、3……極性判定回路、4……ヒステリシスコン
パレータ、5……反転回路、7……電流設定値変化分検
出及びその極性判定回路、9……負荷電流極性判別回
路、8……ラッチ回路、11……アンド回路。
FIG. 1 shows an embodiment of the present invention. FIG. 2 is a diagram for explaining the operation of the embodiment shown in FIG. FIG. 3 shows the circuit of a conventional hysteresis comparator type current tracking type inverter. FIG. 4 is an operation explanatory view of the inverter shown in FIG. S 1 to S 4 ...... Switching element, D 1 to D 4 ...... Regeneration diode, L 0 ...... Current limiting reactor, 1 ...... Load, 2 ...... Current detector, 3 ...... Polarity judgment circuit, 4 ... ... Hysteresis comparator, 5 ... Inversion circuit, 7 ... Current setting value change detection and polarity determination circuit, 9 ... Load current polarity determination circuit, 8 ... Latch circuit, 11 ... AND circuit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−123476(JP,A) 特開 昭62−230366(JP,A) 特開 昭62−290361(JP,A) 特公 昭53−33734(JP,B2) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-59-123476 (JP, A) JP-A-62-230366 (JP, A) JP-A-62-290361 (JP, A) JP-B-53- 33734 (JP, B2)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】回生用ダイオードD1,D3をそれぞれ並列に
接続したスイッチング素子S1,S3を直列に接続した回路
と回生用ダイオードD2,D4をそれぞれ並列に接続したス
イッチング素子S2,S4を直列に接続した回路を直流電源
Eに並列に接続し、前記直列にあるスイッチング素子
S1,S3およびS2,S4の接続点間に限流リアクトルL0と負荷
1を直列に接続したインバータ回路に、電流設定値と負
荷電流検出値の誤差を検出する誤差検出器3と、該検出
器3よりの誤差信号が第1の所定値を越えた時、H信号
を、また第2の所定値より低下した時、L信号を発生す
るヒステリシスコンパレータ4と、電流設定値を入力と
して設定電流の変化分検出及びその極性を判定して電流
変化分が増加方向の時H(正)信号を、又減少方向の時
L(負)を出力する電流設定値変化検出及びその極性判
定回路7と、インバータ負荷電流の極性を判定してH
(正)又はL(負)信号を出力する負荷電流極性判定回
路9と、電流設定値変化検出及びその極性判定回路7よ
りのH(正)又はL(負)信号とヒステリシスコンパレ
ータ4よりのH又はL信号を入力とするラッチ回路8を
備え、前記スイッチング素子S1,S2,S3及びS4駆動用増幅
器の前段にそれぞれ接続されるアンド回路11−1の一方
の入力端子は前記電流設定値変化検出及びその極性判定
回路7よりラッチ回路8に入力するH(正)、又はL
(負)のいずれかの信号と同一信号を発生するラッチ回
路端子と接続し、他方の入力端子は負荷電流極性判定回
路9の出力端子と接続し、アンド回路11−2の一方の入
力端子は前記電流設定値変化検出及びその極性判定回路
7よりラッチ回路8に入力するH(正)、又はL(負)
のいずれかの信号と反対の信号を出力するラッチ回路端
子と接続し、他方の入力端子は負荷電流極性判定回路9
の出力端子と反転回路5−2を介して接続し、アンド回
路11−3の一方の入力端子はヒステリシスコンパレータ
4の出力端子と接続し、他方の入力端子は負荷電流極性
判定回路9の端子と反転回路5−2を介して接続し、ア
ンド回路11−4の一方の入力端子はヒステリシスコンパ
レータ4の出力端子と反転回路5−1を介して接続し、
他方の入力端子は負荷電流極性判定回路9の出力端子と
接続したことを特徴とするヒステリシスコンパレータ方
式電流追従型インバータ。
1. A circuit in which switching elements S 1 and S 3 in which regenerative diodes D 1 and D 3 are respectively connected in parallel are connected in series and a switching element S in which regenerative diodes D 2 and D 4 are respectively connected in parallel. A circuit in which 2 and S 4 are connected in series is connected in parallel to the DC power source E, and the switching elements in series are connected.
An error detector 3 for detecting an error between a current setting value and a load current detection value in an inverter circuit in which a current limiting reactor L 0 and a load 1 are connected in series between the connection points of S 1 , S 3 and S 2 , S 4. And a hysteresis comparator 4 for generating an H signal when the error signal from the detector 3 exceeds a first predetermined value and an L signal when the error signal falls below a second predetermined value, and a current setting value. Detecting a change in the set current as an input and determining the polarity, and outputting a H (positive) signal when the current change is in the increasing direction, and outputting an L (negative) signal when the current is changing, and its polarity Judgment circuit 7 and the polarity of the inverter load current are judged and H
A load current polarity determination circuit 9 that outputs a (positive) or L (negative) signal, an H (positive) or L (negative) signal from the current setting value change detection and polarity determination circuit 7, and an H from the hysteresis comparator 4. Alternatively, a latch circuit 8 for inputting an L signal is provided, and one input terminal of an AND circuit 11-1 connected to the preceding stage of the switching elements S 1 , S 2 , S 3 and S 4 driving amplifiers has one of the current H (positive) or L input to the latch circuit 8 from the setting value change detection and polarity determination circuit 7
One input terminal of the AND circuit 11-2 is connected to the latch circuit terminal that generates the same signal as one of the (negative) signals, the other input terminal is connected to the output terminal of the load current polarity determination circuit 9, H (positive) or L (negative) input to the latch circuit 8 from the current setting value change detection and polarity determination circuit 7
Of the load current polarity determination circuit 9 is connected to the latch circuit terminal that outputs a signal opposite to the signal of
Of the AND circuit 11-3 is connected to the output terminal of the hysteresis comparator 4, and the other input terminal is connected to the terminal of the load current polarity determination circuit 9. Connected via the inverting circuit 5-2, one input terminal of the AND circuit 11-4 is connected to the output terminal of the hysteresis comparator 4 via the inverting circuit 5-1.
The other input terminal is connected to the output terminal of the load current polarity determination circuit 9 and is a hysteresis comparator type current tracking type inverter.
JP61176439A 1986-07-25 1986-07-25 Hysteresis comparator type current tracking type inverter Expired - Lifetime JP2517915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61176439A JP2517915B2 (en) 1986-07-25 1986-07-25 Hysteresis comparator type current tracking type inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61176439A JP2517915B2 (en) 1986-07-25 1986-07-25 Hysteresis comparator type current tracking type inverter

Publications (2)

Publication Number Publication Date
JPS6335173A JPS6335173A (en) 1988-02-15
JP2517915B2 true JP2517915B2 (en) 1996-07-24

Family

ID=16013722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61176439A Expired - Lifetime JP2517915B2 (en) 1986-07-25 1986-07-25 Hysteresis comparator type current tracking type inverter

Country Status (1)

Country Link
JP (1) JP2517915B2 (en)

Also Published As

Publication number Publication date
JPS6335173A (en) 1988-02-15

Similar Documents

Publication Publication Date Title
US4446440A (en) Dual mode amplifier
JP3187128B2 (en) Clocked power output stage for inductive loads
KR870000559B1 (en) Travelling speed control system of elevator
JP2517915B2 (en) Hysteresis comparator type current tracking type inverter
JP2517926B2 (en) Current tracking type inverter
JP2517930B2 (en) Current tracking type inverter
JPH0984385A (en) Motor controller
JP3190525B2 (en) Electric power steering device
JPS63136966A (en) Current follow-up inverter of hysteresis comparator type
US5942868A (en) Speed and phase controller for motor and video cassette recorder having same
JP2552304B2 (en) Offset compensation circuit
JP3011965B2 (en) Fault diagnosis device for pulse width modulation circuit
JP2860321B2 (en) Write circuit of fuse type semiconductor memory
US4079270A (en) Gate control apparatus
JP2692135B2 (en) Load control device
JP2975381B2 (en) Switch element drive circuit
JP2637734B2 (en) Output circuit
JPH01243865A (en) Pwm control inverter
JPH0669306B2 (en) Inverter output frequency control circuit
JPH0548590U (en) Converter current control circuit
SU1501099A1 (en) Device for simulating no-response zone
JP3186902B2 (en) Stepping motor drive
SU1667003A1 (en) System with variable structure
JPH0421362A (en) Power converter
JPH0616853Y2 (en) Electric power steering device