JP2517930B2 - Current tracking type inverter - Google Patents

Current tracking type inverter

Info

Publication number
JP2517930B2
JP2517930B2 JP61260090A JP26009086A JP2517930B2 JP 2517930 B2 JP2517930 B2 JP 2517930B2 JP 61260090 A JP61260090 A JP 61260090A JP 26009086 A JP26009086 A JP 26009086A JP 2517930 B2 JP2517930 B2 JP 2517930B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
output signal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61260090A
Other languages
Japanese (ja)
Other versions
JPS63114574A (en
Inventor
知男 白石
義也 荻原
正光 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP61260090A priority Critical patent/JP2517930B2/en
Publication of JPS63114574A publication Critical patent/JPS63114574A/en
Application granted granted Critical
Publication of JP2517930B2 publication Critical patent/JP2517930B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電流追従型インバータの改良に係わる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a current tracking type inverter.

[従来技術と問題点] 第2図に従来より知られているヒステリシスコンパレ
ータ方式電流追従型インバータを示す。
[Prior Art and Problems] FIG. 2 shows a conventionally known hysteresis comparator type current tracking type inverter.

図示のように、電流電源Eに対し、スイッチング素子
S1とS3を直列に、またスイッチング素子S2とS4を直列に
接続し、前記スイッチング素子S1〜S4の各々の端子間に
回生用ダイオードD1〜D4をそれぞれスイッチング素子の
通電方向と逆にして接続し、前記スイッチング素子S1
S3の接続点より電流変化を抑制する限流リアクトルL0
介して負荷1の一端に接続し、負荷1の他端はスイッチ
ング素子S2とS4の接続点と接続され、インバータ回路が
構成される。
As shown in the figure, for the current source E, the switching element
The S 1 and S 3 in series, also connects the switching element S 2 and S 4 in series, each switching element regenerative diode D 1 to D 4 between each of terminals of the switching elements S 1 to S 4 Connected in the reverse direction of the energization, and with the switching element S 1
It is connected to one end of the load 1 via the current limiting reactor L 0 that suppresses the current change from the connection point of S 3 , the other end of the load 1 is connected to the connection point of the switching elements S 2 and S 4 , and the inverter circuit is Composed.

2はインバータ負荷電流を検出する電流検出器で、そ
の出力信号は誤差検出器3に入力する。誤差検出器3は
図示していないが電流設定器よりの電流設定値を入力し
て、設定電流に対するインバータ負荷電流の誤差を検出
する。4はヒステリシスコンパレータであり、その出力
信号は、スイッチング素子S1とS4に対する駆動用アンプ
6−1,6−4に対し、反対回路5を介して入力され、ま
た、スイッチング素子S2とS3に対する駆動用アンプ6−
2,6−3に対して直接入力するように構成され、前記ヒ
ステリシスコンパレータ4において、その極性が正
(H)、負(L)いずれのレベルにあるかを判定し、こ
のヒステリシスコンパレータ4における出力信号を増幅
し、スイッチング素子S1とS4を閉とし、S2とS3を開とす
るか、これと全く反対にして、インバータ回路の通電制
御を行うようにしている。
Reference numeral 2 is a current detector for detecting the inverter load current, and its output signal is input to the error detector 3. Although not shown, the error detector 3 inputs a current set value from a current setter and detects an error of the inverter load current with respect to the set current. Reference numeral 4 denotes a hysteresis comparator, the output signal of which is input to the driving amplifiers 6-1 and 6-4 for the switching elements S 1 and S 4 via the opposite circuit 5, and the switching elements S 2 and S 4 are also provided. amplifier for driving to the 3 6
The hysteresis comparator 4 is configured to be directly input to 2, 6-3, and determines whether the polarity of the polarity is positive (H) or negative (L), and outputs the hysteresis comparator 4. The signal is amplified, the switching elements S 1 and S 4 are closed, and S 2 and S 3 are opened, or the opposite is done, so that energization control of the inverter circuit is performed.

第3図は上記第2図インバータの動作状態の説明図で
ある。
FIG. 3 is an explanatory diagram of an operating state of the inverter shown in FIG.

インバータ負荷電流を検出し、この値と設定値との誤
差を求め、その極性H,Lによりスイッチング素子S1,S7
はS2,S3を動作させるが、図において、20は電流設定値
を示し、21はヒステリシス幅を示し、22はインバータ負
荷電流を示す。
The inverter load current is detected, the error between this value and the set value is calculated, and the switching elements S 1 , S 7 or S 2 , S 3 are operated according to their polarities H, L. In the figure, 20 is the current set value. , 21 indicates the hysteresis width, and 22 indicates the inverter load current.

インバータ負荷電流(出力電流)22を検出し、この値
と電流設定値20との誤差を求め、その極性が、例えば負
(L)であるとき、スイッチング素子S1とS4を動作さ
せ、その極性が正(H)となったとき、スイッチング素
子S2とS3を動作させ、限流リアクトルL0を含めた負荷に
正極電圧、または負極電圧を印加してインバータ負荷電
流を設定値20に追従させる。
The inverter load current (output current) 22 is detected, the error between this value and the current setting value 20 is calculated, and when the polarity is negative (L), the switching elements S 1 and S 4 are operated, and When the polarity becomes positive (H), the switching elements S 2 and S 3 are operated and the positive or negative voltage is applied to the load including the current limiting reactor L 0 to set the inverter load current to the set value 20. Make them follow.

インバータ出力電流の変化率は、設定値の変化率にく
らべ全ての場合において大きくするのが一般的である。
この理由はインバータ出力電流の変化率が設定値のそれ
よりも小さいと追従できないからである。
In general, the rate of change of the inverter output current is larger than the rate of change of the set value in all cases.
The reason is that if the rate of change of the inverter output current is smaller than that of the set value, it cannot follow.

この場合、例えば設定値が上昇中においても、ヒステ
リシスコンパレータ出力に従ってインバータ出力電流を
減少させる場合がある。また、設定値があまり変化しな
い場合でもインバータ出力電流の増減を繰返している。
これはヒステリシスコンパレータの特徴でもある。
In this case, for example, the inverter output current may be reduced according to the output of the hysteresis comparator even while the set value is increasing. Further, even when the set value does not change much, the inverter output current is repeatedly increased and decreased.
This is also a feature of the hysteresis comparator.

このように動作する為、電流設定値への追従性をよく
する為には、インバータ出力電流の変化率を大きくする
必要があり、また、設定値への追従精度を良くする為に
は、ヒステリシス幅を狭くする必要がある。しかし、ど
ちらの場合でも、スイッチング回数の増大をまねき、素
子のスイッチング損失、速度の点から大容量化、高精度
化に問題があった。
Since it operates in this way, it is necessary to increase the rate of change of the inverter output current in order to improve the followability to the current setting value. It is necessary to narrow the width. However, in both cases, there is a problem in increasing the number of times of switching, increasing the capacity and increasing the accuracy in terms of switching loss of the element and speed.

[問題を解決するための手段] 本発明は、単相電流追従型インバータにおいて、同等
のインバータを2台直列に接続し、電流設定値の変化率
に従い、片方のインバータのスイッチングを決定し、他
方のインバータをヒステリシスコンパレータ出力に従っ
て動作させることにより、負荷電流の変化率を小さくす
るモードを作り、スイッチング回数を少なくし、この種
インバータ装置の大容量化を可能とするものである。
[Means for Solving the Problem] In the present invention, in a single-phase current follow-up type inverter, two equivalent inverters are connected in series, switching of one of the inverters is determined according to the rate of change of the current set value, and the other By operating the inverter in accordance with the output of the hysteresis comparator, a mode for reducing the rate of change of the load current is created, the number of times of switching is reduced, and the capacity of this type of inverter device can be increased.

以下第1図に示す実施例について説明する。 The embodiment shown in FIG. 1 will be described below.

第2図と同一部分は同一符号で示す。 The same parts as those in FIG. 2 are designated by the same reference numerals.

直流電源E1に対し、スイッチング素子S1とS3を直列
に、また、スイッチング素子S2とS4を直列に接続し、前
記スイッチング素子S1〜S4の各々の端子間には回生用ダ
イオードD1〜D4をそれぞれスイッチング素子S1〜S4の通
電方向と通電方向を逆にして第1のスイッチング回路IN
V1を形成し、また別の直流電源、E2に対し、スイッチン
グ素子S5とS7を直列に、スイッチング素子S6とS8を直列
に接続し、前記スイッチング素子S5〜S8の各々の端子間
に回生用ダイオードD5〜D8をそれぞれスイッチング素子
S5〜S8の通電方向と通電方向を逆にして第2のスイッチ
ング回路INV2を形成し、スイッチング素子S1とS3の接続
点とスイッチング素子S6とS8との接続点の間に電流変化
を抑制する限流リアクトルL0を介して負荷1が接続さ
れ、またスイッチング素子S2とS4の接続点とスイッチン
グ素子S5とS7との接続点で接続され、2つの電源に対す
るスイッチング回路INV1とINV2が限流リアクトルL0と負
荷1を介して直列に接続され、インバータ回路を形成す
る。ここで直流電源E1,E2は大きさが同じでも、異なっ
ていてもよい。
For the DC power source E 1 , switching elements S 1 and S 3 are connected in series, and switching elements S 2 and S 4 are connected in series, and between the terminals of each of the switching elements S 1 to S 4 for regeneration. first switching circuit iN diodes D 1 to D 4 each energization direction and energization direction of the switching elements S 1 to S 4 in the opposite
Forming a V1, another of the DC power source, with respect to E 2, the switching element S 5 and S 7 in series, connects the switching element S 6 and S 8 in series, each of the switching elements S 5 to S 8 Regenerative diodes D 5 to D 8 are connected between the
S 5 to the current direction and current direction to S 8 in the opposite second switching circuit INV2 formed, between the connection point of the switching element S 1 and the connection point between the switching element S 6 and S 8 of S 3 A load 1 is connected via a current limiting reactor L 0 that suppresses current change, and is connected at the connection point of switching elements S 2 and S 4 and the connection point of switching elements S 5 and S 7 The switching circuits INV1 and INV2 are connected in series with the current limiting reactor L 0 via the load 1 to form an inverter circuit. Here, the DC power supplies E 1 and E 2 may have the same size or different sizes.

2はインバータ負荷電流検出器であり、電流設定値と
比較して誤差を求める誤差検出器3に入力し、誤差検出
器3の出力側はヒステリシスコンパレータ4と帯域コン
パレータ8に接続される。7はインバータ負荷電流の極
性判定器であり、6は電流設定値の変化率検出器であ
り、変化率検出器6の出力側は帯域コンパレータ9に接
続される。
Reference numeral 2 denotes an inverter load current detector, which is input to an error detector 3 which compares the current setting value to obtain an error, and the output side of the error detector 3 is connected to a hysteresis comparator 4 and a band comparator 8. Reference numeral 7 is an inverter load current polarity determiner, 6 is a current set value change rate detector, and the output side of the change rate detector 6 is connected to a band comparator 9.

帯域コンパレータ8の帯域幅はヒステリシスコンパレ
ータ4の幅よりも広い所定の誤差電流幅を備えたもので
あり、帯域コンパレータ9は、所定の変化率幅を備えた
ものである。
The bandwidth of the band comparator 8 has a predetermined error current width wider than that of the hysteresis comparator 4, and the band comparator 9 has a predetermined change rate width.

帯域コンパレータ8と9の出力はオア回路12に入力
し、オア回路12の出力側はリセットフリップフロップ回
路10に入力する。このリセットフリップフロップ回路10
は、またヒステリシスコンパレータ4の出力側に接続さ
れたパルス発生回路11の出力側と接続される。
The outputs of the band comparators 8 and 9 are input to the OR circuit 12, and the output side of the OR circuit 12 is input to the reset flip-flop circuit 10. This reset flip-flop circuit 10
Is also connected to the output side of the pulse generation circuit 11 connected to the output side of the hysteresis comparator 4.

パルス発生回路11はヒステリシスコンパレータ4の出
力の変化時にパルス(H)を出力する。リセットフリッ
プフロップ回路10はS信号がHになるとQ=H,(=
L)になり、この状態でS信号がLになってもQは変化
せず、この状態でRe信号にHが入力されるとQ=L,(
=H)に変化する。帯域コンパレータの設定値はヒステ
リシス幅の外に設定されているので、S信号=H,Re信号
=Hとはならない。
The pulse generation circuit 11 outputs a pulse (H) when the output of the hysteresis comparator 4 changes. In the reset flip-flop circuit 10, when the S signal becomes H, Q = H, (=
L), and even if the S signal becomes L in this state, Q does not change, and if H is input to the Re signal in this state, Q = L, (
= H). Since the set value of the band comparator is set outside the hysteresis width, S signal = H and Re signal = H do not hold.

図示のように、極性判定器7よりの出力はの出力と
ともにアンド回路13−1に入力し、また反転回路5を介
して出力とともにアンド回路13−2に入力する。
As shown in the figure, the output from the polarity determiner 7 is input to the AND circuit 13-1 together with the output of, and also input to the AND circuit 13-2 via the inversion circuit 5 together with the output.

前記ヒステリシスコンパレータ4の出力側は反転回路
5を介してS1アンプ、S4アンプと接続され、直接にS3
ンプ、S2アンプと接続され、Q出力信号とS2アンプに対
するヒステリシスコンパレータ4による出力信号がアン
ド回路14−3を介してS6アンプに入力され、Q出力信号
とS4アンプに対する出力信号はアンド回路14−4を介し
てS8アンプに入力される。
The output side of the hysteresis comparator 4 is connected to the S 1 amplifier and the S 4 amplifier via the inverting circuit 5, and directly connected to the S 3 amplifier and the S 2 amplifier, and the hysteresis comparator 4 for the Q output signal and the S 2 amplifier is used. The output signal is input to the S 6 amplifier via the AND circuit 14-3, and the Q output signal and the output signal to the S 4 amplifier are input to the S 8 amplifier via the AND circuit 14-4.

更にQ出力信号とS3アンプに対するヒステリシスコン
パレータ4による信号がアンド回路14−1に入力し、ア
ンド回路14−1の出力側とアンド回路13−2の出力側が
オア回路15−2に接続され、その出力側がS7アンプに接
続され、Q出力信号とS1アンプに対するヒステリシスコ
ンパレータ4による信号がアンド回路14−2に入力し、
アンド回路14−2の出力側とアンド回路13−1の出力側
がオア回路15−1に接続され、その出力側がS5アンプに
接続される。
Further, the Q output signal and the signal from the hysteresis comparator 4 for the S 3 amplifier are input to the AND circuit 14-1, and the output side of the AND circuit 14-1 and the output side of the AND circuit 13-2 are connected to the OR circuit 15-2. The output side is connected to the S 7 amplifier, and the Q output signal and the signal from the hysteresis comparator 4 for the S 1 amplifier are input to the AND circuit 14-2,
The output side of the AND circuit 14-2 and the output side of the AND circuit 13-1 are connected to the OR circuit 15-1, and the output side thereof is connected to the S 5 amplifier.

S1アンプ〜S8アンプはこれに入力があるときスイッチ
ング素子S1〜S8をその間閉じるものとする。
S 1 amp to S 8 amplifier it shall be closed during the switching elements S 1 to S 8 when there is an input thereto.

[動作] 設定値の変化率が小さく、INV1だけで電流設定値に充
分追従できるときは、INV2はインバータ負荷電流の方向
(極性)の判定だけによりS5,D6又はS7,D8の還流モード
を形成するようにS5又はS7だけをオンとする。
[Operation] small change rate of the set value, when the can sufficiently follow the current set value only INV1, INV2 the direction of the inverter load current (polarity) determining only the more the S 5, D 6 or S 7, D 8 Only S 5 or S 7 are turned on to form the reflux mode.

誤差が大きくなるか、誤差値変化率が大きくなるとIN
V2のインバータ負荷電流の極性判定だけによる還流モー
ドをやめて帯域コンパレータ8,9の出力に従って動作さ
せる。帯域コンパレータ8,9のいずれかの出力がHにな
るとリセットフリップフロップ回路が動き、Q=H,=
Lとなり、ゲートBの出力はLとなり、又ゲートAの出
力はINV1のオン信号と同一信号となり、INV2はINV1と同
様な動きをする。
If the error becomes large or the rate of change of the error value becomes large, IN
The freewheeling mode based only on the polarity determination of the V2 inverter load current is stopped, and operation is performed according to the outputs of the band comparators 8 and 9. When the output of either of the band comparators 8 and 9 becomes H, the reset flip-flop circuit operates and Q = H, =
The output of gate B becomes L, the output of gate A becomes the same signal as the ON signal of INV1, and INV2 behaves similarly to INV1.

なお説明を簡単にするため、INV1のみを主体に説明し
たが、INV2とINV1の役割を代えても差支えない。
For simplicity of explanation, only INV1 has been mainly described, but the roles of INV2 and INV1 may be changed.

[効果] 以上説明のように、本発明では電流設定値の変化率が
大きくかわる場合でも、その変化率に対応して各スイッ
チング回路をスイッチングさせるため、インバータ回路
のスイッチング回数をトータルとして減少させ、スイッ
チング損失、速度等の面よりインバータ設置の大容量
化、追従性向上が可能となる。
[Effect] As described above, according to the present invention, even when the rate of change of the current setting value is largely changed, each switching circuit is switched according to the rate of change. Therefore, the total number of switching times of the inverter circuit is reduced, From the aspects of switching loss, speed, etc., it is possible to increase the capacity of the inverter installation and improve followability.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例を示す。第2図は従来よりの電
流追従型インバータを示す。第3図は第2図インバータ
の動作説明図である。 1……負荷、2……電流検出器、3……誤差検出器、4
……ヒステリシスコンパレータ、8……帯域コンパレー
タ、9……設定値変化率検出器、10……リセットフリッ
プフロップ回路、11……パルス発生回路。
FIG. 1 shows an embodiment of the present invention. FIG. 2 shows a conventional current tracking type inverter. FIG. 3 is an operation explanatory view of the inverter shown in FIG. 1 ... Load, 2 ... Current detector, 3 ... Error detector, 4
…… Hysteresis comparator, 8 …… Bandwidth comparator, 9 …… Set value change rate detector, 10 …… Reset flip-flop circuit, 11 …… Pulse generation circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】回生用ダイオードD1,D3をそれぞれ並列に
接続したスイッチング素子S1,S3を直列に接続した回路
と回生用ダイオードD2,D4をそれぞれ並列に接続したス
イッチング素子S2,S4を直列に接続した回路を電源E1
並列に接続した第1のスイッチング回路INV1と、回生用
ダイオードD5,D7をそれぞれ並列に接続したスイッチン
グ素子S5,S7を直列に接続した回路と回生用ダイオードD
6,D8をそれぞれ並列に接続したスイッチング素子S6,S8
を直列に接続した回路を電源E2に並列に接続した第2の
スイッチング回路INV2を形成し、前記スイッチング素子
S1とS3、S6とS8の接続点間で限流リアクトルL0と負荷1
を直列に接続し、スイッチング素子S2とS4、S5とS7の接
続点間を結んで形成したインバータ負荷回路に、電流設
定値とインバータ負荷電流値との誤差を検出する誤差検
出器3と、電流設定値の変化率を検出する変化率検出器
6と、インバータ負荷電流の極性判定器7を配置し、前
記誤差検出器3の出力側を、入力する誤差電流が所定の
誤差電流幅に達したとき、H信号又はL信号を発するヒ
ステリシスコンパレータ4に接続するとともに該ヒステ
リシスコンパレータの誤差電流幅より広い所定の誤差電
流幅より大きいとき、H信号を発する帯域コンパレータ
8に接続し、前記変化率検出器6の出力側は所定の変化
率幅より大きいとき、H信号を発する帯域コンパレータ
9に接続し、前記帯域コンパレータ8と9の出力側はコ
ア回路12を介して、該オア回路への入力信号がHとなる
と出力端Q信号がH、出力端信号がLとなり、前記ヒ
ステリシスコンパレータ4の出力変化時のパルスを受
け、出力端Q信号がL、出力端信号がHとなる機能を
具えたフリップフロップ回路10に接続され、 前記スイッチング素子S1,S4の駆動用S1アンプ、S4アン
プは、ヒステリシスコンパレータ4よりそれぞれ反転回
路5−1、5−2を介しての出力信号で、S2,S3の駆動
用S2アンプ、S3アンプは、ヒステリシスコンパレータ4
よりの出力信号で駆動され、 前記スイッチング素子S5の駆動用S5アンプは、負荷電流
の極性判定器7の出力信号とフリップフロップ回路10の
出力端信号とを入力するアンド回路13−1の出力信号
と、前記S1アンプへのヒステリシスコンパレータ4より
反転回路5−1を介しての出力信号とフリップフロップ
回路10の出力端Q信号とを入力とするアンド回路14−2
の出力信号をオア回路15−1に入力し、その出力信号で
駆動され、 前記スイッチング素子S7の駆動用S7アンプは、負荷電流
極性判定器7より反転回路5−3を介しての出力信号
と、フリップフロップ回路10の出力端信号とを入力と
するアンド回路13−2の出力信号と、前記S3アンプへの
ヒステリシスコンパレータ4よりの出力信号とフリップ
フロップ回路10の出力端Q信号とを入力とするアンド回
路14−1の出力信号をオア回路15−2に入力し、その出
力信号で駆動され、 前記スイッチング素子S6の駆動用アンプは、前記S2アン
プへのヒステリシスコンパレータ4よりの出力信号とフ
リップフロップ回路10の出力端Q信号を入力とするアン
ド回路14−3の出力信号で駆動され、 前記スイッチング素子S8の駆動用S8アンプは、前記S4
ンプへのヒステリシスコンパレータ4より反転回路5−
2を介しての出力信号とフリップフロップ回路10の出力
端Q信号を入力とするアンド回路14−4の出力信号で駆
動されることを特徴とする電流追従型インバータ。
1. A circuit in which switching elements S 1 and S 3 in which regenerative diodes D 1 and D 3 are respectively connected in parallel are connected in series and a switching element S in which regenerative diodes D 2 and D 4 are respectively connected in parallel. A first switching circuit INV1 in which a circuit in which 2 and S 4 are connected in series are connected in parallel to a power source E 1 and a switching element S 5 and S 7 in which regenerative diodes D 5 and D 7 are connected in parallel are connected in series. Circuit connected to and diode D for regeneration
Switching elements S 6 and S 8 in which 6 and D 8 are connected in parallel
Forming a second switching circuit INV2 in which a circuit in which is connected in series is connected in parallel to a power source E 2 and
Current limiting reactor L 0 and load 1 between the connection points of S 1 and S 3 , S 6 and S 8
An error detector that detects the error between the current setting value and the inverter load current value in the inverter load circuit formed by connecting the switching elements S 2 and S 4 , and S 5 and S 7 in series. 3, a rate-of-change detector 6 for detecting the rate of change of the current set value, and a polarity determiner 7 for the inverter load current are arranged, and the error current input to the output side of the error detector 3 is a predetermined error current. When it reaches the width, it is connected to the hysteresis comparator 4 which outputs the H signal or the L signal, and when it is larger than a predetermined error current width wider than the error current width of the hysteresis comparator, it is connected to the band comparator 8 which outputs the H signal, The output side of the change rate detector 6 is connected to a band comparator 9 which emits an H signal when it is larger than a predetermined change rate width, and the output sides of the band comparators 8 and 9 are connected via a core circuit 12. When the input signal to the OR circuit becomes H, the output terminal Q signal becomes H and the output terminal signal becomes L. When the output of the hysteresis comparator 4 changes, the output terminal Q signal becomes L and the output terminal signal becomes H. Is connected to the flip-flop circuit 10 having the function of, and the S 1 amplifier and S 4 amplifier for driving the switching elements S 1 and S 4 are provided from the hysteresis comparator 4 via inverting circuits 5-1 and 5-2, respectively. The S 2 and S 3 amplifiers for driving S 2 and S 3 are the hysteresis comparator 4 with all output signals.
Is driven at a output signal, driving S 5 amplifier of the switching element S 5 is the AND circuit 13-1 inputs the output signal of the output signal and the flip-flop circuit 10 of the polarity detector 7 of the load current An AND circuit 14-2 receives the output signal, the output signal from the hysteresis comparator 4 to the S 1 amplifier via the inverting circuit 5-1 and the output terminal Q signal of the flip-flop circuit 10.
Is inputted to the OR circuit 15-1 and driven by the output signal, the driving S 7 amplifier of the switching element S 7 outputs from the load current polarity judging device 7 through the inverting circuit 5-3. A signal and the output signal of the flip-flop circuit 10, the output signal of the AND circuit 13-2, the output signal from the hysteresis comparator 4 to the S 3 amplifier, and the output signal Q of the flip-flop circuit 10. The input signal of the AND circuit 14-1 is input to the OR circuit 15-2 and is driven by the output signal. The driving amplifier of the switching element S 6 is the hysteresis comparator 4 to the S 2 amplifier. Driven by the output signal of the AND circuit 14-3 which receives the output signal of the flip-flop circuit 10 and the output signal of the flip-flop circuit 10, and the S 8 amplifier for driving the switching element S 8 is the hysteresis to the S 4 amplifier. Inversion circuit 5
A current tracking type inverter characterized in that it is driven by the output signal of 2 and the output signal of an AND circuit 14-4 which receives the output Q signal of the flip-flop circuit 10.
JP61260090A 1986-10-30 1986-10-30 Current tracking type inverter Expired - Lifetime JP2517930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61260090A JP2517930B2 (en) 1986-10-30 1986-10-30 Current tracking type inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61260090A JP2517930B2 (en) 1986-10-30 1986-10-30 Current tracking type inverter

Publications (2)

Publication Number Publication Date
JPS63114574A JPS63114574A (en) 1988-05-19
JP2517930B2 true JP2517930B2 (en) 1996-07-24

Family

ID=17343155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61260090A Expired - Lifetime JP2517930B2 (en) 1986-10-30 1986-10-30 Current tracking type inverter

Country Status (1)

Country Link
JP (1) JP2517930B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5731328B2 (en) * 2011-08-30 2015-06-10 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー Inverter device and MR device
JP7071787B2 (en) * 2019-02-19 2022-05-19 東芝三菱電機産業システム株式会社 Power supply

Also Published As

Publication number Publication date
JPS63114574A (en) 1988-05-19

Similar Documents

Publication Publication Date Title
JPH0634594B2 (en) Voltage source inverter
US4314325A (en) Method and circuit for pulse-width control of a bilateral direct current control element
JP2585511B2 (en) Inverter drive
JP2517930B2 (en) Current tracking type inverter
JP2517926B2 (en) Current tracking type inverter
JP2517915B2 (en) Hysteresis comparator type current tracking type inverter
JPH035160B2 (en)
JP2560728B2 (en) Turn-on lock circuit for transistor switching device
JPH0210661Y2 (en)
JP3322069B2 (en) PWM control circuit of neutral point clamp type inverter
JPS63136966A (en) Current follow-up inverter of hysteresis comparator type
JPS62290361A (en) Control system for pulse-width modulation control inverter
JPS6011753Y2 (en) Reversible controller for thyristor Leonard
JPS6111996Y2 (en)
US4079270A (en) Gate control apparatus
JP2002142465A (en) Semiconductor power converter
JP2637734B2 (en) Output circuit
JP2001197771A (en) Gate drive circuit using p-channel power mosfet
JP2530858Y2 (en) Positioning control circuit
SU512549A1 (en) Device for limiting the current of the DC motor
JPH06216739A (en) Gate drive circuit
JPS586595U (en) Pulse motor drive circuit
JPS6074851U (en) DC arc welding machine control device
JPH02285971A (en) Gate drive circuit for inverter
JPS62272878A (en) Arm shortproof circuit of transistor converter