JP2550546B2 - デ−タ検出装置 - Google Patents

Description

【発明の詳細な説明】

以下の順序で本発明を説明する。 Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段（第１図） Ｆ 作用 Ｇ 実施例 G₁ 一実施例の構成と各部の動作（第１図〜第４図） G₂ 一実施例の動作（第１図、第５図、第６図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、再生デジタル信号に好適な、データ検出装
置に関する。 Ｂ 発明の概要 本発明は、MFM系変調方式で記録されたデジタル信号
用のデータ検出装置において、原データを検出するため
のタイムスロットを仮想的に２分割して位相表現の冗長
度を２倍にすることにより、サンプリング速度をソース
ビット幅の1/2のウインドウ幅当り１サンプルと低下さ
せることができて、高速データを容易に処理することが
できるようにしたものである。 Ｃ 従来の技術 従来、フロッピーディスク及びハードディスクに磁気
記録されたデジタル信号を再生する場合、一般的に第７
図に示すような微分検出法によるデータ検出装置が用い
られている。 第７図において、デジタル信号が記録された磁気ディ
スクＤに再生磁気ヘッドＨが当接もしくは対向し、磁気
ヘッドＨの出力が再生増幅器（１）を介してイコライザ
（２）に供給され、波形等化されて、第８図Ａに示すよ
うな波形の再生信号がイコライザ（２）から出力され
る。この再生信号の各ピークはディスクＤ上の記録ト
ラック内の磁化遷移に対応している。即ち、NRZI記録す
る前のデータ“1"を表わしている。 この再生信号が微分回路（３）に供給され、微分回
路（３）の出力が低域フィルタ（４）に供給され、高域
のノイズ成分が除去されて、第８図Ｂに示すような波形
の微分信号が低域フィルタ（４）から出力される。こ
の微分信号の零交差点が原データ“1"に対応する。 微分信号が比較器（５）に供給されて所定電位（検
出レベル）Erと比較されて、零交差パルスが形成され
る。比較器（５）の出力が時間域（タイムドメイン）フ
ィルタ（６）に供給され、不要な零交差パルスが除去さ
れて、第８図Ｃに示すような零交差パルス列が時間域
フィルタ（６）からデータ検出回路（７）及びPLL
（８）に共通に供給される。PLL（８）においては、第
８図Ｄに示すように、ゼロ交差パルス列に同期したク
ロックが形成され、このクロックがデータ検出回路
（７）に供給される。MFM系の変調方式の場合、検出ウ
インドウ幅Twがソースビット幅Tsbの1/2、即ち、チャン
ネルビット幅Tchbと等しくなり、クロックの周波数は
ソースビットレートの２倍となる。 データ検出回路（７）は、例えばＤ型フリップフロッ
プで構成されており、このデータ検出回路（７）におい
て、零交差パルス列が、第８図Ｅに示すように、略Tw
/2遅延され、クロックに同期されて、同図Ｆに示すよ
うな検出データが得られる。この検出データは復調
器（９）に代表されるデータ処理回路に供給されて、処
理される。 Ｄ 発明が解決しようとする問題点 ところが、前述した第７図の従来装置では、データ検
出回路（７）及びPLL（８）がアナログ回路で構成され
るため、回路の高精度化、IC化が困難であると共に、個
別に調整が必要であるという問題があった。 かかる問題を解消するために、本出願人は、特開昭59
−92410号において、デジタル化PLLを用いたデータ検出
装置を既に提案している。既提案のデータ検出装置は、
再生波形をサンプリングし、このサンプル値から再生波
形と基準レベルとが交差する点を求め、この点から所定
期間離れた点をデータ検出点と成すようにしたものであ
って、多チャンネルのデジタル記録再生装置における再
生回路の構成を簡略化することができると共に、IC化が
容易となる。 しかしながら、既提案装置においては、積分検出法を
採用しており、１チャンネルビット期間に少なくとも２
回のサンプリングを行なうようにしているため、データ
検出回路の動作速度が高くなってしまい、高速データの
処理が困難であるという問題があった。 かかる点に鑑み、本発明の目的は、デジタル化され、
高速データを容易に処理することのできるデータ検出装
置を提供するところにある。 Ｅ 問題点を解決するための手段 本発明は、ソースビット幅の1/2に等しいウインドウ
幅を有し０ランレングス最小値が１であるような変調方
式で記録されたデジタル信号の微分再生信号から原デー
タを検出するデータ検出装置において、微分再生信号を
上記ウインドウ幅の逆数のＭ倍（Ｍは実質的に自然数）
の周波数で標本化する標本化手段（11）と、相隣る２つ
の標本値に基いて微分再生信号と基準レベルとの交差点
から標本点までの位相データを演算する交差位相演算手
段と（20）、この交差位相演算手段（20）の出力に基づ
いて、各標本点の位相データを発生する標本点位相デー
タ発生手段（40）と、この標本点位相データ発生手段
（40）の出力に基づいて、各標本点の中点の位相データ
を補間する中点位相データ補間手段（50）とを備え、各
位相データに基づいて、原データを検出するためのデー
タ検出信号を発生するようにしたデータ検出装置であ
る。 Ｆ 作用 かかる構成によれば、原データを検出すべきタイムス
ロットが仮想的に２分割されて、見掛上、位相表現の冗
長度が２倍となり、MFM系変調方式に対しても、ウイン
ドウ幅に１回のサンプリングを行なえば良く、データ検
出回路の動作速度が低下して、高速データの処理が容易
となる。 Ｇ 実施例 以下、第１図〜第６図を参照しながら、本発明による
データ検出装置の一実施例について説明する。 本発明は、MFM系変調方式で記録されたデジタルデー
タを微分検出方式で検出することを前提としている。 従って、入力信号の零交差点が原データの“1"に対応
する。 また、MFM系変調方式では、ウインドウ幅Twとソース
ビット幅Tsbとの間にTw＝Tsb/2の関係があるため、原デ
ータ“1"が隣接するウインドウに連続して存在すること
はない。 G₁ 一実施例の構成と各部の動作 まず、第１図〜第４図を参照しながら、本発明の一実
施例の構成及び各部の動作について説明する。 本発明の一実施例の構成を第１図に示す。この第１図
において、前出第７図に対応する部分には同一の符号を
付して重複説明を省略する。 第１図において、Ａ−Ｄ変換器（11）には、微分回路
（３）からの微分再生信号が供給されるとともに、検出
ウインドウ幅Twと同じ周期の固定サンプリングクロック
が供給されて、Ａ−Ｄ変換器（11）から、２の補数の表
現形式で、ｍビットのサンプルデータが出力される。ビ
ット数はデータ検出精度に影響し、後出の動作原理説明
ではｍ＝５とされる。 （20）は零交差位相検出部であって、Ａ−Ｄ変換器
（11）からのサンプルデータがＤフリップフロップ（以
下Ｄ−FFと略称する）（21）及び零交差位相演算回路
（22）に共通に供給され、Ｄ−FF（21）において１クロ
ック周期遅延されたサンプルデータが演算回路（22）に
供給される。 演算回路（22）においては、連続するサンプルデー
タ、例えばSn_-1、Snから、Ａ−Ｄ変換器（11）に入力さ
れた微分再生信号の零交差点と固定サンプリングクロッ
クとの時間差（位相データ）ΔPnが次の（１）式によっ
て求められる。 ΔPn＝２^l・Sn/（Sn−Sn_-1） ‥‥‥（１） ここに、ｌは後述するPLL回路（40）の位相データの
ビット数であって、以下の動作原理説明ではｌ＝４とさ
れる。 連続するサンプルデータSn_-1およびSnが同符号の場
合、両データ間（タイムスロット）には入力信号の零交
差点が存在せず、演算回路（22）からは

〔０〕が出力さ
れる。 演算回路（22）の出力側に３個のＤ−FF（23）、（2
4）、（25）が縦続接続されて、これから連続する３個
の零交差位相ΔPn₊₁、ΔPn、ΔPn_-1がそれぞれ取り出さ
れる。 なお、この演算回路（22）に代えて、ROMテーブルま
たはプログラマブル・ロジック・アレイ（PLA）を用い
てもよい。 （30）は零交差存在検出部であって、Ａ−Ｄ変換器
（11）からのサンプルデータSn₊₂と、Ｄ−FF（21）によ
り遅延されたサンプルデータSn₊₁とが制御回路（31）に
供給されると共に、両サンプルデータのMSBが排他的論
理和回路（EX−OR）（32）に供給され、EX−OR回路（3
2）から零交差信号Znがデータセレクタ（33）に供給さ
れる。このデータセレクタ（33）は、制御回路（31）の
出力に制御されて、制御回路（31）に供給される２個の
サンプルデータに応じて、後述するように、EX−OR（3
2）からの零交差信号Znを補正する。 データセレクタ（33）の出力側に３個のＤ−FF（3
4）、（35）、（36）が縦続接続されて、これから連続
する３個の零交差信号Zn₊₁、Zn、Zn_-1がそれぞれ取り出
される。 Zn₊₁はサンプルデータとSnとSn₊₁との間に零交差点が
存在することを示す。同様に、ZnはSn_-1とSnとの間に、
Zn_-1はSn_-2とSn_-1との間にそれぞれ零交差点が存在する
ことを示す。 先行サンプルデータSn_-1と現サンプルデータSnとが同
符号であるか、異符号であるか、いずれか一方が

〔０〕
であるか、またはノイズの混入等に起因して、双方が

〔０〕であるかによって、零位相信号Znは次の第１表に
示すような値となる。 ここで、Sn＝０の場合、現サンプリング点が零交差点
となり、Sn＝〔100000〕₂と表わされる。この場合、Sn
_-1＞０であると、EX−OR（32）の出力が“0"となって、
両サンプルデータ間に零交差が存在しないことになり、
原データが消失してしまう。また、Sn_-1＝０、Sn＜０の
場合にも、同様に不都合が生じる。 このような不都合を回避するために、制御回路（31）
及びデータセレクタ（33）によって、EX−OR（32）の出
力を補正している。 なお、この補正は、零交差位相演算回路（22）に代え
てROMテーブルまたはPLAを用いる場合、その一部に含め
てもよい。 （40）はデジタルPLLであって、減算器（41）にＤ−F
F（24）からの零交差位相データΔPnが供給されると共
に、データ保持用のｌビットレジスタ（42）の出力位相
PAn_-1が供給される。両者の位相差即ち減算器（41）の
出力が、計数乗算器（43）を経て、アンドゲート（44）
に供給される。このアンドゲート（44）には、Ｄ−FF
（35）から零交差信号Znが供給されており、アンドゲー
ト（44）の出力が加算器（45）に供給される。加算器
（45）にはレジスタ（42）の出力が供給されており、加
算器（45）の出力がレジスタ（42）に供給されて、両者
でデジタル電圧制御発振器（VCO）が構成されると共
に、全体としてPLLが構成される。 このPLL（40）は既提案の特開昭51−92410号公報に開
示されたPLLと原理的に同一であって、ウインドウ幅Tw
毎に、ウインドウ中央の位相を示す、０°位相信号を出
力するため、Ｄ−FF（24）から新しい零交差位相データ
ΔPnが到来する毎にその出力位相データPAnが略360°回
転する。 先行及び現サンプルデータSn_-1及びSnの間に零交差が
存在する場合、零交差信号がZn＝１となってアンドゲー
ト（44）が開く。減算器（41）において、新に入力され
た零交差位相データΔPnと、レジスタ（42）に保持され
ていた古い出力位相データPAn_-1との位相差が計算さ
れ、この位相差と古い出力位相データPAn_-1とから新し
い出力位相データPAnが得られる。これにより、PLL（4
0）の出力位相データPAnは、入力位相データΔPnの低周
波成分に追従して修正される。 上述の位相修正は次の（２）式のように表わされる。 ｋ・（ΔPnPAn_-1）PAn_-1＝PAn ‥‥‥（２） ここで及びは２^lを法とする加算及び減算を示
し、本実施例において、PLL（40）の内部位相はｌ＝４
として、16進数で０〜Ｆの値で表わされる。 なお、本実施例では、計数乗算器（43）を用いた１次
PLLについて説明したが、計数乗算器（43）に代えて、
適宜のデジタルフィルタを用いることにより、２次以上
のPLLを構成することもできる。 （50）は中点位相補間部であって、上述したPLL（4
0）のレジスタ（42）の入力側からの位相データPAnが、
加算器（51）においてオフセット値２^l-1を加えられ
て、位相補間用のレジスタ（52）に供給される。レジス
タ（52）の入力及び出力の各位相データは、加算器（5
3）及び計数乗算器（54）により次の（３）式に示すよ
うに平均されて、タイムスロットの中点の位相データPB
nが得られる。 この中点位相データに基いて、タイムスロットが前半
部（Ｌ）と後半部（Ｒ）とに区分され、磁気ディスクの
回転むら等により、入力信号周波数の整数倍がPLL（4
0）の中心周波数（1/Tw）よりも高くなって、同一タイ
ムスロット内に０°位相が２回存在するような場合で
も、後述の０°位相存在検出部（60）によって、Ｌ、Ｒ
それぞれの領域に０°位相が存在するか否かが検出され
る。 なお、２^lを法とする平均操作を正しく行なうために、
補正回路（55）が設けられ、位相データPAn及びPAn_-1が

〔０〕を挟む場合、補正回路（55）から２^lが出力され
て、加算器（53）に供給される。 （60）は０°位相存在検出部であって、PLL回路（4
0）からの位相データPAn_-1及びPAnが比較器（61）及び
（62）にそれぞれ供給されると共に、中点位相補間部
（50）からの中点位相データPBnが両比較器（61）及び
（62）に共通に供給される。比較器（61）及び（62）の
出力がそれぞれ供給されるアンドゲート（63）及び（6
4）には、周波数が1/Twで180°位相のずれたタイミング
パルスφ_L及びφ_Rがそれぞれ供給され、両アンドゲート
（63）及び（64）の出力が、オアゲート（65）を介し
て、Ｄ−FF（89）に検出タイミング信号として供給され
る。 なお、両オアゲート（63）及び（64）の出力をそれぞ
れ検出タイミング信号とすることもできる。 この０°位相存在検出部（60）においては、先行及び
後続サンプルデータSn_-1及びSnに対応するPLL（40）の
内部位相データPAn_-1及びPAnと、このタイムスロットの
中点位相データPBnとの大小が比較され、０°位相が前
半部Ｌ、後半部Ｒのいずれに存在するかが検出される。 例えば、PAn_-1＞PBnの場合、第２図Ａに示すように、
タイムスロットの前半部Ｌに０°位相が存在する。この
場合、比較器（61）の出力によりアンドゲート（63）が
開かれ、このアンドゲート（63）及びオアゲート（65）
を経て、タイミングパルスφ_Lが出力される。 また、PBn＞PAnの場合、第２図Ｂに示すように、タイ
ムスロットの後半部Ｒに０°位相が存在する。この場
合、比較器（62）の出力によりアンドゲート（64）が開
かれ、このアンドゲート（64）及びオアゲート（65）を
経て、タイミングパルスφ_Rが出力される。 入力信号周波数がPLL回路（40）の中心周波数1/Twよ
りも高い場合、第３図Ａに示すように、同一タイムスロ
ット内に０°位相が２回存在することになり、検出タイ
ミング信号も１タイムスロット内で２回検出される。な
お、この状態は数スロットに１回の割合で発生する。 また、入力周波数がPLL回路（40）の中心周波数より
も低い場合、同図Ｂに示すように、Ｌ、Ｒのいずれにも
０°位相が存在しないタイムスロットが数スロットに１
回存在することになる。この場合、当該タイムスロット
で検出タイミング信号は出力されない。 （70）はデータ検出部であって、比較器（71）及び
（72）の出力がそれぞれアンドゲート（73）及び（74）
に供給され、両アンドゲート（73）及び（74）の出力が
オアゲート（75）に供給され、オアゲート（75）の出力
が第３のアンドゲート（76）に供給される。 データ検出部（80）も、上述と同様に、比較器（81）
及び（82）の出力がそれぞれアンドゲート（83）及び
（84）に供給され、両アンドゲート（83）及び（84）の
出力がオアゲート（85）に供給され、オアゲート（85）
の出力が第３のアンドゲート（86）に供給される。 零交差位相検出部（20）のＤ−FF（25）からの零交叉
位相データΔPn_-1が比較器（71）に供給され、Ｄ−FF
（24）からの零交差位相データΔPnが比較器（72）及び
（81）に共通に供給され、Ｄ−FF（23）からの零交差位
相データΔPn₊₁が比較器（82）に供給される。中点位相
補間部（50）からの中点位相データPBnが３個の比較器
（72）、（81）及び（82）に共通に供給され、PLL（4
0）からの位相データPAn_-1が減算器（77）においてオフ
セト値２^l-1を減じられて、比較器（71）に供給され
る。 零交差存在検出部（30）のＤ−FF（36）からの零交差
信号Zn_-1がアンドゲート（73）に供給され、Ｄ−FF（3
5）からの零交差信号Znがアンドゲート（74）及び（8
3）に共通に供給され、Ｄ−FF（34）からの零交差信号Z
n₊₁がアンドゲート（84）に供給される。 タイムスロットの前半部及び後半部でそれぞれ“Hi"
となる時分割用クロックDL及びDRが両データ検出部（7
0）及び（80）のアンドゲート（76）及び（86）にそれ
ぞれ供給され、両アンドゲート（76）及び（86）の出力
はオアゲート（88）を介してＤ−FF（89）に供給され
る。 データ検出部（70）は、PLL（40）の出力位相データP
An_-1と、中点位相補間部（50）からの中点位相データPB
nとに基いて、位相空間に仮想的検出ウインドウを設定
し、０°位相がスロット前半に存在するとき、この検出
ウインドウ内に入力信号の零交差点がはいっているか否
かを検出して、データ“1"または“0"を出力する。PAn
_-1＞PBnの場合、前述のように、タイムスロットの前半
部Ｌに０°位相が存在する。この０°位相はウインドウ
の中心であって、この場合、第４図Ａ及びＢに示すよう
に、ウインドウの前端部は先行タイムスロット内に入り
込んでいる。同図Ａに示すように、入力信号の零交差点
が、現タイムスロットTn及び現ウインドウWn内に存在す
るとき、前述のように、零交差信号はZn＝１となる。同
時に、現零交差位相データΔPnと中点位相データPBnと
の間にはPBn＜ΔPnの関係が成立して、比較器（72）の
出力がアンドゲート（74）を経て導出される。 また、同図Ｂに示すように、入力信号の零交差点が、
先行タイムスロットTn_-1及び現ウインドウWn内に存在す
るとき、前述のように、零交差信号はZn_-1＝１となる。
同時に、先行零交差位相データΔPn_-1と、減算器（77）
でオフセットされた先行出力位相データPAn_-1−８との
間には、PAn_-1−８＜ΔPn_-1の関係が成立して、比較器
（71）の出力がアンドゲート（73）を経て導出される。 このように、零交差位相データ及び零交差信号を用い
ることによって、データ検出部の構成が簡単化される。 データ検出部（80）は、０°位相がスロット後半に存
在するとき、入力信号の零交差点が仮想的ウインドウ内
にはいっているか否かを検出するものである。 PBn＞PAnの場合、０°位相はタイムスロットの後半Ｒ
に存在する。この場合第４図Ｃ及びＤに示すように、ウ
インドウの後端部は後続タイムスロット内に入り込んで
いる。 同図Ｃに示すように、入力信号の零交差点が、現タイ
ムスロットTn及び現ウインドウWn内に存在するとき、零
交差点信号はZn＝１となり、現零交差位相データΔPnと
中点位相データPBnとの間にはPBn＞ΔPnの関係が成立す
る。このとき、比較器（81）の出力がアンドゲート（8
3）を経て導出される。 また、同図Ｄに示すように、入力信号の零交差点が、
現ウインドウWn及び後続タイムスロットTn₊₁内に存在す
るとき、零交差点信号はZn₊₁＝１となり、中点位相デー
タPBnと後続零交差位相データΔPn₊₁との間にはPBn＜Δ
Pn₊₁の関係が成立する。このとき、比較器（82）の出力
がアンドゲート（84）を経て導出される。 （91）及び（92）はｌビットのバイナリカウンタであ
って、PLL（40）からの位相データPAnと、中点位相補間
部（50）からの中点位相データPBnとがそれぞれ供給さ
れる。パラレルロードの可能な両カウンタ（91）及び
（92）に共通に２^l倍速のクロックが供給されて、カウ
ンタ（91）及び（92）の各出力のMSBの立下りがそれぞ
れ０°位相及び中点位相の時刻を示す。こうして、サン
プル点位相データ及び中点位相データが実時間に展開さ
れて、PLL（40）の動作状況がオシロスコープ上に表示
される。 G₂ 一実施例の動作 次に、第５図及び第６図をも参照しながら、本発明の
一実施例の動作について説明する。 第５図Ａに示すようなサンプリングクロックがＡ−
Ｄ変換器（11）に供給されて、同図Ｂに示すように入力
信号（微分再生信号）がデジタルデータS₀〜S₈に変換
される。このサンプルデータS₀〜S₈の値は、それぞれ10
進法によって、図中に表示されている。入力信号の零
交差点が存在する各タイムスロットT₁、T₃、T₅及びT₈に
おいて、同図Ｃに示すように、零交差信号（Zn）が
“1"となる。また、同図Ｄに示すように、各零交差点の
位相データ（ΔPn）の値が、前出（１）式に従って、
各タイムスロットの両端のサンプルデータの値、S₀＝
〔−11〕、S₁＝〔＋12〕等から求められて、それぞれ
〔８〕、〔６〕、〔３〕、〔２〕となる。 PLL（40）においては、この零交差位相データに基
き、前出（２）式に従って、出力位相データPAnが修正
される。 最初のタイムスロットT₁において、第５図Ｅに示すよ
うに、PLL（40）の先行出力位相（PAn_-1）の初期値が

〔９〕であったとする。計数乗算器（43）の係数がｋ＝
1/2であるとして、現出力位相は、PAn＝（８９）・1/
2９＝〔８〕となり、同図Ｆに示すように、PLL（40）
の現出力位相（PAn）は〔８〕に更新される。また、
同図Ｇに示すように出力位相PAn_-1、PAnから、前出
（３）式に従って計算された中点位相（PBn）は、PBn
＝｛（９８）（８８）｝/2＝

〔０〕となる。 これにより、タイムスロットT₁においては、PAn_-1＞P
Bnであって、同図Ｈに示すように、比較器（61）の出力
が“1"となり、PLL（40）の０°位相がスロット前半
にあることが検出されて、同図Ｊに示すようなタイミン
グパルス（φ_L）が同図Ｌに示すように、検出タイミ
ング信号として、オアゲート（65）から出力される。 ２番目のタイムスロッT₂には入力信号の零交差が存在
しないため、PLL（40）の位相修正は行なはれず、第５
図Ｅ及びＦに示すように、先行及び現出力位相はPAn_-1
＝PAn＝〔８〕となる。また、中点位相はPBn＝

〔０〕と
なり、同図Ｈ及びＬに示すように、０°位相存在検出部
（60）の状態は最初のタイムスロットT₁におけると同様
に保たれる。 ３番目のタイムロロットT₃には、第５図Ｂに示すよう
に、入力信号の零交差が存在するため、PLL（40）の位
相が修正される。 タイムスロットT₃において、入力信号の零交差位相は
ΔPn＝〔６〕であって、PLL（40）の先行出力位相PAn_-1
＝〔８〕に比べて遅れており、入力信号の周波数はPLL
（40）の中心周波数よりも低くなっている。このとき、
PLLの現出力位相はPAn＝〔７〕となり、PLL（40）の位
相は入力信号の位相に追従するように修正される。ま
た、中点位相はPBn＝〔15〕となって、PAn＜PBnとな
り、同図Ｉに示すように、比較器（62）の出力が“1"
となり、PLL（40）の０°位相がスロット後半に移動し
たことが検出されて、同図Ｋに示すようなタイミングパ
ルス（φ_R）が、同図Ｌに示すように、検出タイミン
グ信号として、オアゲート（65）から出力される。 ４番目のタイムスロッT₄以降では、入力信号の零交差
が存在するT₅及びT₆の各タイムスロットにおいて、より
遅れる方向にPLL（40）の位相が修正される。 前述したように、タイムスロットT₁においては、Zn＝
〔１〕、ΔPn＝〔８〕、PBn＝

〔０〕となり、第６図
Ｍ、Ｎ、Ｏ、Ｐに示すように、データ検出部（70）及び
（80）の比較器（71）、（81）、（82）の各出力、
、が“0"となると共に、比較器（72）の出力が
“1"となる。アンドゲート（74）において、この比較器
（72）の出力と零交差信号Znとの論理積が求められ、
同図Ｒに示すように、アンドゲート（74）の出力が
“1"となって、原データの存在が確定する。 アンドゲート（74）の出力は、同図Ｕに示すような
時分割用クロック（DL）と共にアンドゲート（76）に
供給されて、同図Ｗに示すような前半部データが得ら
れる。Ｄ−FF（89）において、この前半部データが前
述の検出タイミング信号と同期をとられて、同図Ｙに
示すように、Ｄ−FF（89）から１タイムスロット分のデ
ータが得られる。 ２番目のタイムスロットT₂においては、第６図Ｃに示
すように、後続零交差信号Zn₊₁が“1"となり、後続零交
差位相ΔPn₊₁及び中点位相PBnの値がそれぞれ〔６〕及
び

〔０〕となるため、タイムスロット内に零交差が存在
しないにも拘らず、同図Ｐに示すように、比較器（82）
の出力が“1"となり、アンドゲート（84）において、
この比較器（82）の出力と後続零交差信号Zn₊₁との論
理積を求めても、同図Ｔに示すように、アンドゲート
（84）の出力が“1"となって、原データの存在が確定
することになってしまう。 本実施例においては、アンドゲート（84）の出力
は、同図Ｖに示すような時分割用クロック（DR）と共
にアンドゲート（86）に供給されて、同図Ｘに示すよう
な後半部データが得られる。この後半部データは前
述の検出タイミング信号と同期していないため、同図
Ｙに示すようにＤ−FF（89）によって２番目のタイムス
ロットT₂相当分のデータは却下される。 タイムスロットT₃においては、前述のように、ZN＝
〔１〕、ΔPn＝〔６〕及びPBn＝〔15〕となり、第６図
Ｏに示すように、比較器（81）の出力が“1"となり、
アンドゲート（83）において、同図Ｓに示すように、零
交差信号Znとの論理積が求められて、原データの存在
が確認される。 １番目のタイムスロットT₁におけると同様に、アンド
ゲート（83）の出力は、同図Ｖに示すような時分割用
クロック（DR）と共にアンドゲート（86）に供給され
て、同図Ｘに示すような後半部データが得られる。Ｄ
−FF（89）において、この後半部データが前述の検出
タイミング信号と同期をとられて、同図Ｙに示すよう
に、Ｄ−FF（89）から１タイムスロット分のデータが
得られる。 以後、タイムスロットT₄〜T₉にわたって同様のデータ
検出が繰返され、零交差が存在するタイムスロットT₅及
びT₈において、データ“1"が検出される。 Ｈ 発明の効果 以上詳述のように、本発明によれば、中点位相補間を
用いて、タイムスロットを仮想的に２分割することによ
り、デジタル化PLLのロックレンジの全域にわたって、
０°位相及びデータの存在を正しく表現することができ
て、MFM系変調方式に対しても、ソースビット幅の1/2の
ウインドウ幅Twに１回のサンプリングを行なえば良く、
高速データを容易に処理することのできるデータ検出装
置が得られる。また、すべての信号処理をデジタル化し
たため、データ検出精度が向上すると共に、IC化、無調
整化が可能となり、また、周辺回路との一体化が可能と
なって、磁気ディスク装置を小型化することができる。

【図面の簡単な説明】

第１図は本発明によるデータ検出装置の一実施例の構成
を示すブロック図、第２図〜第４図は本発明の一実施例
の要部の動作を説明するための概念図、第５図及び第６
図は本発明の一実施例の動作を説明するためのタイムチ
ャート、第７図及び第８図は従来のデータ検出装置の構
成例を示すブロック図及びその動作を説明するためのタ
イムチャートである。 （３）は微分回路、（11）はＡ−Ｄ変換器、（20）は零
交差位相検出部、（30）は零交差存在検出部、（40）は
PLL、（50）は中点位相補間部、（60）は０°位相存在
検出部、（70）及び（80）はデータ検出部、（42）及び
（52）はレジスタ、（61）、（62）、（71）、（72）、
（81）及び（82）は比較器である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ソースビット幅の1/2に等しいウインドウ
   幅を有し０ランレングス最小値が１であるような変調方
   式で記録されたデジタル信号の微分再生信号から原デー
   タを検出するデータ検出装置において、 上記微分再生信号を上記ウインドウ幅の逆数のＭ倍（Ｍ
   は実質的に自然数）の周波数で標本化する標本化手段
   と、 相隣る２つの標本値に基いて上記微分再生信号と基準レ
   ベルとの交差点から標本点までの位相データを演算する
   交差位相演算手段と、 該交差位相演算手段の出力に基づいて、各標本点の位相
   データを発生する標本点位相データ発生手段と、 該標本点位相データ発生手段の出力に基づいて、上記各
   標本点の中点の位相データを補間する中点位相データ補
   間手段とを備え、 上記各位相データに基づいて、原データを検出するため
   のデータ検出信号を発生するようにしたことを特徴とす
   るデータ検出装置。