JP2550105B2 - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JP2550105B2 JP2550105B2 JP62270092A JP27009287A JP2550105B2 JP 2550105 B2 JP2550105 B2 JP 2550105B2 JP 62270092 A JP62270092 A JP 62270092A JP 27009287 A JP27009287 A JP 27009287A JP 2550105 B2 JP2550105 B2 JP 2550105B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- receiving
- receiving circuit
- data
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ベースバンド伝送に係り、特にバイポーラ
符号形式を用いたデータ伝送に好適なデータ受信方式に
関する。
符号形式を用いたデータ伝送に好適なデータ受信方式に
関する。
一般に、ベースバンド伝送を行なう場合、第２図に示
すように、伝送路符号形式として、次の理由から、バイ
ポーラ符号形式を用いる。すなわち、正／負のパルスを
交互に伝送することで伝送路上の波形の平均値を零と
し、直流遮断特性の影響を受けにくいものとする。第２
図において、ａは伝送するデータの論理値、ｂは伝送路
上のバイポーラ符号形式を用いた伝送データ、Ｔはデー
タａの１符号（論理値）に与えられたタイムスロット
幅、±Ｅは正／負の任意の電位、TDはパルス幅である。
このようにバイポーラ符号形式を用いた場合、例えばデ
ータａ＝“1"の時パルスを出力し、ａ＝“0"の時はパル
ス出力無し、かつ、正／負パルスの交互出力とすると、
同図のごとく波形の平均値は零となる。このため、前記
したようにバイポーラ符号形式では、直流遮断特性の影
響を受けにくくなる特徴を持つ。さらに、バイポーラ符
号形式では、データａの“1"符号に割り当られたタイム
スロット幅Ｔに対して、出力するパルス幅TDは、 TD＝1/2・Ｔ として、低周波を抑え、したがって、上記正／負パルス
の交互出力と同様に直流遮断特性を受けにくくしてい
る。
すように、伝送路符号形式として、次の理由から、バイ
ポーラ符号形式を用いる。すなわち、正／負のパルスを
交互に伝送することで伝送路上の波形の平均値を零と
し、直流遮断特性の影響を受けにくいものとする。第２
図において、ａは伝送するデータの論理値、ｂは伝送路
上のバイポーラ符号形式を用いた伝送データ、Ｔはデー
タａの１符号（論理値）に与えられたタイムスロット
幅、±Ｅは正／負の任意の電位、TDはパルス幅である。
このようにバイポーラ符号形式を用いた場合、例えばデ
ータａ＝“1"の時パルスを出力し、ａ＝“0"の時はパル
ス出力無し、かつ、正／負パルスの交互出力とすると、
同図のごとく波形の平均値は零となる。このため、前記
したようにバイポーラ符号形式では、直流遮断特性の影
響を受けにくくなる特徴を持つ。さらに、バイポーラ符
号形式では、データａの“1"符号に割り当られたタイム
スロット幅Ｔに対して、出力するパルス幅TDは、 TD＝1/2・Ｔ として、低周波を抑え、したがって、上記正／負パルス
の交互出力と同様に直流遮断特性を受けにくくしてい
る。
以上のことから、ベースバンド伝送には、バイポーラ
符号形式が広く用いられている。
符号形式が広く用いられている。
一方、上述のごときバイポーラ符号形式による伝送デ
ータの受信は、例えば第３図に示すような方法で行なっ
ている。同図（Ａ）において、１は送信部、２は伝送
路、３は受信部、31は正パルス受信部、32は負パルス受
信部、33は正／負パルス受信部31,32の出力信号c,dの選
択スイッチ、34はサンプリング部、CKはサンプリングク
ロックである。同図（Ｂ）は同図（Ａ）の装置のタイミ
ングチャートであり、a,bは第２図と同様のデータおよ
び伝送データ、ｃは正パルス受信部31の出力、ｄは負パ
ルス受信部の出力、ｅは選択スイッチ33の出力、ｆはサ
ンプリング部34の出力、SELは選択スイッチ33の選択信
号である。
ータの受信は、例えば第３図に示すような方法で行なっ
ている。同図（Ａ）において、１は送信部、２は伝送
路、３は受信部、31は正パルス受信部、32は負パルス受
信部、33は正／負パルス受信部31,32の出力信号c,dの選
択スイッチ、34はサンプリング部、CKはサンプリングク
ロックである。同図（Ｂ）は同図（Ａ）の装置のタイミ
ングチャートであり、a,bは第２図と同様のデータおよ
び伝送データ、ｃは正パルス受信部31の出力、ｄは負パ
ルス受信部の出力、ｅは選択スイッチ33の出力、ｆはサ
ンプリング部34の出力、SELは選択スイッチ33の選択信
号である。
伝送路２を介して送信された伝送データｂは受信部３
の正／負パルス受信部31,32において別々に受信（c,d）
される。その後、これらの信号c,dは選択スイッチ33、
およびサンプリング部34を介して処理され、受信データ
ｆが得られる。この受信動作について第４図を用いて説
明する。例えば、サンプリング部34ではデータ“1"を検
出受信する条件として、外乱ノイズ等による受信誤りを
回避するため複数連続のパルスサンプリングで、任意の
あるパルス幅で行なうこととする。いま、パルス幅検出
（ステップS1）が行なわれ、それが負パルス（信号ｄ）
であった場合にはステップS2でデータ“1"を受信したこ
とを検出し、ステップS3で選択スイッチ33への選択信号
SELを用いて信号ｃ（正パルス）からの受信を準備す
る。次にステップS1で正パルス（信号ｃ）のパルス幅を
検出すると、ステップS5,S6でデータ“1"の受信を検出
して、次の信号ｄ（負パルス）からの信号受信を準備す
る。また、受信信号が“0"の場合には、パルス無しの状
態であるため、ステップS1とS7を実行する。この時、ス
テップS7でサンプリングタイムアウト（TS≧Ｔ）の時点
で受信データは“0"を検出し、サンプリングタイマのリ
スタート（S4）を行なう。このリスタート処理は、デー
タ“1"受信時にも毎回行ない、データ“0"の受信に備え
る。
の正／負パルス受信部31,32において別々に受信（c,d）
される。その後、これらの信号c,dは選択スイッチ33、
およびサンプリング部34を介して処理され、受信データ
ｆが得られる。この受信動作について第４図を用いて説
明する。例えば、サンプリング部34ではデータ“1"を検
出受信する条件として、外乱ノイズ等による受信誤りを
回避するため複数連続のパルスサンプリングで、任意の
あるパルス幅で行なうこととする。いま、パルス幅検出
（ステップS1）が行なわれ、それが負パルス（信号ｄ）
であった場合にはステップS2でデータ“1"を受信したこ
とを検出し、ステップS3で選択スイッチ33への選択信号
SELを用いて信号ｃ（正パルス）からの受信を準備す
る。次にステップS1で正パルス（信号ｃ）のパルス幅を
検出すると、ステップS5,S6でデータ“1"の受信を検出
して、次の信号ｄ（負パルス）からの信号受信を準備す
る。また、受信信号が“0"の場合には、パルス無しの状
態であるため、ステップS1とS7を実行する。この時、ス
テップS7でサンプリングタイムアウト（TS≧Ｔ）の時点
で受信データは“0"を検出し、サンプリングタイマのリ
スタート（S4）を行なう。このリスタート処理は、デー
タ“1"受信時にも毎回行ない、データ“0"の受信に備え
る。
このような動作をする受信部３の具体的な回路例を第
５図に示す。第５図において、正／負パルス受信部31,3
2は例えばアナログコンパレータで構成し、かつこのコ
ンパレータは出力がTTLレベルインターフェイスのもの
を用いる。また、選択スイッチ33はデジタル回路（アン
ドゲートAND1,AND2,インバータINV,オアゲートORG）で
構成して、信号c,d,eを得る。ここで、信号c,dの生成は
基準電圧Vrefとの比較によって下記のごとく行なう。
５図に示す。第５図において、正／負パルス受信部31,3
2は例えばアナログコンパレータで構成し、かつこのコ
ンパレータは出力がTTLレベルインターフェイスのもの
を用いる。また、選択スイッチ33はデジタル回路（アン
ドゲートAND1,AND2,インバータINV,オアゲートORG）で
構成して、信号c,d,eを得る。ここで、信号c,dの生成は
基準電圧Vrefとの比較によって下記のごとく行なう。
（１） 正パルス受信部31 ａ） ｂ＞＋Vrefのとき、ｃ＝“1" ｂ） ｂ＜＋Vrefのとき、ｃ＝“0" （２） 負パルス受信部32 ａ） −ｂ＜−Vrefのとき、ｃ＝“1" ｂ） −ｂ＞−Vrefのとき、ｃ＝“0" 一方、一般にデータ伝送では、パルストランスを用い
てアイソレートする。
てアイソレートする。
なお、この種の装置として関連するものは、例えば特
開昭56−210748号が挙げられる。
開昭56−210748号が挙げられる。
上記従来技術において問題となるのは第６図に示した
サグの発生である。このサグによりデータ受信の誤りが
発生する。対策としては、パルストランスのET積を大き
く設計することであるが、この場合、パルストランスは
一般に外形が大きく、かつ高価なものとなる。通信アダ
プタとしては、安価でかつ小型化の要求が高く、したが
って、上記受信誤り対策としては、安価でかつコンパク
トなゲートアレイ等のデジタル回路で対処する必要があ
る。
サグの発生である。このサグによりデータ受信の誤りが
発生する。対策としては、パルストランスのET積を大き
く設計することであるが、この場合、パルストランスは
一般に外形が大きく、かつ高価なものとなる。通信アダ
プタとしては、安価でかつ小型化の要求が高く、したが
って、上記受信誤り対策としては、安価でかつコンパク
トなゲートアレイ等のデジタル回路で対処する必要があ
る。
さらに、反射の問題を考慮すると、この誤り現象は顕
著となる。すなわち、線路の反射係数Ｓを考えると、 で表わせる。通常、複数台の受信を考えると、 Ｚ＜RC となるため、反射係数Ｓは−（マイナス）となり、第６
図で示した負領域のサグの影響を助長することになる。
著となる。すなわち、線路の反射係数Ｓを考えると、 で表わせる。通常、複数台の受信を考えると、 Ｚ＜RC となるため、反射係数Ｓは−（マイナス）となり、第６
図で示した負領域のサグの影響を助長することになる。
本発明の目的は、パルストランスにおけるサグおよび
反射等のノイズによる受信誤りをなくした信頼性の高い
データ伝送を行うことが可能なデータ受信装置を提供す
ることにある。
反射等のノイズによる受信誤りをなくした信頼性の高い
データ伝送を行うことが可能なデータ受信装置を提供す
ることにある。
上記目的を達成するために、本発明は、伝送路符号形
式としてバイポーラ符号形式を用いた、パルストランス
によるベースバンド伝送における任意の一定タイムスロ
ット幅の伝送データを受信するデータ受信装置におい
て、前記伝送データを受信する正パルス受信回路と、前
記伝送データを受信する負パルス受信回路と、サンプリ
ングクロックを発生するサンプリングクロック発生器
と、前記正パルス受信回路と前記負パルス受信回路との
いずれか一方の出力信号を選択して出力する選択部と、
前記選択部の出力を入力し、前記正パルス受信回路と前
記負パルス受信回路とのいずれか一方の回路が、ｎ番目
のタイムスロット内でパルス検出を行った時、前記選択
部に、他方のパルス受信回路の出力の選択を指示すると
共に、前記サンプリングクロックにより（ｎ＋１）番目
のタイムスロットへの切換時点を判断し、前記パルス検
出を行った時から当該切換時点まで次のパルス検出を禁
止する検出部を設けた。
式としてバイポーラ符号形式を用いた、パルストランス
によるベースバンド伝送における任意の一定タイムスロ
ット幅の伝送データを受信するデータ受信装置におい
て、前記伝送データを受信する正パルス受信回路と、前
記伝送データを受信する負パルス受信回路と、サンプリ
ングクロックを発生するサンプリングクロック発生器
と、前記正パルス受信回路と前記負パルス受信回路との
いずれか一方の出力信号を選択して出力する選択部と、
前記選択部の出力を入力し、前記正パルス受信回路と前
記負パルス受信回路とのいずれか一方の回路が、ｎ番目
のタイムスロット内でパルス検出を行った時、前記選択
部に、他方のパルス受信回路の出力の選択を指示すると
共に、前記サンプリングクロックにより（ｎ＋１）番目
のタイムスロットへの切換時点を判断し、前記パルス検
出を行った時から当該切換時点まで次のパルス検出を禁
止する検出部を設けた。
また、前記選択部出力を入力し、前記正パルス受信回
路と前記負パルス受信回路とのいずれか一方の回路が、
ｎ番目のタイムスロット内でパルス検出を行った時点か
ら、前記サンプリングクロックにより判断される（ｎ＋
１）番目のタイムスロットへの切換時点まで次のパルス
検出を禁止すると共に、当該（ｎ＋１）番目のタイムス
ロットへの切換時点で、前記選択部に、他方のパルス受
信回路の出力の選択を指示する検出部を設けた。
路と前記負パルス受信回路とのいずれか一方の回路が、
ｎ番目のタイムスロット内でパルス検出を行った時点か
ら、前記サンプリングクロックにより判断される（ｎ＋
１）番目のタイムスロットへの切換時点まで次のパルス
検出を禁止すると共に、当該（ｎ＋１）番目のタイムス
ロットへの切換時点で、前記選択部に、他方のパルス受
信回路の出力の選択を指示する検出部を設けた。
本発明では、上記サグがパルス出力の後縁でその反対
領域で発生し、かつ伝送データ（受信パルス）は周期性
を有することに着目し、或るタイムスロットでパルスを
検出した後、次のタイムスロット時刻直前までパルス受
信の不感帯を設けることにより、コンパクトかつ安価な
通信アダプタ構成で、ｎ番目のタイムスロット内でパル
ス検出を行った時点から（ｎ＋１）番目のタイムスロッ
トへの切換時点までに発生するサグおよび反射等のノイ
ズによる受信誤りを、そのノイズの大きさ、長さ、発生
時期に関係することなく、より確実に防止することがで
きる。また、伝送データの転送速度の変更がある場合で
も、サンプリングクロック発生装置のクロック周波数を
切り換えるだけで対応でき、環境の設定を容易に行うこ
とができる。
領域で発生し、かつ伝送データ（受信パルス）は周期性
を有することに着目し、或るタイムスロットでパルスを
検出した後、次のタイムスロット時刻直前までパルス受
信の不感帯を設けることにより、コンパクトかつ安価な
通信アダプタ構成で、ｎ番目のタイムスロット内でパル
ス検出を行った時点から（ｎ＋１）番目のタイムスロッ
トへの切換時点までに発生するサグおよび反射等のノイ
ズによる受信誤りを、そのノイズの大きさ、長さ、発生
時期に関係することなく、より確実に防止することがで
きる。また、伝送データの転送速度の変更がある場合で
も、サンプリングクロック発生装置のクロック周波数を
切り換えるだけで対応でき、環境の設定を容易に行うこ
とができる。
以下、本発明の実施例について、図面を参照しながら
詳細に説明する。
詳細に説明する。
第１図（Ａ）は、本発明に係る受信部の構成を示すも
のであり、３は受信部、31は正パルス受信部、32は負パ
ルス受信部、33は選択スイッチ、34はサンプリング部、
35は不感帯生成部である。第１図（Ｂ）は、第１図
（Ａ）の主要部の波形を示すタイムチャートであり、ａ
は伝送されるデータの論理値、ｂは伝送データ、ｃは正
パルス受信部31の出力信号、ｄは負パルス受信回路32の
出力信号、ｅは選択スイッチ33の出力信号、ｆはサンプ
リング部34の出力信号、SELは不感帯生成部35の出力信
号である。
のであり、３は受信部、31は正パルス受信部、32は負パ
ルス受信部、33は選択スイッチ、34はサンプリング部、
35は不感帯生成部である。第１図（Ｂ）は、第１図
（Ａ）の主要部の波形を示すタイムチャートであり、ａ
は伝送されるデータの論理値、ｂは伝送データ、ｃは正
パルス受信部31の出力信号、ｄは負パルス受信回路32の
出力信号、ｅは選択スイッチ33の出力信号、ｆはサンプ
リング部34の出力信号、SELは不感帯生成部35の出力信
号である。
第１図（Ｂ）に示したように、パルストランス特有の
サグの影響を受けた伝送データｂを基準電圧±Vrefと比
較すると、信号c,dが得られる。図から分かるように、
信号c,dは、パルス検出直後に、その反対領域にサグの
影響を受ける。本実施例による、第１図（Ａ）の回路の
受信制御動作を第７図の処理ステップS1〜S10に沿って
説明する。
サグの影響を受けた伝送データｂを基準電圧±Vrefと比
較すると、信号c,dが得られる。図から分かるように、
信号c,dは、パルス検出直後に、その反対領域にサグの
影響を受ける。本実施例による、第１図（Ａ）の回路の
受信制御動作を第７図の処理ステップS1〜S10に沿って
説明する。
まず、ステップS1で負パルス（信号ｄ）を検出したと
すると、ステップS2へ進み受信データを“1"と判定し、
ステップS3で次のタイムスロットまで待機した後、ステ
ップS4で選択スイッチ33を信号ｃ側に切換える。次にス
テップS5でサンプリングタイマをリスタート（TS＝０）
させ、ステップ１に戻る。ステップ33で選択スイッチ33
の信号ｃ側への切換を次のタイムスロットまで禁止する
（不感帯生成部35により受信不感帯を設ける）ことによ
り、信号ｄのパルス検出直後にサグの影響で発生する信
号ｃの偽パルスを検出することを回避できる。
すると、ステップS2へ進み受信データを“1"と判定し、
ステップS3で次のタイムスロットまで待機した後、ステ
ップS4で選択スイッチ33を信号ｃ側に切換える。次にス
テップS5でサンプリングタイマをリスタート（TS＝０）
させ、ステップ１に戻る。ステップ33で選択スイッチ33
の信号ｃ側への切換を次のタイムスロットまで禁止する
（不感帯生成部35により受信不感帯を設ける）ことによ
り、信号ｄのパルス検出直後にサグの影響で発生する信
号ｃの偽パルスを検出することを回避できる。
同様に、ステップS1で正パルス（信号ｃ）を検出した
とすると、ステップS6へ進み受信データを“1"と判定
し、ステップS7で次のタイムスロットまで待機した後、
ステップS8で選択スイッチ33を信号ｄ側に切換える。次
にステップS5でサンプリングタイマをリスタート（TS＝
０）させ、ステップ１に戻る。ステップS7で選択スイッ
チ33の信号ｄ側への切換を次のタイムスロットまで禁止
することにより、信号ｃのパルス検出直後にサグの影響
で発生する信号ｄの偽パルスを検出することを回避でき
る。
とすると、ステップS6へ進み受信データを“1"と判定
し、ステップS7で次のタイムスロットまで待機した後、
ステップS8で選択スイッチ33を信号ｄ側に切換える。次
にステップS5でサンプリングタイマをリスタート（TS＝
０）させ、ステップ１に戻る。ステップS7で選択スイッ
チ33の信号ｄ側への切換を次のタイムスロットまで禁止
することにより、信号ｃのパルス検出直後にサグの影響
で発生する信号ｄの偽パルスを検出することを回避でき
る。
ステップS1でパルスを検出せず、ステップS9でサンプ
リングタイマがタイムオーバ（Ｔ≦TS）したとき、ステ
ップS10で受信データ“0"と判定し、ステップ位S5に進
む。ステップS9でＴ＞TSのときはステップS1に戻る。
リングタイマがタイムオーバ（Ｔ≦TS）したとき、ステ
ップS10で受信データ“0"と判定し、ステップ位S5に進
む。ステップS9でＴ＞TSのときはステップS1に戻る。
次に、本発明の他の実施例を第８図の処理ステップS1
〜S9により説明する。前述の実施例では、選択信号SEL
の発生タイミングを制御することにより、受信誤りを防
止したが、第８図の例では、サンプリング部34における
パルス幅検出機能を、次のタイムスロットまで禁止する
ことにより、サグによる受信誤りを防止する。
〜S9により説明する。前述の実施例では、選択信号SEL
の発生タイミングを制御することにより、受信誤りを防
止したが、第８図の例では、サンプリング部34における
パルス幅検出機能を、次のタイムスロットまで禁止する
ことにより、サグによる受信誤りを防止する。
すなわち、第７図の処理手順と異なり、第８図の処理
では、データ“1"受信（ステップS2またはS6）後、即座
に選択スイッチ33を切換えるが、その後、次のタイムス
ロット時刻直前までサンプリング部34のパルス幅検出を
阻止する（ステップS4）。他の処理は第７図の場合と同
様である。この実施例によっても、サグによる受信誤り
を防止することができる。
では、データ“1"受信（ステップS2またはS6）後、即座
に選択スイッチ33を切換えるが、その後、次のタイムス
ロット時刻直前までサンプリング部34のパルス幅検出を
阻止する（ステップS4）。他の処理は第７図の場合と同
様である。この実施例によっても、サグによる受信誤り
を防止することができる。
本発明によれば、コンパクトかつ安価な通信アダプタ
構成で、ｎ番目のタイムスロット内でパルス検出を行っ
た時点から（ｎ＋１）番目のタイムスロットへの切換時
点までに発生するサグおよび反射等のノイズによる受信
誤りを、そのノイズの大きさ、長さ、発生時期に関係す
ることなく、より確実に防止することができる。
構成で、ｎ番目のタイムスロット内でパルス検出を行っ
た時点から（ｎ＋１）番目のタイムスロットへの切換時
点までに発生するサグおよび反射等のノイズによる受信
誤りを、そのノイズの大きさ、長さ、発生時期に関係す
ることなく、より確実に防止することができる。
また、伝送データの転送速度の変更がある場合でも、
サンプリングロック発生装置のクロック周波数を切り換
えるだけで対応でき、環境の設定を容易に行うことがで
きる。
サンプリングロック発生装置のクロック周波数を切り換
えるだけで対応でき、環境の設定を容易に行うことがで
きる。
第１図（Ａ），（Ｂ）は本発明の実施例の構成を示すブ
ロック図およびその動作のタイムチャート、第２図はバ
イポーラ符号形式の説明図、第３図（Ａ），（Ｂ）は従
来の構成を示すブロック図およびその動作のタイムチャ
ート、第４図は第３図（Ａ）の受信部の処理のフローチ
ャート、第５図は第３図（Ａ）の受信部の具体例を示す
回路図、第６図は第３図（Ａ）の受信部の動作のタイム
チャート、第７図は第１図（Ａ）の受信部の処理例のフ
ローチャート、第８図は第１図（Ａ）の受信部の他の処
理例のフローチャートである。 １……送信部 ２……伝送路 ３……受信部 31……正パルス受信部 32……負パルス受信部 33……選択スイッチ 34……サンプリング部 35……不感帯生成部 ｂ……伝送データ ｃ……正パルス受信部31の出力 ｄ……負パルス受信部32の出力 ｅ……選択スイッチ33の出力 ｆ……サンプリング部34の出力 CK……サンプリングクロック Ｔ……タイムスロット幅 TS……サンプリングタイマの時間
ロック図およびその動作のタイムチャート、第２図はバ
イポーラ符号形式の説明図、第３図（Ａ），（Ｂ）は従
来の構成を示すブロック図およびその動作のタイムチャ
ート、第４図は第３図（Ａ）の受信部の処理のフローチ
ャート、第５図は第３図（Ａ）の受信部の具体例を示す
回路図、第６図は第３図（Ａ）の受信部の動作のタイム
チャート、第７図は第１図（Ａ）の受信部の処理例のフ
ローチャート、第８図は第１図（Ａ）の受信部の他の処
理例のフローチャートである。 １……送信部 ２……伝送路 ３……受信部 31……正パルス受信部 32……負パルス受信部 33……選択スイッチ 34……サンプリング部 35……不感帯生成部 ｂ……伝送データ ｃ……正パルス受信部31の出力 ｄ……負パルス受信部32の出力 ｅ……選択スイッチ33の出力 ｆ……サンプリング部34の出力 CK……サンプリングクロック Ｔ……タイムスロット幅 TS……サンプリングタイマの時間
Claims (2)
- 【請求項１】伝送路符号形式としてバイポーラ符号形式
を用いた、パルストランスによるベースバンド伝送にお
ける任意の一定タイムスロット幅の伝送データを受信す
るデータ受信装置において、 前記伝送データを受信する正パルス受信回路と、 前記伝送データを受信する負パルス受信回路と、 サンプリングクロックを発生するサンプリングクロック
発生器と、 前記正パルス受信回路と前記負パルス受信回路とのいず
れか一方の出力信号を選択して出力する選択部と、 前記選択部の出力を入力し、前記正パルス受信回路と前
記負パルス受信回路とのいずれか一方の回路が、ｎ番目
のタイムスロット内でパルス検出を行った時、前記選択
部に、他方のパルス受信回路の出力の選択を指示すると
共に、前記サンプリングクロックにより（ｎ＋１）番目
のタイムスロットへの切換時点を判断し、前記パルス検
出を行った時から当該切換時点まで次のパルス検出を禁
止する検出部を設けてなるデータ受信装置。 - 【請求項２】伝送路符号形式としてバイポーラ符号形式
を用いた、パルストランスによるベースバンド伝送にお
ける任意の一定タイムスロット幅の伝送データを受信す
るデータ受信装置において、 前記伝送データを受信する正パルス受信回路と、 前記伝送データを受信する負パルス受信回路と、 サンプリングクロックを発生するサンプリングクロック
発生器と、 前記正パルス受信回路と前記負パルス受信回路とのいず
れか一方の出力信号を選択して出力する選択部と、 前記選択部の出力を入力し、前記正パルス受信回路と前
記負パルス受信回路とのいずれか一方の回路が、ｎ番目
のタイムスロット内でパルス検出を行った時点から、前
記サンプリングクロックにより判断される（ｎ＋１）番
目のタイムスロットへの切換時点まで次のパルス検出を
禁止すると共に、当該（ｎ＋１）番目のタイムスロット
への切換時点で、前記選択部に、他方のパルス受信回路
の出力の選択を指示する検出部を設けてなるデータ受信
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270092A JP2550105B2 (ja) | 1987-10-28 | 1987-10-28 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270092A JP2550105B2 (ja) | 1987-10-28 | 1987-10-28 | データ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114240A JPH01114240A (ja) | 1989-05-02 |
| JP2550105B2 true JP2550105B2 (ja) | 1996-11-06 |
Family
ID=17481418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270092A Expired - Lifetime JP2550105B2 (ja) | 1987-10-28 | 1987-10-28 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550105B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581862B2 (ja) * | 1975-11-19 | 1983-01-13 | 株式会社日立製作所 | パルスシンゴウケンシユツカイロ |
| US4584690A (en) * | 1984-05-07 | 1986-04-22 | D.A.V.I.D. Systems, Inc. | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation |
| JPS6282823A (ja) * | 1985-10-08 | 1987-04-16 | Nec Corp | 符号変換回路 |
-
1987
- 1987-10-28 JP JP62270092A patent/JP2550105B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114240A (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4185273A (en) | Data rate adaptive control device for Manchester code decoders | |
| US5138636A (en) | Circuit for detecting received signal loss in a digital signal receiver | |
| US4841548A (en) | Method and apparatus for extracting an auxiliary data clock from the clock and/or the clock-phase of a synchronous or plesiochronic digital signal | |
| JPH0865283A (ja) | 全２重伝送回路 | |
| JPH04222130A (ja) | 干渉検出回路 | |
| JP2550105B2 (ja) | データ受信装置 | |
| JPH05276171A (ja) | 通信制御装置 | |
| US3643027A (en) | Digital information receiver | |
| KR950013805B1 (ko) | 디지탈신호수신용 동기신호검출회로 | |
| US5349585A (en) | Method for transmitting two digital signals which are independent of one another | |
| US6590457B2 (en) | Phase detector and clock regeneration device | |
| US3622895A (en) | Universal digital line receiver employing frequency conversion to achieve isolation | |
| JP3612219B2 (ja) | 画像データ送受信処理方法及びその装置 | |
| GB1562603A (en) | Counter type remote control receiver including noise immunity system | |
| US20020118774A1 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| JP2905310B2 (ja) | Ｄｔｍｆ信号受信装置 | |
| US4190741A (en) | Method and device for receiving an interface signal | |
| EP1318640A2 (en) | Encoding for data transmission | |
| JPH0588577B2 (ja) | ||
| US5801560A (en) | System for determining time between events using a voltage ramp generator | |
| US6597752B1 (en) | Method for detecting a dotting sequence for manchester encoded data in a deep fading environment | |
| JP2680971B2 (ja) | 調歩同期通信速度検出回路 | |
| JP2751569B2 (ja) | リタイミング回路 | |
| SU983978A1 (ru) | Частотно-фазовый компаратор | |
| JPH0362641A (ja) | 補助信号重畳方式 |