JP2550050B2

JP2550050B2 - 時分割通話路装置

Info

Publication number: JP2550050B2
Application number: JP4020587A
Authority: JP
Inventors: 義人櫻井; 忍郷原; 兼市大槻; 孝雄加藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-02-25
Filing date: 1987-02-25
Publication date: 1996-10-30
Anticipated expiration: 2011-10-30
Also published as: JPS63208400A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、音声，データ，画像情報などの交換処理に
係わるもので、特に、通信制御情報を含むブロック単位
の交換を、スター形配置の交換ノード間で行うのに好適
な統合時分割通話路装置に関する。

〔従来の技術〕

近年、音声，データを始めとする各種情報を、統合し
て通信処理を行おうとする動きが活発になってきてい
る。これは効率性と経済性を求めるものであるが、その
実現には各種情報の交換処理を統合して行う事が要求さ
れる。特に、音声のように実時間性が要求されるもの
（回線交換情報）と、従来、パケット交換機で扱ってい
たような、蓄積可能なデータ（蓄積交換情報）の交換を
統合して、同一の通話路にて交換できる事が望まれてい
る。

音声，データ等を統一的に扱う時分割通話路、いわゆ
る統合通話路としては、特開昭61−60044号公報「ブロ
ック交換方式」及び特開昭60−127844号公報「回線／パ
ケット統合交換方式」に記載されたもの等が知られてい
る。前者は、通信チャネルの境界を示す境界識別子を、
発生した呼の情報量に応じて動的に設定し得るようにし
て、実時間性のある情報とバースト性のある情報との一
元的交換処理を可能としたものである。後者は、複数の
分散配置した通信ノードをループ状に接続したもので、
通信ノードは加入者インタフェースまたは中継線インタ
フェースを持つ交換モジュールで、各交換モジュールで
は、宛先交換モジュール別に、音声等の回線交換情報も
データ等のパケット交換情報も固定長のブロックにし
て、ブロックに宛先ノード番号を付与しループを通話路
とした交換動作を行う。

〔発明が解決しようとする問題点〕

前記の「ブロック交換方式」では、通話路として時間
スイッチ機能は効率的に実現できるが、各ブロックが可
変長であるため、そのブロックを互いにハイウェイ上で
乗せ換える空間スイッチ機能が容易には実現できない。
したがって大規模な交換機には適さない。

一方の、「回線／パケット統合交換方式」では、各交
換モジュール全てがループにアクセスするため、全体の
スループットを下げないためには、ループの動作を、各
モジュールのスループットの合計量を処理出来るだけの
高速動作としなければならない。そのため、交換機の規
模が大きくなるほど各交換モジュールとループのインタ
フェースにて高速素子等の高価なデバイスが必要とな
る。

これらの問題を解決するためには、接続情報を含んだ
固定長のブロックを用いて、かつループを用いない自己
ルーティング通話路を構成することが有効である。しか
し、ループの場合は全てのブロックが一連のループ上に
並んでおり逐次処理が容易であるのに対し、例えばスタ
ー形では、中央ノードで複数のブロックを同時に衝突さ
せないように入れ換えなければならない。そのために
は、各ブロックが特定の接続先（出ハイウェイ）に集中
しないようにすることと、ブロックを一旦蓄積して、各
ブロックの宛先を見ながら、衝突しないよう制御して交
換する必要がある。ところが、ある種のデータ通信（例
えば画面情報転送）のような、バースト性の強い通信情
報を交換しようとするときは、短時間に同一宛先にたく
さんのブロックを送る必要があり、また一方、音声のよ
うな実時間性が要求されるものを交換するときは、でき
る限り蓄積することを避ける必要がある。

本発明の目的は、上記問題点を解決し、規模に依らず
経済的に実現でき、かつ実時間性に対する要求にも、バ
ースト性に対する要求にもこたえられる時分割通話路装
置を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、時間スイッチ
に接続する各入ハイウェイに分岐を設け、分岐の一方は
直接時間スイッチに接続され、もう一方は蓄積回路を経
由して時間スイッチに接続される構成とした。

また各蓄積回路の内部は、更に、ブロックの宛先出ハ
イウェイ別のバッファメモリで構成し、この中の任意の
バッファメモリを読み出せるようにした。一方、各蓄積
回路にとって共通な回路（読み出し制御論理回路）を設
け、この回路に各入ハイウェイから宛先情報を集収する
手段と、それらの情報に応じてバッファメモリからのブ
ロックの読み出し制限等の、読み出し制御信号を発生さ
せる手段を持たせた。

〔作用〕

このように蓄積回路を選択的に用いることで、音声等
の実時間性が要求される通信情報（回線交換情報）は、
蓄積回路を経由せずに、入ハイウェイから直接時間スイ
ッチに入力することができ、実時間性を満足できる。一
方、蓄積が許される通信情報（蓄積交換情報）について
は、上記蓄積回路に一旦蓄積することで、同一通話路を
用いて交換が行える。

蓄積はブロック単位で、しかも各ブロックの宛先出ハ
イウェイ別に行うこともできる。

一方、読み出しは上記の読み出し制御論理回路で、全
ての入ハイウェイから、宛先出ハイウェイ別のブロック
数を集収し、特定宛先のブロックだけが同時に通話路内
に集中しないように制限しながら行うこともできる。即
ち、蓄積回路を経由せずに時間スイッチに入力されたブ
ロックの数を宛先別に集計し、これらと、１フレーム内
でブロックが衝突を起こさずに交換可能な宛先別最大ブ
ロック数（設計時に決まる）との差を求め、これに応じ
て各宛先出ハイウェイ別バッファメモリの許容読み出し
ブロック数を決めることができ、効率の良い通話路とす
ることができる。

〔実施例〕

以下、本発明の実施例を説明する。実施例を説明する
に当っては、その理解を容易にするため、本発明の時分
割通話路を用いた交換システム全体の説明より始める。
第２図は本発明の時分割通話路装置を適用した交換シス
テムの基本構成を示すもので、中央交換機モジュール
（CM:セントラル・モジュールCentral Module）200を中
心に、これに伝送路220〜223,230〜233等を介して周辺
交換モジュール（FM:フロントエンド・モジュールFront
−end Module）201〜208が接続されている。中央交換モ
ジュール200はプロセッサを持たない自己ルーティング
形通話路である。図においてSM（サブスクライバ・モジ
ュールSubscriber Module）と記してある周辺交換モジ
ュール201〜204は、加入者線インタフェースを持ち、TM
（トランク・モジュールTrunk Module）と記してある周
辺交換モジュール205〜208は中継線インタフェースを持
つ。本構成は全体として、１つの交換機を構成するもの
である。（尚、以下の説明においては特にことわりなく
上記のSM,TM等の略号を使うこともある。）例えば、加
入者線210から到来した信号は周辺交換モジュール201,
モジュール間伝送路220を経て、中央交換モジュール200
へ送られる。中央交換モジュール200は基本的には空間
スイッチ機能を持ち、例えば宛先が周辺交換モジュール
207であれば、モジュール間伝送路232へスイッチングす
る。周辺交換モジュール207は、信号を中継線242へ送出
する。中継線側から加入者線側への通信も同様である。
電話音声等通常の通信は双方向で行われるので、例えば
上りの信号は201から207へ、下りの信号は205から203へ
というように、１対ずつの組み合わせて使用される。周
辺交換モジュールの数や、その中の加入者側モジュール
SMとトランク側モジュールTMの割合は、局状に応じて決
める。もちろんTMのみを設置すれば、中継交換機として
機能する。

第３図にモジュール間伝送路220〜223,230〜233のフ
レーム構成を示す。フレーム長は例えば125μｓで、そ
の中をｍ個の固定長のブロックに分割する。正し、フレ
ームの先頭に、そのフレーム中の音声等の実時間性が要
求される回線交換情報用のブロックの数を各宛先出ハイ
ウェイ毎に記録するためのフィールド300が設けられて
いる。各ブロックはヘッダ301と情報部302から成る。

第４図に１ブロックの構成を詳細に示す。ヘッダ301
は５つの領域から成る。それぞれの内容を第５図に示
す。情報部302は例えば数10バイト程度の長さを持つ。
中央交換モジュール200は、このヘッド301の情報に基づ
き、ハードウェアのみで交換動作を行う。

次にフレームを構成するブロック数の決定方について
説明する。前提条件として、最大ｃ回線を収容する周辺
交換モジュールFMがｎ個あるとし、ブロック内のヘッダ
301はｈバイト、情報部302はｉバイトであるとする。こ
のとき１フレーム内のブロック数ｔは、つぎの条件を満
たすようにする。すなわち、ある発信周辺交換モジュー
ルをみたとき、そこからある着信周辺交換モジュール以
外の（ｎ−１）個の宛先に対しては、全て音声１回線分
（即ち１バイト）の情報しか送られていないという、最
も効率の悪い状態でありながら、かつその発信周辺交換
モジュールの残りの｛ｃ−（ｎ−１）｝回線分の情報が
全てある１つの着信周辺交換モジュールへ集中して送ら
れたとしても、ブロックは不足してはならないという条
件である。式で表すと、を満たさなければならないという事である。これは、言
い換えれば、回線には空きがあるのに、ブロックが足り
ないので情報が送れない、という状態にならないための
条件である。

一方、ヘッダをつけることによるモジュール間伝送路
のオーバヘッドｏは次のように表せる。

（１）式より、情報部の長さｉが長いほど、必要なブ
ロック数ｔは少なくて済むが、一方（２）式より、オー
バヘッドｏはｉが大きくても、ｔが大きくても大きくな
る方向にある。従って、オーバヘッドｏを最小にするｔ
とｉの最適値が存在し、これは上記（１），（２）式よ
り求める事ができる。

このようにしてブロック数を決定すればある周辺交換
モジュールで、回線が空いてさえいればその周辺交換モ
ジュールと通信するためのブロックは必ず確保できる。
従って、周辺交換モジュールはブロックの空塞管理を行
う必要はなく、リソース管理を回線の空塞状態のみで出
来るようになる。

次に周辺交換モジュール（FM）（第２図の201〜208）
の構成について述べる。

尚、以下で言う回線交換呼とは、電話音声を代表とす
る周期性，実時間性が要求される呼であり、蓄積交換呼
とは、周期性がなく、いわゆるバースト性を持ち、実時
間性の要求はあまり厳しくない呼のことである。必ずし
も既存の回線交換機，パケット交換機で扱っている呼と
は一致せず、また限定もされない。

周辺交換モジュールFMは基本的には第６図に示すよう
に集線系402,ブロック組立部403,パケットバッファ404,
処理・制御系405,メモリ系406から成る。入出力線はモ
ジュール間伝送路400と、加入者線もしくは中継線401で
あり、その入出力方向は送信側モジュールであるか、受
信側モジュールであるかによって異なる。

加入者線もしくは中継線401から到着した信号は、集
線系402を経て、回線交換呼（Ｃ）の場合はそのまま、
蓄積交換呼（Ｐ）の場合はバッファ404を介して、ブロ
ック組立部403に入力し、ここで後述するような方式で
通信情報をブロックに収容して、モジュール間伝送路40
0に送出する。交換処理に必要な情報（各種翻訳情報，
リソース管理情報等）は、全てメモリ系406が持ってお
り、また処理・制御系405はプロセッサを持っており、
呼制御を始めとする交換機能を実現する。

次に回線交換呼のブロックへの収容方法について述べ
る。第７図はブロックの組立動作の説明図であり、この
図を用いて説明する。

回線交換呼（Ｃ）の場合、その通信情報は周期的に同
じ情報量だけ現れる。（例えば標準的なPCM符号換音声
は125μｓ毎に８ビットの情報が現れる。）従って、１
つの回線呼（例えば、Ｂ）に対しては、１フレームの中
の任意の１つのブロック（例えば、ブロック＃２）を選
び、そのヘッダ部にその呼の宛先を収容し、情報部にそ
の呼の通信情報を収容してやれば良い。（ここで言う
「宛先」は宛先出ハイウェイであり、即ち着信周辺交換
モジュール番号である。）一旦ブロックを選んだら、毎
周期（即ち毎フレーム）、先に選んだブロックと同じ位
置のブロックを使うこととする。もし、毎周期現れる通
信情報量が多くて、１つのブロックの情報部に収まりき
らない時は、２つ以上のブロックを使用しても構わな
い。また逆に、１つの呼の通信情報だけでは余りが生じ
る時には、同じ宛先を持つ複数の呼（例えば、ＡとＣ）
の通信情報を同一のブロック（例えば、ブロック＃１）
の情報部に収容しても構わない。

尚、１つの呼の中で、毎周期現れる情報量が一定でな
いものは、ここでは回線交換呼としては扱わず、次に述
べる蓄積交換呼として処理する。

蓄積交換呼（Ｐ）は、回線交換に比べて実時間性に対
する要求が緩い。従って、ブロックへその情報を収容す
るに当っては、回線交換呼（Ｃ）を優先する。前述のよ
うに、回線交換呼（Ｃ）に対しブロックを割当てた後、
まだ使用されていないブロックを蓄積交換呼（Ｐ）の通
信情報を収容するために使う。回線交換呼の呼の数や、
それぞれの呼の情報量は長い時間を見ると一定ではない
ので、ある時刻においてブロックに収容して送り出せる
蓄積交換呼の通信情報量は一定ではない。従って、例え
ば蓄積交換で一般に用いられるパケットの待合せのため
にFIFOバッファ（第６図のパケットバッファ404）を用
意する。

蓄積交換呼（Ｐ）の場合は、フレームの概念が不要な
ので、回線呼にブロックを割当てた後に残っている空ブ
ロック（例えば、ブロック＃３）の情報部に、FIFOバッ
ファの先頭のパケットから順に、その通信情報（パケッ
トヘッダ等プロトコルによって付加される情報を全て含
む。）を収容していく。１つのパケット長が１つのブロ
ックの情報部長より長い場合、１つのパケットは複数の
ブロック（例えば、ブロック＃３と＃４）に分割されて
収容される。その場合はもちろん、各ブロックのヘッダ
部には同じ宛先が書き込まれる。

蓄積交換呼に対しては、１つのブロックの中に複数の
呼が含まれる事はない。つまり、たとえ１つのパケット
長が１つのブロックの情報長より短かい場合や、いくつ
ものブロックに分割されたパケットの最後尾を収容した
ために、情報部がほとんど空いているブロックがあった
としても、他の同じ宛先の呼を、同一のブロック内に一
緒には収容しない。また、蓄積交換呼を収容するブロッ
クは、毎フレーム同じ位置のものとは限らない。例えば
ある回線交換呼が終了し、その呼に専有されていたブロ
ックが空いたとすると、次のフレームでは、そのブロッ
クは、その時点でFIFOバッファに蓄積されていた蓄積交
換呼を収容するために使用される。

回線交換呼については、極力小さくかつ一定の遅延時
間で呼を交換する必要がある。本実施例では、呼が発生
すると通話路のパス設定を行い、毎周期使用するブロッ
ク番号を始めに確保してしまう。以下にこの方法を述べ
る。第８図に示すように、加入者線側周辺交換モジュー
ル（以下SMと略記）（第２図の201〜204）は発呼を検出
すると、選択数字分析を行い方路決定を行う。宛先方路
が決まると、一般には各方路毎に複数の中継線側周辺交
換モジュール（以下TMと略記）（第２図の205〜208）が
あるので、その中から任意の一つを選択する。TMを選択
した後、そのTMへ宛て発呼信号を送る。これには、別の
信号線を用いても構わないが、本実施例では、呼制御情
報用ブロックを使う。このブロックの情報部分には、選
択数字，信号速度，使用ブロック番号を書き込みTMはこ
れにより、その後受信する、どのブロックの何ビット分
の情報が、その呼であるかどうかを認識する事が出来
る。

発呼信号を受信したTMは、第６図で示した処理・制御
系405がメモリ系406の中にある状態管理メモリを参照し
て、自分が収容している回線の空塞状態を判定し、空き
があればそのうちの１つの回線を捕捉して、回線状態管
理メモリを書き替えた後、応答信号を返送する。応答信
号はこの受信TMと対になっている発信TMから呼制御情報
用ブロックを用いて送られ、前記の発信SMと対になって
いるSMで受信される。応答信号には、使用ブロック番号
と信号速度を書き込む。応答信号がSMで受信されると、
パス設定が完了した事になる。

この方式によれば、周辺交換モジュール（第２図の20
1〜208）は、自分の収容している回線の状態管理と、空
塞状態の判断と、その通知を行うだけで、中央交換モジ
ュール（第２図の200）の介在なく、回線の捕捉と通信
に使用するブロックの確保が行える。

蓄積交換呼の場合は、回線交換呼の場合とは異なり、
蓄積が許される。従って、必ずしも出回線の捕捉が必要
ではないので、回線交換呼のように、前もってパス設定
を行わない。

周辺交換モジュールは、加入者線もしくは中継線から
到着したパケットに対し、パケット交換処理上必要なプ
ロトコル処理を施した後、前述のように空いたブロック
に到着順にパケットを収容し、交換動作を行う。

空ブロックが獲得できなければ、例えば発信周辺交換
モジュールにて蓄積を行う。また出回線が捕捉できなけ
れば、例えば受信周辺交換モジュールにて蓄積を行う。

尚、前述のように、蓄積交換呼の通信情報を収容する
ブロックの数と、フレーム内での位置は一定ではない。
しかし、１つのブロックに複数の呼の通信情報が収容さ
れる事はない。そこで、ブロックのヘッダ部には、回線
交換呼の場合には、使用ブロック番号を書き込んだが、
蓄積交換呼の場合は、呼番号を書き込んで他の呼と区別
する。後で述べるチャネルマッチ論理に従えば、ある一
対の発着周辺交換モジュールのみに注目したとき、その
間で送受信されるブロックの順序が入れ換わる事はな
い。

次に本発明の要部となる中央交換モジュール（CM）
（第２図における200）の基本構成を第１図に示す。図
示しないｎ個の送信側周辺交換モジュール（FM）とそれ
ぞれ接続するｎ本のモジュール間伝送路141〜14nに対応
して、ｎ個の時間スイッチ（Ｔ）111〜11nを設け、更に
それらの時間スイッチの出力を、空間スイッチ（Ｓ）10
3のｎ本の入力に接続し、一方、空間スイッチ103のｎ本
の出力は、それぞれ図示しないｎ個の受信側周辺交換モ
ジュール（FM）にｎ本のモジュール間伝送路15〜15nを
介して接続する。

セレクタ131〜13nは、回線交換呼用ブロックと蓄積交
換呼用ブロックを選択するもので、前者は入ハイウェイ
から直接それぞれに接続する時間スイッチ111〜11nへ、
後者はパケットバッファ121〜12nを経たものを、時間ス
イッチ111〜11nへ送出するよう選択を行う。

各パケットバッファ121〜12nは、パケット読出し制御
論理回路101によって制御される。また、各時間スイッ
チ111〜11nは、チャネルマッチ論理回路102によって制
御される。パケット読出し制御論理回路101,チャネルマ
ッチ論理回路102はいずれもワイヤード論理である。

空間スイッチ103は、各ブロックのヘッダの宛先アド
レスにより自律的にスイッチングする。いわゆる自己ル
ーティングスイッチであり、色々な構成が考えられる。
第９図にその一例を示す。ここでは、各宛先対応にセレ
クタ511〜51nを設け、切替アドレス発生回路521〜52nで
ヘッダ情報をもとに、切替アドレスを発生して、切替え
るという単純な構成をとっている。タイミングを合わせ
るために、リタイミング回路501〜50nを設けてある。

中央交換モジュールCMは基本的には上記の空間スイッ
チ機能を持つものである。しかし、単純な空間スイッチ
では、複数の異なる周辺交換モジュールから同時刻に同
じ宛先を持ったブロックが到着した時に、交換不能とな
る。時間スイッチ111〜11nはこのような場合にブロック
の時間的位置を入れ換えるためにある。この時間スイッ
チ111〜11nを制御するチャネルマッチ論理回路102につ
いで次に説明する。

第10図に、チャネルマッチ論理部のブロック図を示
す。図において、時間スイッチ111〜11n及び空間スイッ
チ103は第１図に説明したものと同じである。

チャネルマッチ論理回路102は、アドレス多重器601,1
次リク管理メモリ602,2次リンク管理メモリ603,アドレ
ス計算部604から成る。尚、ここで言う「１次リンク」
は空間スイッチ103の入側リンクであり、「２次リン
ク」は空間スイッチ103の出側リンクである。

伝送路を介して伝送されてきた情報は時間スイッチ11
1〜11nの前でヘッダが読み出され、アドレス多重器601
で多重される。ヘッダの内容のうち、発信アドレス（S
A）は１次リンク管理メモリ602の読み出しアドレスと
し、宛先アドレス（DA）は２次リンク管理メモリ603の
読み出しアドレスとする。１次リンク管理メモリ602に
は周辺交換モジュール（FM）対応に１次リンクの各ブロ
ックの空塞状態が、２次リンク管理メモリ603には周辺
交換モジュール（FM）対応に２次リンクの各ブロックの
空塞状態が書き込まれている。

尚、ノンブロック通話路とするため空間スイッチ103
は動作速度を２倍とする。従って、空間スイッチ内のブ
ロック数としては１フレームサイクルで入力されるブロ
ックの２倍ある。

以上のような構成によりフレーム内のある時点で見る
と、そのフレーム内で、１次リンク,2次リンクそれぞれ
の、何番目のブロックが空いているかがわかる。

第11図で更に具体的に説明する。図は入側ｉ番目の周
辺交換モジュールから出側ｊ番目の周辺交換モジュール
へ宛てたブロックが入って来たところを表している。
（図では１は塞がり、０は空きを示す。）アドレス計
算部604は発信アドレス＃i,宛先アドレス＃ｊでそれぞ
れ１次リンク管理メモリ602,2次リンク管理メモリ603の
内容を読み出す。両者のオアをとって共通に空いてい
るところを求め、フレームの１番先頭に近い空きを、
このブロックが時間スイッチに書かれるべきアドレスと
する。使用した位置は、０を１に書き換え、１次リ
ンク管理メモリ602,2次リンク管理メモリ603へフィード
バックする。

このようにして到着したブロックを、上記書き込みア
ドレスに基づいてそれぞれの時間スイッチ111〜11nにラ
ンダムライトするとともに、１次リンク管理メモリ602,
2次リンク管理メモリ603を書き換えていき、１フレーム
分の処理が済んだらシーケンシャルリードによって、空
間スイッチ103へ送出すれば、空間スイッチ103でのスイ
ッチングにおいて、ブロックの衝突は起こらない。尚、
上記説明において、時間スイッチ111〜11nはライト面と
リード面を持ち、それを交互に使う、いわゆるダブルバ
ッファ構成されている事とした。またランダムライト，
シーケンスシャルリードとして説明したが、シーケンシ
ャルライト，ランダムリードでも同様の機能は得られる
ように構成できる。

回線交換呼については、以上のチャネルマッチ論理に
よって制御してやれば問題ない。回線交換呼の場合、既
に述べたように、最初にパス設定を行い出回線を確保す
るので、回線の数を越えた数の同一宛先を持つブロック
が到着する可能性が無い。従って、ブロックの順序入れ
換えは必ずそのフレーム内で行う事ができる。

一方、蓄積交換呼については既に述べたように、通信
に先立ってパス設定を行わず、回線交換呼によって使わ
れなかった空きブロックに、通信情報を収容できるだけ
収容する方式をとる。そのため、空きブロックがある限
り、同じ宛先が無制限につけられる可能性があり、１つ
のフレーム内では、ブロックの衝突が起こらないように
完全には入れ換えが行えない。しかし、前記チャネルマ
ッチ論理は、フレーム単位の動作しか行う事ができな
い。この問題に対処するために、第１図に示すようにパ
ケットバッファ121〜12nとパケットバッファ読出し制御
論理回路101を設けた。

次に、第12図を用いてパケットバッファ121〜12nを、
第13図を用いてパケットバッファ読出し制御論理回路10
1を詳細に説明する。

第12図において、例えば＃１の入ハイウェイ141上
に、パケット交換呼を収容したブロックがあり、これが
レジスタ701とセレクタ131に到着したとする。レジスタ
701は、ブロックのヘッダ情報により、そのブロックが
蓄積交換呼用である事を知ると、セレクタ131の接続
を、パケットバッファ121側へ切替えるとともに、回線
交換呼ではないという信号（Ｃ）を発生させる。

レジスタ701はヘッダ内の宛先アドレス（DA）を読み
出す。宛先アドレス（DA）により、分配器702を設定
し、宛先アドレスに対応するバッファ（711〜71nのうち
の１つ）へブロックを蓄積する。

一方、宛先アドレス（DA）は、デコーダ703によりデ
コードされ、アップダウンカウンタ721〜72nのうち上記
バッファに対応するものをカウントアップする。即ち、
アップダウンカウンタ721〜72nは、それぞれバッファ71
1〜71nの蓄積ブロック数をカウントしている。これらの
蓄積ブロック数は、ゲート731〜73nを経て、優先論理回
路704に入力される。ゲート731〜73nの機能は後述す
る。

優先論理回路704は、入力されたｎ個の蓄積ブロック
数のうち、最大であるもののカウンタ番号、即ちバッフ
ァ番号を出力するものである。この番号はデコーダ705
でデコードされ、前記の信号（Ｃ）でタイミングをとら
れてその時に選択されたバッファ番号のみに、リードク
ロック（RCK）を発生する。このリードクロック（RCK）
により、その時点で最も蓄積ブロック数の多いバッファ
が読み出される。セレクタ131も前記の信号（Ｃ）で動
作し、読み出されたブロックを時間スイッチ111に送出
する。尚、これと同時にリードクロック（RCK）はアッ
プダウンカウンタ721〜72nのうち該当するものをカウン
トダウンする。更にリードクロック（RCK）はまた、カ
ウンタ741〜74nのうち該当するものをカウントする。カ
ウンタ741〜74nは実際に読み出されたブロックの数を、
バッファ対応にカウントするものである。カウンタ741
〜74nはリセット信号（RST）によりフレームの先頭でリ
セットされる。

尚、ここで説明した優先論理回路704の動作は一例で
あり、この他にも、例えば単に番号順に選択する方法，
乱数を用いて選択する方法等、種々考えられる。

第13図において、レジスタ801〜80nは、入ハイウェイ
141〜14nのフレームの先頭を検出し、リセット信号（RS
T）を出力するとともにそれに続く各宛先出ハイウェイ
毎の回線交換呼用ブロックの数を各宛先別に加算器811
〜81nへ取り込む。加算器811〜81nは各宛先出ハイウェ
イに対応し、それぞれ全入ハイウェイの、その宛先出ハ
イウェイへの回線交換呼用ブロックの数を加算し、更に
フレーム内に収容できる最大ブロック数との差から、各
宛先毎の許容蓄積交換呼用ブロック数を算出する。減算
器821〜82nはその算出値から常にｎを減じる。これは、
ｎ個のパケットバッファ121〜12nが同時刻に同時に、あ
る特定の宛先を持つパケット交換呼用ブロックを要求し
ても、許容数をオーバしないための手法の一例であっ
て、この目的のためには他の方法、例えば同時に要求が
あったら、若い番号のものにブロックを渡す、等種々考
えられる。一方、加算器841〜84nは、前述の実際に読み
出されたブロック数をカウントするカウンタ741〜74nお
よびその各入ハイウェイ対応のｎ面分の出力を入力とす
るもので、各宛先毎に実際に出力されたブロック数を、
全入ハイウェイに渡って加算するものである。

比較器831〜83nは、減算器821〜82nの出力値と、加算
器841〜84nの出力値をそれぞれ比較するものである。従
って、この比較器831〜83nは、あるフレーム中の蓄積交
換呼用ブロックの許容数と実際に読み出した数を常に比
較している事になる。比較した結果、許容値を上まわら
ないかぎり、出力（OK）に１を出力する。第12図におけ
るゲート731〜73nは、この信号を受けて、許容値を上ま
わった宛先番号については、優先論理回路704に対する
入力を禁止する。従って、該当する宛先に対応するバッ
ファからは、それ以降ブロックは読み出されなくなる。

尚、本実施例では、レジスタ801〜80nにおいて、特定
のフィールドを読み込み、宛先出ハイウェイ別の回線交
換情報用ブロック数を得ているが、前述した呼設定の際
に用いる、呼制御情報用ブロックの内容に基づいて、設
定された呼を宛先別に計数してこれを得る事も可能であ
る。

以上説明したように、パケットバッファ読出し制御論
理回路101と、パケットバッファ121〜12nの動作は全
て、ワイヤーロジックで行う事ができる。

以上、本発明の時分割通話路装置の実施例を述べ、ま
た、それを用いた、中央交換モジュールを中心に置き、
周辺交換モジュールを分散配置した、スター形の分散交
換システムであって、しかも回線交換情報と蓄積交換情
報を統合して扱える、統合交換システムが構築できるこ
とを示したが、本発明はこのようなシステムに限るもの
でないことはいうまでもない。

〔発明の効果〕

本発明によれば、音声等の回線交換呼は、固定的でか
つ小さい遅延時間で交換が行え、しかもバースト性を持
つ蓄積交換呼も同一の通話路を用いて交換を行える。ま
た、回線交換呼によって使用されない時間を全て蓄積交
換呼に割当てることが出来るので、効率の高い経済的な
通話路とすることができる。

さらに、本発明を用いれば、通話路を全てワイヤード
ロジックで構成することもできるため、プロセッサによ
る処理能力等に支配されず、規模に応じた処理能力を持
つ通話路を容易に構成することもできる。また、処理は
ほとんどの部分で各ハイウェイ毎に分散かつ並列的に行
わせることもできるため、処理速度を低く抑えることも
できる。

【図面の簡単な説明】

第１図は本発明の１実施例による回路ブロック図、第２
図は本発明の適用されるシステムの全体構成を示すブロ
ック図、第３図はフレーム構成の説明図、第４図はブロ
ック構成の説明図、第５図はヘッダ内容の説明図、第６
図は第２図における周辺交換モジュールのブロック図、
第７図はブロック組立動作の説明図、第８図は呼制御シ
ーケンスの説明図、第９図は第１図の空間スイッチ部を
示す図、第10図は第１図のチャネルマッチ論理回路部を
示す図、第11図は第10図の動作を説明するための図、第
12図は第１図のパケットバッファ部を示す図、第13図は
第１図のパケットバッファ読出し制御論理回路部を示す
図である。 111〜11n……時間スイッチ 103……空間スイッチ 121〜12n……パケットバッファ、 101……パケットバッファ読出し制御論理回路、 102……チャネルマッチ論理回路、 131〜13n……セレクタ、 200……中央交換モジュール、 201〜208……周辺交換モジュール。

Claims

(57)【特許請求の範囲】

【請求項１】接続制御情報と通信情報を含む固定長パケ
ットを送受信する複数の入ハイウェイおよび複数の出ハ
イウェイを収容して前記接続制御情報に基づいて前記複
数の入ハイウェイから複数の出ハイウェイへ前記固定長
パケットを交換する時分割通話路であって、前記固定長パケットは、前記接続制御情報に前記通信情
報の実時間性要否を区別する情報を有した固定長パケッ
トであり、前記複数の入ハイウェイのそれぞれは、前記固定長パケ
ットを交換されるべき宛先出ハイウェイ毎に蓄積する複
数のバッファメモリおよび前記接続制御情報に基づき前
記複数のバッファメモリの１つに前記固定長パケットを
書込む手段ならびに前記複数のバッファメモリの１つを
選択して固定長パケットを読出す手段からなる蓄積手段
と、前記入ハイウェイもしくは前記蓄積手段の出力を選
択する選択手段とを備え、前記時分割通話路は、前記接続制御情報に基づいて通信
情報が実時間性を要求する場合は前記選択手段が前記入
ハイウェイを選択して実時間性を要求しない場合は前記
選択手段が前記蓄積手段の出力を選択するよう前記選択
手段を制御する制御手段を備えたことを特徴とする時分
割通話路装置。
【請求項２】前記複数の入ハイウェイのそれぞれは、複
数の固定長パケットおよび宛先出ハイウェイ別固定長パ
ケット数を記録するフィールドを備え、前記時分割通話路は、前記複数の入ハイウェイに接続さ
れ各ハイウェイの前記フィールドを読み込む手段および
読み込んだ宛先出ハイウェイ別の固定長パケット数に応
じて前記複数の蓄積手段それぞれの読出し制御信号を発
生する手段を含む共通制御回路を前記複数の入ハイウェ
イに対して共通的に設けたことを特徴とする特許請求の
範囲第１項に記載の時分割通話路装置。