JP2545830Y2 - Ｌｅｄ表示装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は、行方向と列方向との双
方の方向に発光ダイオードが配列されたドットマトリク
ス表示ユニットによって表示を行うＬＥＤ表示装置に関
する。

【０００２】

【従来の技術】行方向と列方向との双方の方向に発光ダ
イオードが配列されたドットマトリクス表示ユニットに
は、そこに使用されている発光ダイオードの間に輝度の
差異が生じることから、この差異を補正するため従来用
いられている方法としては、例えばドットマトリクス表
示ユニットが、赤色を発光する発光ダイオードと緑色を
発光する発光ダイオードとからなる場合には、各ドット
マトリクス表示ユニット毎に、赤色発光ダイオードを発
光させる時間と緑色発光ダイオードを発光させる時間の
比率を変化させる可変抵抗器を設け、可変抵抗器を調整
することによって、２色の発光ダイオードの輝度の差異
を補正する方法が採用されていた。

【０００３】

【考案が解決しようとする課題】上記方法では、赤色の
発光ダイオードと緑色の発光ダイオードとの輝度の差異
の補正が行われるが、輝度の差異については、赤色の発
光ダイオードと緑色の発光ダイオードとの間の差異ばか
りでなく、同色の発光ダイオードであっても、その製造
上の問題等から、互いの発光ダイオードの間に輝度の差
異が生じており、この差異については、その補正が行わ
れないため、輝度にばらつきが残るという問題が生じて
いた。

【０００４】本考案は上記課題を解決するため創案され
たものであり、その目的は、ドットマトリクス表示ユニ
ットの輝度のばらつきを減少させることのできるＬＥＤ
表示装置を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
本考案のＬＥＤ表示装置は、複数の発光ダイオードが行
列状に配列されたドットマトリックス表示ユニットと、
ドットマトリックス表示ユニットの複数の発光ダイオー
ドを１行毎に順次走査するための行アドレス信号を生成
するタイミング信号発生回路と、ドットマトリックス表
示ユニットの行アドレスを行アドレス信号に応じて変化
させる行制御回路と、ドットマトリックス表示ユニット
の同一列に配列された発光ダイオードと他の同一列に配
列された発光ダイオードとの輝度のバラツキを示す輝度
データが予め全列分記録されており且つ行アドレス信号
が変化する度に輝度データが１列毎に順次読み出される
輝度データメモリ部と、当該輝度データを順次保持する
輝度データ用レジスタと、輝度データ用レジスタから出
力された輝度データをアナログの輝度信号に変換するＤ
／Ａ変換回路と、ドットマトリックス表示ユニットに表
示すべき表示データを記憶しており且つ行アドレス信号
が変化する度に１行分の表示データが順次読み出される
表示データメモリ部と、当該表示データを順次保持する
表示データ用レジスタと、ドットマトリックス表示ユニ
ットの各列の発光ダイオードを表示データ用レジスタか
ら出力された表示データの各ビットに応じて点灯させる
ための電流を各列毎に生成する回路であり且つ当該電流
をＤ／Ａ変換回路から出力された輝度信号に応じた大き
さに調節する駆動回路とを備えた構成にしている。

【０００６】

【実施例】以下に、本考案にかかるＬＥＤ表示装置の一
実施例について、図面を参照しつつ説明する。

【０００７】図１は、本考案の一実施例の電気的構成を
示すブロック線図である。図において、タイミング信号
発生回路１５からの出力１５ａは行制御回路１２に与え
られ、出力１５ｂは列制御回路１３に、出力１５ｃは輝
度信号発生回路１４に与えられている。また表示データ
メモリ部１６と輝度データメモリ部１７とにもタイミン
グ信号発生回路１５からの出力が与えられている。

【０００８】表示データメモリ部１６の出力１６ａは列
制御回路１３に送出されており、輝度データメモリ部１
７の出力１７ａは輝度信号発生回路１４に送出されてい
る。そして行制御回路１２の出力は行信号１２ａとし
て、ドットマトリクス表示ユニット１１の行方向端子に
送出されており、列制御回路１３の出力は列信号１３ａ
として、ドットマトリクス表示ユニット１１の列方向端
子に導かれている。

【０００９】そして輝度信号発生回路１４の出力１４ａ
は列制御回路１３に送出されており、列制御回路１３の
出力１３ｂと輝度信号発生回路１４の出力１４ｂとは、
外部に送出されている。また表示データメモリ部１６と
データ制御部１８とは、双方向性の接続となっている。

【００１０】以上の構成において、ドットマトリクス表
示ユニット１１、行制御回路１２、列制御回路１３、輝
度信号発生回路１４については、その構成を後に詳述す
る。またデータ制御部１８は、プログラムが格納された
ＲＯＭ、ＣＰＵチップ等を主要構成要素とするハードウ
エア上で実行されるソフトウエアによって構成されてお
り、表示データメモリ部１６は、ＲＡＭ、シフトレジス
タ等を主要構成要素するブロックとなっていて、出力１
６ａには表示データがシリアルデータとして送出され
る。また輝度データメモリ部１７は、ＲＯＭ、シフトレ
ジスタ等を主要構成要素するブロックとなっていて、出
力１７ａには、輝度データがシリアルデータとして送出
される。そして列制御部１０は、列制御回路１３と輝度
信号発生回路１４とによる構成となっている。

【００１１】図２は、ドットマトリクス表示ユニット１
１の電気的構成の詳細を示す回路図である。

【００１２】行方向には１６本の信号線が２組（Ｌ００
Ｕ〜Ｌ１５ＵおよびＬ００Ｌ〜Ｌ１５Ｌ）設けられてお
り、列方向には、行方向の信号線Ｌ００Ｕ〜Ｌ１５Ｕに
対する１６本の信号線ＵＣ００〜ＵＣ１５と、行方向の
信号線Ｌ００Ｌ〜Ｌ１５Ｌに対する１６本の信号線ＬＣ
００〜ＬＣ１５が設けられている。そして行方向の２組
の信号線Ｌ００Ｕ〜Ｌ１５Ｕ、Ｌ００Ｌ〜Ｌ１５Ｌは、
Ｌ００ＵとＬ００Ｌ、Ｌ０１ＵとＬ０１Ｌという具合
に、対応する行番号の信号線を互いに接続することによ
り、１６本の行方向端子が構成されている。

【００１３】なお行方向端子については、説明を分かり
易いものとするため、後にその構成の詳細を説明する行
制御回路１２の出力である行信号１２ａに付与された符
号Ｌ００〜Ｌ１５と同一の符号が与えられている。

【００１４】また列方向の３２本の信号線ＵＣ００〜Ｕ
Ｃ１５、ＬＣ００〜ＬＣ１５は、列方向端子を構成して
いるが、この信号線ＵＣ００〜ＵＣ１５、ＬＣ００〜Ｌ
Ｃ１５の符号については、後にその構成の詳細を説明す
る列制御回路１３の出力である列信号１３ａに付与され
た符号ＵＣ００〜ＵＣ１５、ＬＣ００〜ＬＣ１５と同一
になっている。

【００１５】また行方向の信号線Ｌ００Ｕ〜Ｌ１５Ｕ、
Ｌ００Ｌ〜Ｌ１５Ｌと列方向の信号線ＵＣ００〜ＵＣ１
５、ＬＣ００〜ＬＣ１５との交点Ｒ００００〜Ｒ１５１
５、Ｇ００００〜Ｇ１５１５の全てには、図３に示すよ
うに、行方向の信号線Ｌ００Ｕ〜Ｌ１５Ｕ、Ｌ００Ｌ〜
Ｌ１５Ｌにアノードが接続され、列方向の信号線ＵＣ０
０〜ＵＣ１５、ＬＣ００〜ＬＣ１５にカソードが接続さ
れた発光ダイオードＤが設けられている。

【００１６】そして付与された符号の最初の文字がＲで
ある交点に設けられた発光ダイオードの発光色は赤色と
なっており、Ｇである交点に設けられた発光ダイオード
の発光色は緑色となっている。また交点Ｒ００００〜Ｒ
００１５に設けられた１６個の発光ダイオードは第１行
の行方向の発光ダイオードの組を構成しており、交点Ｇ
００００〜Ｇ００１５に設けられた１６個の発光ダイオ
ードは、第２の行方向の発光ダイオードの組を構成して
いる。このことは以下同様となっている。

【００１７】図４は、行制御回路１２の電気的構成の詳
細を示す回路図である。

【００１８】タイミング信号発生回路１５からの出力１
５ａは、行番号を示す４ビットの信号線ＬＮＯとイネー
ブル信号ＥＮとなっていて、これらは共にデコーダ１２
１に導かれている。そしてデコーダ１２１の１６本の出
力の各々には、それぞれに対応して設けられた抵抗Ｒ０
０〜Ｒ１５の一方の端子が接続されており、抵抗Ｒ００
〜Ｒ１５の他方の端子の各々は、それぞれの抵抗Ｒ００
〜Ｒ１５に対応して設けられたＰＮＰトランジスタＱ０
０〜Ｑ１５のベースに導かれている。また１６個のトラ
ンジスタＱ００〜Ｑ１５のエミッタは全てがプラス電源
Ｐに接続されている。そして各トランジスタＱ００〜Ｑ
１５のコレクタは、行信号１２ａを送出する信号線Ｌ０
０〜Ｌ１５として、ドットマトリクス表示ユニット１１
の行方向端子に導かれている。

【００１９】図５は、列制御回路１３の電気的構成の詳
細を示す回路図である。

【００２０】列制御回路１３は、２組の同一構成の回路
（ブロック１３１Ｕ、１３１Ｌにより示す）によって構
成されているので、ブロック１３１Ｕの構成についての
説明を行う。

【００２１】タイミング信号発生回路１５からの出力１
５ｂは、ラッチクロックＬＣＫとシフトクロックＣＫ１
であり、表示データメモリ部１６の出力１６ａは、表示
データＵＤ１、ＬＤ１となっている。また輝度信号発生
回路１４の出力１４ａは、輝度信号ＬＶＵ、ＬＶＬであ
る。

【００２２】１６ビット構成のシフトレジスタ１３２
（表示データ用レジスタ）のシリアルデータ入力には表
示データＵＤ１が導かれており、クロック入力にはシフ
トクロックＣＫ１が接続されている。そしてシフトレジ
スタ１３２の１６ビットのパラレル出力は、同一ビット
数のラッチ回路１３３に送出されている。またシフトレ
ジスタ１３２のシリアル出力ＵＯＵＴ１は、外部に送出
されている。

【００２３】ラッチ回路１３３のクロック入力には、ラ
ッチクロックＬＣＫが導入されており、ラッチ回路１３
３の１６ビットの出力は、各々の出力に対応して設けら
れた駆動回路Ｋ００〜Ｋ１５に導かれている。またこの
駆動回路Ｋ００〜Ｋ１５の全てには、輝度信号ＬＶＵが
与えられている。そして駆動回路Ｋ００〜Ｋ１５の出力
は、列信号１３ａを送出する出力ＵＣ００〜ＵＣ１５と
してドットマトリクス表示ユニット１１の列方向端子に
導かれている。

【００２４】駆動回路Ｋ００〜Ｋ１５は、その全てが同
一の構成となっているので、駆動回路Ｋ０１について、
その詳細を説明する。

【００２５】駆動回路Ｋ０１は、図６に示すように、輝
度信号ＬＶＵが、抵抗Ｒ２１を介して、トランジスタＱ
２１のベースとトランジスタＱ２３のコレクタに接続さ
れており、トランジスタＱ２３のベースには、抵抗Ｒ２
２を介して、ラッチ回路１３３の出力ＬＡＯＵＴが導か
れている。またトランジスタＱ２３のエミッタは接地さ
れている。

【００２６】トランジスタＱ２１のエミッタはトランジ
スタＱ２２のベースに接続されており、トランジスタＱ
２１のコレクタとトランジスタＱ２２のコレクタとは互
いに接続されて出力ＵＣ０１を構成している。またトラ
ンジスタＱ２２のエミッタは、抵抗Ｒ２２を介して接地
されている。

【００２７】図５に戻る。ブロック１３１Ｕとブロック
１３１Ｌとは構成が同一であるが、ブロック１３１Ｌで
は、表示データはＵＤ１からＬＤ１に代わっており、輝
度信号はＬＶＵからＬＶＬに代わっている。そしてシフ
トレジスタからのシリアル出力はＬＯＵＴ１となってい
る。またドットマトリクス表示ユニット１１への出力
は、ＬＣ００〜ＬＣ１５となっている。

【００２８】図７は、輝度信号発生回路１４の電気的構
成の詳細を示す回路図である。

【００２９】輝度信号発生回路１４は、２組の同一構成
の回路（ブロック１４１Ｕ、１４１Ｌにより示す）によ
って構成されているので、ブロック１４１Ｕについての
構成の説明を行う。

【００３０】タイミング信号発生回路１５からの出力１
５ｂは、ラッチクロックＬＣＫ（列制御回路１３に導か
れているラッチクロックＬＣＫと同一）とシフトクロッ
クＣＫ２であり、輝度データメモリ部１７の出力１７ａ
は、輝度データＵＤ２、ＬＤ２となっている。

【００３１】４ビット構成のシフトレジスタ１４２（輝
度データ用レジスタ）のシリアルデータ入力には輝度デ
ータＵＤ２が導かれており、クロック入力にはシフトク
ロックＣＫ２が接続されている。そしてシフトクロック
１４２の４ビットのパラレル出力は、同一ビット数のラ
ッチ回路１４３に送出されている。またシフトレジスタ
１４２のシリアル出力ＵＯＵＴ２は、外部に送出されて
いる。ラッチ回路１４３の出力はＤ／Ａ変換回路１４４
に導かれており、Ｄ／Ａ変換回路１４４の出力は、電圧
変換回路１４５に与えられている。そして電圧変換回路
１４５の出力でありアナログ信号である輝度信号ＬＶＵ
は、列制御回路１３に送出されている。

【００３２】ブロック１４１Ｕとブロック１４１Ｌとは
構成が同一であるが、ブロック１４１Ｌでは、輝度デー
タがＵＤ１からＬＤ１に代わっている。また輝度信号
は、ブロック１４１Ｌでは、ＬＶＬとなっている。そし
てシフトレジスタからのシリアル出力はＬＯＵＴ２とな
っている。

【００３３】図８は、本考案の一実施例の主要信号の様
子を示すタイミングチャートである。必要に応じて同図
を参照しつつ、本考案の一実施例の動作について以下に
説明する。

【００３４】最初に、輝度データを輝度データメモリ部
１７に格納する方法について説明する。ドットマトリク
ス表示ユニット１１の信号線Ｌ００Ｕにアノードが接続
されている１６個の発光ダイオードのそれぞれに等しい
電流を流すことによって、第１行の行方向の発光ダイオ
ードの組を発光させ、その輝度の総量を検出する。そし
て１６個の発光ダイオードに流れる電流の総量を変化さ
せることにより（各発光ダイオードに流れる電流は等し
くしておく）、その輝度が予め設定した輝度となるよう
する。このときの電流値と予め設定した基準値との差異
を輝度データとする。以下同様の方法により、信号線Ｌ
０１Ｕ〜Ｌ１５Ｕ、Ｌ００Ｌ〜Ｌ１５Ｌの各々の発光ダ
イオードの組毎に輝度データを検出する。そして検出し
た輝度データを、輝度データメモリ部１７内部のＲＯＭ
に格納する。

【００３５】次に、駆動回路Ｋ０１の動作について説明
する。ラッチ回路１３３の出力ＬＡＯＵＴがＨレベルと
なったときには、トランジスタＱ２３がオンとなるた
め、トランジスタＱ２１、Ｑ２２がオフとなる。また出
力ＬＡＯＵＴがＬレベルとなったときには、抵抗Ｒ２２
の値と輝度信号ＬＶＵの電圧とによって定まる定電流源
として、トランジスタＱ２２は動作することとなり、そ
の電流値は、抵抗Ｒ２２の値が変化しないことから、輝
度信号ＬＶＵに対応して定まる。また輝度信号発生回路
１４内に設けられ、その出力が駆動回路Ｋ００〜Ｋ１５
に導かれている電圧変換回路１４５は、Ｄ／Ａ変換回路
１４４の出力を、駆動回路Ｋ０１に適合させるため、電
圧の変化幅の圧縮と電圧のシフトとを行う。

【００３６】次に行制御回路１２の動作について説明す
る。行制御回路１２を構成するデコーダ１２１は、イネ
ーブル信号ＥＮがＬレベルであるとき、信号線ＬＮＯが
示す値に対応する出力がＬレベルとなる。また信号線Ｌ
ＮＯの値は、０から１５に向かって増加することを繰り
返す。そのため電流は、信号線Ｌ００から信号線Ｌ１５
の順序で繰り返し供給される。

【００３７】つまり、図８の時刻Ｔ５以前では、信号線
ＬＮＯの示す値が０であるとすると、イネーブル信号Ｅ
ＮがＨレベルとなる時刻Ｔ４以前には、信号線Ｌ００に
電流が供給されることになる。また時刻Ｔ５以後にはそ
の値が１となるので、イネーブル信号ＥＮがＬレベルと
なる時刻Ｔ６以後には、信号線Ｌ０１に電流が供給され
る。

【００３８】上記動作と並行して、時刻Ｔ４以前には、
列制御回路１３のラッチ回路１３３には信号線Ｌ００Ｕ
に対応する表示データが格納され、時刻Ｔ６以後には、
信号線Ｌ０１Ｕに対応する表示データが格納されていな
ければならない。また輝度信号発生回路１４のラッチ回
路１４３についても同様であって、時刻Ｔ４以前には信
号線Ｌ００Ｕに対応する輝度データが格納され、時刻Ｔ
６以後には、信号線Ｌ０１Ｕに対応する輝度データが格
納されていなければならない。

【００３９】そのため信号線Ｌ０１Ｕに対応する表示デ
ータは、時刻Ｔ７以後において、表示データメモリ部１
６より、シリアルデータ（Ｄ１５〜Ｄ０により示す）と
して送出される。送出されたシリアルデータ（Ｄ１５〜
Ｄ０により示す）は、シフトクロックＣＫ１に現れるパ
ルスＰ１の立ち上がり時に入力を行うシフトレジスタ１
３２によってその内部に読み取られる。そして時刻Ｔ３
となったときには、シフトレジスタ１３２に１６ビット
の表示データが格納され、ラッチ回路１３３の入力に与
えられる。

【００４０】ラッチ回路１３３は、ラッチクロックＬＣ
ＫのパルスＰ２の立ち上がりにおいて、シフトレジスタ
１３２によって入力された表示データの読み込みを行
う。つまり時刻Ｔ５において、信号線Ｌ０１Ｕに対応す
る表示データがラッチ回路１３３に用意されることとな
る。輝度データの読み込みも同様であって、シフトクロ
ックＣＫ２に現れるパルスＰ３の立ち上がり時に、輝度
データメモリ部１７よりシリアルデータとして送出され
る輝度データ（Ｄ３Ｌ〜Ｄ０Ｌにより示す）がシフトレ
ジスタ１４２に入力される。そして時刻Ｔ５において、
シフトレジスタ１４２に読み込まれた輝度データがラッ
チ回路１４３に移される。

【００４１】ラッチ回路１４３に移された輝度データ
は、Ｄ／Ａ変換回路１４４によってアナログ信号に変換
された後、電圧変換回路１４５によって駆動回路Ｋ００
〜Ｋ１５に適合する電圧に変換され、駆動回路Ｋ００〜
Ｋ１５に与えられる。つまり信号線Ｌ０１Ｕに対応する
輝度信号ＬＶＵが用意されることになる。そのため、時
刻Ｔ６以後においては、信号線Ｌ０１Ｕに電流が供給さ
れる。また駆動回路Ｋ００〜Ｋ１５は、表示データＵＤ
１に従ってオン、およびオフに設定されると共に、オン
状態に設定された駆動回路に流れる電流の値は、輝度デ
ータによって示された値となる。つまり信号線Ｌ０１Ｕ
に接続され、対応する駆動回路Ｋ００〜Ｋ１５がオンに
設定された発光ダイオードには、輝度データに対応した
電流が流れる。

【００４２】またこの表示動作と並行して、信号線Ｌ０
２Ｕに対応する表示データ（Ｄ１５Ｎ、Ｄ１４Ｎ・・・
により示す）がシフトレジスタ１３２によって読み取ら
れると共に、同信号線に対応する輝度データ（Ｄ３ＬＮ
・・・により示す）がシフトレジスタ１４２によって読
み取られる。以下同様の繰り返しとなる。また信号線Ｌ
００Ｌ〜Ｌ１５Ｌの側についても同様の動作となる。

【００４３】なお本考案は上記実施例に限定されず、ド
ットマトリクス表示ユニット１１の個数については１個
とした場合について説明したが、ドットマトリクス表示
ユニット１１の個数と列制御部１０および行制御回路１
２の個数とを同一とし、シフトレジスタ１３２の出力Ｕ
ＯＵＴ１、ＬＯＵＴ１については、その後に続くシフト
レジスタのデータ入力に導き、シフトレジスタ１４２の
出力ＵＯＵＴ２、ＬＯＵＴ２についても同様の接続とす
ると共に、シフトクロックＣＫ１、ＣＫ２、ラッチクロ
ックＬＣＫ等を共通とすることにより、任意の個数のド
ットマトリクス表示ユニット１１を連ねた構成とするこ
とが可能である。

【００４４】また輝度データについては４ビットとした
場合について説明したが、その他のビット数として、例
えば５ビット等の構成とすることが可能である。

【００４５】また行制御回路１２から電流が供給され、
列制御回路１３に電流が流れ込む構成とした場合につい
て説明したが、列制御回路から電流が供給され、行制御
回路に電流が流れ込む構成の場合にも同様に適用するこ
とが可能である（この場合には、輝度信号ＬＶＵ、ＬＶ
Ｃに従ってその電流値が変化する定電流源により、ドッ
トマトリクス表示ユニットに電流を供給する構成とな
る）。

【００４６】

【考案の効果】以上、本考案に係るＬＥＤ表示装置は、
ドットマトリックス表示ユニットの同一列に配列された
発光ダイオードと他の同一列に配列された発光ダイオー
ドとの輝度のバラッキを示す輝度データに応じて発光ダ
イオードに供給する電流を調節して輝度のバラッキを行
単位で補正する構成となっているので、ドットマトリッ
クス表示ユニットの輝度のバラツキを減少させることが
可能になる。また、輝度データメモリ部、Ｄ／Ａ変換回
路等に高速性が要求されず、装置全体が大幅にコストア
ップするということもない。

【図面の簡単な説明】

【図１】本考案の一実施例の電気的構成を示すブロック
線図である。

【図２】ドットマトリクス表示ユニットの電気的構成の
詳細を示す回路図である。

【図３】ドットマトリクス表示ユニットのダイオードの
接続を示す回路図である。

【図４】行制御回路の電気的構成の詳細を示す回路図で
ある。

【図５】列制御回路の電気的構成の詳細を示す回路図で
ある。

【図６】駆動回路の電気的構成の詳細を示す回路図であ
る。

【図７】輝度信号発生回路の電気的構成の詳細を示す回
路図である。

【図８】本考案の一実施例の主要信号の様子を示すタイ
ミングチャートである。

【符号の説明】

１０ 列制御部 １１ ドットマトリクス表示ユニット １２ 行制御回路 １２ａ 行信号 １３ａ 列信号 １７ 輝度データメモリ部

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 複数の発光ダイオードが行列状に配列さ
   れたドットマトリックス表示ユニットと、ドットマトリ
   ックス表示ユニットの複数の発光ダイオードを１行毎に
   順次走査するための行アドレス信号を生成するタイミン
   グ信号発生回路と、ドットマトリックス表示ユニットの
   行アドレスを行アドレス信号に応じて変化させる行制御
   回路と、ドットマトリックス表示ユニットの同一列に配
   列された発光ダイオードと他の同一列に配列された発光
   ダイオードとの輝度のバラツキを示す輝度データが予め
   全列分記録されており且つ行アドレス信号が変化する度
   に輝度データが１列毎に順次読み出される輝度データメ
   モリ部と、当該輝度データを順次保持する輝度データ用
   レジスタと、輝度データ用レジスタから出力された輝度
   データをアナログの輝度信号に変換するＤ／Ａ変換回路
   と、ドットマトリックス表示ユニットに表示すべき表示
   データを記憶しており且つ行アドレス信号が変化する度
   に１行分の表示データが順次読み出される表示データメ
   モリ部と、当該表示データを順次保持する表示データ用
   レジスタと、ドットマトリックス表示ユニットの各列の
   発光ダイオードを表示データ用ルジスタから出力された
   表示データの各ビットに応じて点灯させるための電流を
   各列毎に生成する回路であり且つ当該電流をＤ／Ａ変換
   回路から出力された輝度信号に応じた大きさに調節する
   駆動回路とを具備していることを特徴とするＬＥＤ表示
   装置。