JP2543149Y2 - Package for storing semiconductor elements - Google Patents

Package for storing semiconductor elements

Info

Publication number
JP2543149Y2
JP2543149Y2 JP1467991U JP1467991U JP2543149Y2 JP 2543149 Y2 JP2543149 Y2 JP 2543149Y2 JP 1467991 U JP1467991 U JP 1467991U JP 1467991 U JP1467991 U JP 1467991U JP 2543149 Y2 JP2543149 Y2 JP 2543149Y2
Authority
JP
Japan
Prior art keywords
metal
insulating base
integrated circuit
semiconductor integrated
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1467991U
Other languages
Japanese (ja)
Other versions
JPH0666034U (en
Inventor
舟橋明彦
厚地孝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1467991U priority Critical patent/JP2543149Y2/en
Publication of JPH0666034U publication Critical patent/JPH0666034U/en
Application granted granted Critical
Publication of JP2543149Y2 publication Critical patent/JP2543149Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は半導体素子、特に半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージの改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to an improvement in a semiconductor device package for housing a semiconductor integrated circuit device.

【0002】[0002]

【従来技術及びその課題】従来、半導体素子、特にLSI
等の半導体集積回路素子を収容するための半導体素子収
納用パッケージは図3に示すように、アルミナセラミッ
クス等の電気絶縁材料から成り、その上面の略中央部に
半導体集積回路素子を収容するための凹部A 及び該凹部
A 周辺から底面にかけて導出されたタングステン(W) 、
モリブデン(Mo)等の高融点金属粉末から成るメタライズ
配線層22を有する絶縁基体21と、半導体集積回路素子を
外部電気回路に電気的に接続するために前記メタライズ
配線層22の絶縁基体21底面部に銀ロウ等のロウ材を介し
取着された多数の外部リードピン23と、金属製蓋体24と
から構成されており、絶縁基体21の凹部A 底面に半導体
集積回路素子25を取着収容するとともに該半導体集積回
路素子25の各電極をボンディングワイヤ26を介してメタ
ライズ配線層22に接続し、しかる後、絶縁基体21上面に
金属製蓋体24を取着させ絶縁基体21と金属製蓋体24とか
ら成る容器内部に半導体集積回路素子25を気密に封止す
ることによって最終製品としての半導体装置となる。
2. Description of the Related Art Conventionally, semiconductor devices, especially LSIs
As shown in FIG. 3, the semiconductor device housing package for housing the semiconductor integrated circuit device is made of an electrically insulating material such as alumina ceramics and has a substantially central portion of the upper surface for housing the semiconductor integrated circuit device. Recess A and the recess
A Tungsten (W) derived from the periphery to the bottom,
An insulating base 21 having a metallized wiring layer 22 made of a high melting point metal powder such as molybdenum (Mo); and a bottom surface of the insulating base 21 of the metallized wiring layer 22 for electrically connecting a semiconductor integrated circuit element to an external electric circuit. A plurality of external lead pins 23 attached via a brazing material such as silver brazing, and a metal lid 24, and a semiconductor integrated circuit element 25 is attached and housed on the bottom surface of the concave portion A of the insulating base 21. At the same time, the respective electrodes of the semiconductor integrated circuit element 25 are connected to the metallized wiring layer 22 via the bonding wires 26, and thereafter, a metal lid 24 is attached to the upper surface of the insulating base 21, so that the insulating base 21 and the metal lid The semiconductor integrated circuit element 25 is hermetically sealed inside the container formed of the semiconductor device 24 to form a semiconductor device as a final product.

【0003】尚、前記絶縁基体21はその上面にコバール
金属や42アロイ等から成る金属枠体28が予めロウ付けさ
れており、該金属枠体28に金属製蓋体24をシームウエル
ド法により溶接することによって金属製蓋体24は絶縁基
体21に取着され、容器が気密に封止される。
A metal frame 28 made of Kovar metal, 42 alloy or the like is brazed on the upper surface of the insulating base 21 in advance, and a metal lid 24 is welded to the metal frame 28 by a seam welding method. By doing so, the metal lid 24 is attached to the insulating base 21, and the container is hermetically sealed.

【0004】しかしながら、近時、半導体素子は高密度
化、高集積化が急激に進み、単位面積、単位体積あたり
の発熱量が増大し、従来の半導体素子収納用パッケージ
では半導体集積回路素子25の発生する熱を外部に良好に
放出できず、半導体集積回路素子25を該素子25自身の発
生する熱によって熱破壊を起こさせたり、特性に熱変化
を生じ、誤動作を起こさせたりするという欠点を有して
いた。
In recent years, however, semiconductor devices have rapidly increased in density and integration, and the amount of heat generated per unit area and unit volume has increased. The disadvantage is that the generated heat cannot be satisfactorily released to the outside, causing the semiconductor integrated circuit element 25 to be thermally destroyed by the heat generated by the element 25 itself, causing a thermal change in the characteristics, and causing a malfunction. Had.

【0005】そこで上記欠点を解消するため外部リード
ピン23を絶縁基体21の凹部A を設けた側の表面に等間隔
に取着し、絶縁基体21の底面に半導体集積回路素子25が
発する熱を大気中に放出するための銅や銅−タングステ
ン合金等から成るヒートシンク部材を取着した構造の半
導体素子収納用パッケージが提案されている。
Therefore, in order to solve the above-mentioned drawback, external lead pins 23 are attached at equal intervals to the surface of the insulating base 21 on the side where the recess A is provided, and the heat generated by the semiconductor integrated circuit element 25 is released to the bottom of the insulating base 21 by air. There has been proposed a package for housing a semiconductor element having a structure in which a heat sink member made of copper, a copper-tungsten alloy, or the like for discharging into the inside is attached.

【0006】かかる構造の半導体素子収納用パッケージ
によれば絶縁基体21にヒートシンク部材が取着されてい
ことから半導体集積回路素子25の発する熱はヒートシン
ク部材によって大気中に良好に放出され、その結果、半
導体集積回路素子25を低温として常に安定に作動させる
ことが可能となる。
According to the semiconductor device housing package having such a structure, since the heat sink member is attached to the insulating base 21, the heat generated by the semiconductor integrated circuit device 25 is satisfactorily released into the atmosphere by the heat sink member. The semiconductor integrated circuit element 25 can always be operated stably at a low temperature.

【0007】しかしながら、この半導体素子収納用パッ
ケージおいては、絶縁基体21の半導体集積回路素子25を
収容するための凹部A を設けた側の表面に多数の外部リ
ードピン23が被着されていることから絶縁基体21の凹部
A 内に半導体集積回路素子25を取着収容した後、絶縁基
体21に金属製蓋体24をシームウエルド法により溶接し、
容器の内部を気密封止する際、シームウエルド装置のロ
ーラ電極が外部リードピンに接触してその動きが制限さ
れ、金属製蓋体24を絶縁基体21上に確実、強固に溶接す
ることができず、その結果、半導体素子収納用パッケー
ジ内部の気密封止が不完全となり、内部に収容する半導
体集積回路素子を長期間にわたり正常、且つ安定に作動
させることができないという欠点を誘発した。
However, in this package for accommodating a semiconductor element, a large number of external lead pins 23 are attached to the surface of the insulating base 21 on the side where the recess A for accommodating the semiconductor integrated circuit element 25 is provided. From the recess of the insulating base 21
After mounting the semiconductor integrated circuit element 25 in A, a metal lid 24 is welded to the insulating base 21 by a seam welding method,
When hermetically sealing the inside of the container, the roller electrode of the seam welding device contacts the external lead pin and its movement is restricted, and the metal lid 24 cannot be reliably and firmly welded to the insulating base 21. As a result, the hermetic sealing inside the package for accommodating the semiconductor element becomes incomplete, and the semiconductor integrated circuit element accommodated therein cannot be operated normally and stably for a long period of time.

【0008】[0008]

【課題を解決するための手段】本考案は絶縁基体の一表
面に半導体素子を収容するための矩形状の凹部と半導体
素子を外部電気回路に接続するための外部リードピンと
を被着形成して成る半導体素子収納用パッケージにおい
て、前記外部リード端子は矩形状凹部の各辺延長線上の
領域を除く絶縁基体表面に取着されていることを特徴と
するものである。
According to the present invention, a rectangular recess for accommodating a semiconductor element and an external lead pin for connecting the semiconductor element to an external electric circuit are formed on one surface of an insulating substrate. The external lead terminal is attached to the surface of the insulating base except for a region on the extension of each side of the rectangular recess.

【0009】[0009]

【実施例】次に本考案を添付図面に示す実施例に基づき
詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to the embodiments shown in the accompanying drawings.

【0010】図1 及び図2 は本考案の半導体素子収納用
パッケージの一実施例を示し、1 はアルミナセラミック
ス等の電気絶縁材料から成る絶縁基体、2 はコバール金
属や42アロイ等から成る金属製の蓋体である。この絶縁
基体1 と金属製蓋体2 とで半導体集積回路素子4 を収容
するための容器3 が構成される。
FIGS. 1 and 2 show an embodiment of a package for accommodating a semiconductor device according to the present invention, wherein 1 is an insulating base made of an electrically insulating material such as alumina ceramics, and 2 is a metal made of Kovar metal or 42 alloy. The lid. The insulating base 1 and the metal lid 2 constitute a container 3 for housing the semiconductor integrated circuit element 4.

【0011】前記絶縁基体1 はその上面中央部に半導体
集積回路素子4 を収容するための断面が段状の矩形形状
の凹部B が設けてあり、該凹部B の底面には半導体集積
回路素子4 が接着材を介し取着される。
The insulating base 1 is provided with a stepped rectangular recess B for accommodating the semiconductor integrated circuit element 4 in the center of the upper surface thereof, and the bottom surface of the recess B is provided with the semiconductor integrated circuit element 4. Are attached via an adhesive.

【0012】また前記絶縁基体1 には凹部B の段部から
絶縁基体1 の上面にかけてメタライズ配線層5 が導出さ
れており、該メタライズ配線層5 の凹部B 段部には半導
体集積回路素子4 の各電極がボンディングワイヤ6 を介
して電気的に接続され、また絶縁基体1 の上面に導出さ
れた部位には外部電気回路と接続されるコバール金属(F
e-Ni-Co 合金) や42アロイ(Fe-Ni合金) から成る外部リ
ードピン7 が銀ロウ等のロウ材を介して取着される。
A metallized wiring layer 5 is extended from the step of the recess B to the upper surface of the insulating base 1 in the insulating substrate 1. The semiconductor integrated circuit element 4 is provided in the step of the concave B in the metallized wiring layer 5. Each electrode is electrically connected via a bonding wire 6, and a portion of the electrode led out to the upper surface of the insulating substrate 1 is a Kovar metal (F) connected to an external electric circuit.
External lead pins 7 made of e-Ni-Co alloy) or 42 alloy (Fe-Ni alloy) are attached via a brazing material such as silver brazing.

【0013】前記絶縁基体1 はアルミナセラミックスか
ら成る場合、例えばアルミナ(Al 2O 3 ) 、マグネシア
(MgO) 、カルシア(CaO) 等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともにこれをド
クターブレード法を採用することによってセラミックグ
リーンシート( セラミック生シート) を形成し、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施すとともに複数枚積層し、高温( 約1600℃) で焼
成することによって製作される。
When the insulating substrate 1 is made of alumina ceramics, for example, alumina (Al 2 O 3 ), magnesia
(MgO), calcia (CaO), etc., an appropriate organic solvent and a solvent are added to and mixed with a raw material powder to form a slurry, which is then formed into a ceramic green sheet (ceramic green sheet) by employing a doctor blade method. Thereafter, the ceramic green sheet is manufactured by subjecting the ceramic green sheet to appropriate punching processing, laminating a plurality of sheets, and firing at a high temperature (about 1600 ° C.).

【0014】また前記メタライズ配線層5 はタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、従来周知のスクリーン印刷法等の厚膜手法を採用す
ることによって絶縁基体1 の凹部B 段部から絶縁基体1
の上面にかけて被着形成される。
The metallized wiring layer 5 is made of a metal powder having a high melting point such as tungsten, molybdenum, manganese or the like. Substrate 1
Is formed over the upper surface of the substrate.

【0015】更に前記絶縁基体1 に被着させたメタライ
ズ配線層5 にロウ付けされる外部リードピン7 は内部に
収容する半導体集積回路素子4 を外部電気回路に電気的
に接続する作用を為し、外部リードピン7 を外部電気回
路に接続することによって内部に収容される半導体集積
回路素子4 はメタライズ配線層5 及び外部リードピン7
を介して外部電気回路に接続されることとなる。
Further, the external lead pins 7 brazed to the metallized wiring layer 5 attached to the insulating base 1 serve to electrically connect the semiconductor integrated circuit element 4 housed therein to an external electric circuit. By connecting the external lead pin 7 to an external electric circuit, the semiconductor integrated circuit element 4 accommodated therein is formed by the metallized wiring layer 5 and the external lead pin 7.
To the external electric circuit via the.

【0016】前記外部リードピン7 はコバール金属や42
アロイ等から成り、コバール金属等のインゴット( 塊)
を圧延加工法や打ち抜き加工法等、従来周知の金属加工
法を採用することによって所定のピン状に形成される。
The external lead pins 7 are made of Kovar metal or 42
Ingots made of alloys, etc.
Is formed into a predetermined pin shape by employing a conventionally known metal working method such as a rolling method or a punching method.

【0017】前記外部リードピン7 はまた図2 に示す如
く、矩形状凹部B の各辺延長線上の領域を除く絶縁基体
1 の表面に取着されており、これによって後述する矩形
状凹部B の周辺に金属製蓋体2 をシームウエルド法によ
り溶接する際、シームウエルド装置のローラ電極が外部
リードピン7 に接触することは殆どなく、金属製蓋体2
を絶縁基体1 に確実、且つ強固に取着させることができ
る。
As shown in FIG. 2, the external lead pins 7 are formed on an insulating substrate except for a region on an extension of each side of the rectangular recess B.
When the metal lid 2 is welded to the periphery of a rectangular recess B described later by the seam welding method, the roller electrode of the seam welding device does not come into contact with the external lead pin 7. Almost no metal lid 2
Can be securely and firmly attached to the insulating substrate 1.

【0018】尚、前記メタライズ配線層5 及び外部リー
ドピン7 はその露出する外表面にニッケル、金等の耐蝕
性に優れ、且つ良導電性の金属をメッキにより1.0 乃至
20.0μm の厚みに層着させておくとメタライズ配線層5
及び外部リードピン7 の酸化腐食が有効に防止されると
ともに外部リードピン7 と外部電気回路との接続及びメ
タライズ配線層5 とボンディングワイヤ6 との接続が極
めて強固となる。従って、メタライズ配線層5 及び外部
リードピン7 はその露出する外表面にニッケル、金等を
メッキにより1.0 乃至20.0μm の厚みに層着させておく
ことが好ましい。
The metallized wiring layer 5 and the external lead pins 7 are coated on the exposed outer surfaces with a metal having excellent corrosion resistance such as nickel or gold and having good conductivity by plating to a thickness of 1.0 to 1.0.
Metallized wiring layer 5 if layered to a thickness of 20.0 μm
In addition, the oxidation corrosion of the external lead pins 7 is effectively prevented, and the connection between the external lead pins 7 and the external electric circuit and the connection between the metallized wiring layer 5 and the bonding wires 6 become extremely strong. Therefore, it is preferable that the metallized wiring layer 5 and the external lead pins 7 are plated with nickel, gold, or the like on the exposed outer surfaces to a thickness of 1.0 to 20.0 μm by plating.

【0019】また前記絶縁基体1 はその底面にヒートシ
ンク部材8 が取着されており、該ヒートシンク部材8 は
半導体集積回路素子4 の発する熱を吸収するとともに大
気中に放出して半導体集積回路素子4 が高温となるのを
有効に防止し、半導体集積回路素子4を常に正常、且つ
安定に作動させる作用を為す。
A heat sink member 8 is attached to the bottom surface of the insulating base 1, and the heat sink member 8 absorbs heat generated by the semiconductor integrated circuit element 4 and discharges it to the atmosphere to release the heat to the semiconductor integrated circuit element 4. Effectively prevents the semiconductor integrated circuit element 4 from becoming high temperature, and operates to always operate the semiconductor integrated circuit element 4 normally and stably.

【0020】尚、前記ヒートシンク部材8 はコバール金
属や42アロイ等の金属から成り、絶縁基体1 の底面に予
め被着させておいたメタライズ金属層9 に銀ロウ等のロ
ウ材を介しロウ付けすることによって絶縁基体1 の底面
に取着される。
The heat sink member 8 is made of a metal such as Kovar metal or 42 alloy, and is brazed to a metallized metal layer 9 previously adhered to the bottom surface of the insulating base 1 via a brazing material such as silver brazing. Thereby, it is attached to the bottom surface of the insulating base 1.

【0021】また前記絶縁基体1 の底面に予め被着させ
ておくメタライズ金属層9 はタングテテンやモリブデン
等の高融点金属粉末から成り、タングステン等の金属粉
末に適当な有機溶剤、溶媒を添加混合して得た金属ペー
ストを従来周知のスクリーン印刷により絶縁基体1 の底
面に印刷塗布するとともに高温で焼き付けることによっ
て絶縁基体1 の底面に被着される。
The metallized metal layer 9 previously adhered to the bottom surface of the insulating substrate 1 is made of a high melting point metal powder such as tungtethene or molybdenum. The metal paste thus obtained is printed and applied on the bottom surface of the insulating substrate 1 by well-known screen printing, and is baked at a high temperature to be adhered to the bottom surface of the insulating substrate 1.

【0022】前記絶縁基体1 にはまたその凹部B 周辺に
メタライズ金属層11を介して金属枠体10が取着されてお
り、該金属枠体10には金属製蓋体3 がシームウエルド法
により溶接され、これによって容器3 が気密に封止され
る。
A metal frame 10 is attached to the insulating base 1 via a metallized metal layer 11 around the recess B. A metal lid 3 is attached to the metal frame 10 by a seam welding method. The container 3 is hermetically sealed by welding.

【0023】前記金属枠体10はコバール金属や42アロイ
等の金属から成り、金属製蓋体2 を絶縁基体1 に取着す
る際、下地金属部材として作用し、絶縁基体1 の凹部B
周辺に予め被着させておいたメタライズ金属層11に銀ロ
ウ等のロウ材を介しロウ付けすることによって絶縁基体
1 の凹部B 周辺に取着される。
The metal frame 10 is made of a metal such as Kovar metal or 42 alloy, and acts as a base metal member when attaching the metal cover 2 to the insulating base 1.
An insulating substrate is formed by brazing a metallized metal layer 11 previously deposited on the periphery with a brazing material such as silver brazing.
It is attached around the recess B of No. 1.

【0024】尚、前記メタライズ金属層11はタングステ
ン、モリブデン等の高融点金属粉末からなり、タングス
テン等の金属粉末に適当な有機溶剤、溶媒を添加混合し
て得た金属ペーストを絶縁基体1 の凹部B 周辺に従来周
知のスクリーン印刷法により印刷塗布するとともにこれ
を高温で焼き付けることによって絶縁基体1 の凹部B周
辺に被着される。
The metallized metal layer 11 is made of a metal powder having a high melting point such as tungsten or molybdenum. The area around B is printed and applied by a conventionally known screen printing method, and is baked at a high temperature to be attached around the concave section B of the insulating base 1.

【0025】かくして本考案の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部B 底面に半導体集積回路
素子4 を接着材を介し取着するとともに半導体集積回路
素子4 の各電極をメタライズ配線層5 にボンディングワ
イヤ6 を介して電気的に接続し、しかる後、絶縁基体1
の凹部B 周辺に被着させた金属枠体10に金属製蓋体2を
シームウエルド法により溶接し、容器3 の内部を気密に
封止することによって最終製品としての半導体装置とな
る。
Thus, according to the package for accommodating the semiconductor device of the present invention, the semiconductor integrated circuit device 4 is attached to the bottom surface of the concave portion B of the insulating base 1 via an adhesive, and each electrode of the semiconductor integrated circuit device 4 is metallized wiring layer 5. To the insulating substrate 1 via a bonding wire 6 and then the insulating substrate 1
The metal lid 2 is welded to the metal frame 10 attached to the periphery of the concave portion B by a seam welding method, and the inside of the container 3 is hermetically sealed to obtain a semiconductor device as a final product.

【0026】尚、前記金属製蓋体2 の金属枠体10への溶
接は金属枠体10上に金属製蓋体2 を載置するとともに該
金属製蓋体2 の外周部にシームウエルド装置のローラ電
極を摺接させながら約150A程度の高電流を印加し、金属
製蓋体2 と金属枠体10の各々の接合部を瞬間的に溶融さ
せることによって行われる。この場合、絶縁基体1 の矩
形状凹部B の各辺延長線上の領域には外部リードピン7
が存在しないためシームウエルド装置のローラ電極はそ
の摺接が自由となり、その結果、金属製蓋体2を金属枠
体10に、正確、且つ確実に溶接することができ、容器3
内部の気密封止の信頼性を極めて高いものとなすことが
可能となる。
The metal lid 2 is welded to the metal frame 10 by placing the metal lid 2 on the metal frame 10 and attaching a seam welder to the outer periphery of the metal lid 2. This is performed by applying a high current of about 150 A while sliding the roller electrodes in contact with each other to instantaneously melt the joints of the metal lid 2 and the metal frame 10. In this case, an external lead pin 7 is provided in a region on an extension of each side of the rectangular recess B of the insulating base 1.
Is not present, the sliding contact of the roller electrode of the seam welding device is free, and as a result, the metal lid 2 can be accurately and reliably welded to the metal frame 10, and the container 3
The reliability of the hermetic seal inside can be made extremely high.

【0027】[0027]

【考案の効果】本考案の半導体素子収納用パッケージに
よれば、半導体集積回路素子を外部電気回路に接続する
ための外部リードピンを半導体集積回路素子を収容する
矩形状凹部の各辺延長線上の領域を除く絶縁基体表面に
取着したことから絶縁基体に金属製蓋体をシームウエル
ド法により溶接し、容器内部を気密に封止する際、シー
ムウエルド装置のローラ電極の摺接が自由となり、その
結果、金属製蓋体を絶縁基体上に正確、且つ確実に溶接
取着することができ、これによって容器の気密封止の信
頼性を極めて高いものとなすことが可能となる。従っ
て、本考案の半導体素子収納用パッケージによれば内部
に収容する半導体集積回路素子を長期間にわたり常に正
常、且つ安定に作動させることができる。
According to the semiconductor device housing package of the present invention, external lead pins for connecting the semiconductor integrated circuit device to an external electric circuit are provided on the extension of each side of the rectangular recess accommodating the semiconductor integrated circuit device. When the metal lid is welded to the insulating substrate by the seam welding method and the inside of the container is airtightly sealed, the sliding contact of the roller electrode of the seam welding device becomes free, As a result, the metal lid can be accurately and reliably welded and attached to the insulating base, and thereby, the reliability of hermetic sealing of the container can be made extremely high. Therefore, according to the semiconductor device housing package of the present invention, the semiconductor integrated circuit device housed therein can always operate normally and stably for a long period of time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
FIG. 1 is a cross-sectional view illustrating an embodiment of a package for housing a semiconductor device according to the present invention;

【図2】図1に示すパッケージの絶縁基体の平面図であ
る。
FIG. 2 is a plan view of an insulating base of the package shown in FIG.

【符号の説明】[Explanation of symbols]

1・・・絶縁基体 2・・・金属製蓋体 3・・・容器 7・・・外部リード端子 8・・・ヒートシンク部材 10・・金属枠体 B・・・矩形状凹部 DESCRIPTION OF SYMBOLS 1 ... Insulating base 2 ... Metal lid 3 ... Container 7 ... External lead terminal 8 ... Heat sink member 10 ... Metal frame B ... Rectangular recess

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】絶縁基体の一表面に半導体素子を収容する
ための矩形状の凹部と半導体素子を外部電気回路に接続
するための外部リードピンとを被着形成して成る半導体
素子収納用パッケージにおいて、前記外部リード端子は
矩形状凹部の各辺延長線上の領域を除く絶縁基体表面に
取着されていることを特徴とする半導体素子収納用パッ
ケージ。
1. A package for housing a semiconductor element, comprising a rectangular recess for accommodating a semiconductor element on one surface of an insulating base and an external lead pin for connecting the semiconductor element to an external electric circuit. Wherein the external lead terminal is attached to the surface of the insulating base except for the region on the extension of each side of the rectangular recess.
JP1467991U 1991-02-20 1991-02-20 Package for storing semiconductor elements Expired - Lifetime JP2543149Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1467991U JP2543149Y2 (en) 1991-02-20 1991-02-20 Package for storing semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1467991U JP2543149Y2 (en) 1991-02-20 1991-02-20 Package for storing semiconductor elements

Publications (2)

Publication Number Publication Date
JPH0666034U JPH0666034U (en) 1994-09-16
JP2543149Y2 true JP2543149Y2 (en) 1997-08-06

Family

ID=11867903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1467991U Expired - Lifetime JP2543149Y2 (en) 1991-02-20 1991-02-20 Package for storing semiconductor elements

Country Status (1)

Country Link
JP (1) JP2543149Y2 (en)

Also Published As

Publication number Publication date
JPH0666034U (en) 1994-09-16

Similar Documents

Publication Publication Date Title
JP2763446B2 (en) Package for storing semiconductor elements
JP2543149Y2 (en) Package for storing semiconductor elements
JP2883235B2 (en) Package for storing semiconductor elements
JP2543153Y2 (en) Package for storing semiconductor elements
JP2514094Y2 (en) Package for storing semiconductor devices
JP3164802B1 (en) Electronic component storage package
JP2750232B2 (en) Electronic component storage package
JP2801449B2 (en) Package for storing semiconductor elements
JP2849869B2 (en) Package for storing semiconductor elements
JP3181013B2 (en) Package for storing semiconductor elements
JP3176267B2 (en) Package for storing semiconductor elements
JP2948991B2 (en) Package for storing semiconductor elements
JP3176246B2 (en) Package for storing semiconductor elements
JP2543149Z (en)
JP2710893B2 (en) Electronic components with leads
JP2543236Y2 (en) Package for storing semiconductor elements
JPH0739235Y2 (en) Plug-in type semiconductor device storage package
JPH05144999A (en) Semiconductor element storing package
JP3181011B2 (en) Package for storing semiconductor elements
JP2670208B2 (en) Package for storing semiconductor elements
JPH0713229Y2 (en) Package for storing semiconductor devices
JPH0745962Y2 (en) Package for storing semiconductor devices
JPH0637199A (en) Package for housing semiconductor device
JPH1167950A (en) Electronic component housing package
JPH08115990A (en) Semiconductor device package

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term