JP2538897B2

JP2538897B2 - デ−タ処理装置

Info

Publication number: JP2538897B2
Application number: JP62006457A
Authority: JP
Inventors: 正和河本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-01-14
Filing date: 1987-01-14
Publication date: 1996-10-02
Anticipated expiration: 2011-10-02
Also published as: JPS63174142A

Description

【発明の詳細な説明】〔概要〕複数の機能モジュールが共通バスを介して相互に接続
されているデータ処理装置のタスクトレース方式であっ
て、データ処理装置の動作解析のためのデータ収集（デ
ータトレース）機能を、特定の処理に関するデータのみ
に限って収集するように構成することにより、データ収
集（データトレース）によるデータ処理装置の処理性能
の低下が予防され、トレースデータ蓄積用メモリの縮少
が可能となる。

〔産業上の利用分野〕

本発明は、複数の機能モジュールが共通バスを介して
相互に接続されているデータ処理装置のタスクトレース
方式に関する。

例えば、データ処理装置の障害や性能向上のために行
う内部動作解析には、データ処理装置内の制御データ等
をその処理過程に沿って収集し、解析することが有効で
ある。

又、共通バス制御方式では、複数の機能モジュールが
独自に、或いは相互に結合してデータ処理が行われる
が、これら全ての機能モジュールのデータをトレース
し、その解析を行うことは下記のように種々の問題点を
含んでいる。

即ち、集めたトレースデータから１つの処理に関する
データを抽出することは、トレースのためのオーバヘッ
ドの発生や、不要なトレースデータの蓄積のためのメモ
リ増大、更に解析のためのデータ抽出機能が必要等の不
利を生じる。

このため、このようなデータトレースを効率よく簡易
な方法で行う方式が期待される。

〔従来の技術〕

第３図は従来例を説明するブロック図を示す。第３図
中の符号40（１）〜40（６）はモジュール、符号42
（１）,42（２）はデータ収集装置、符号43はデータ収
集制御装置をそれぞれ示す。

又、符号（ａ）は共通バス、符号（ｂ）はデータ収集
用信号線、符号（ｃ）はデータ収集タイミング信号線、
符号（ｄ）は制御信号をそれぞれ示す。

尚、データ収集用信号線（ｂ）は、各モジュール40
（１）〜40（６）から共用バス（ａ）を通じて解析に必
要な信号をデータ収集装置42（１）,42（２）へ送り込
むためのものであり、データ収集タイミング信号線
（ｃ）は共用バス（ａ）の信号を利用している。

又、制御信号（ｄ）は、データ収集の開始／停止を行
ったり、又、複数のデータ収集装置42（１）,42（２）
間のデータに基準時間を与えるためのデータ収集制御信
号、及びデータの抽出のためのデータバス信号を示す。

本例は、データ収集装置42（１）,42（２）をモジュ
ール40（１）〜40（６）の外に設置した例としている
が、処理の考えとしては内装した場合も同一である。

又、本例はデータ収集装置42（１）,42（２）を４つ
のモジュール40（１）,40（２）,40（４）,40（５）
と、２つのモジュール40（３）,40（６）とにそれぞれ
対応させている。

上述の方式で、各タスクを分担処理しているモジュー
ル40（１）〜40（６）のデータトレースを行う場合、モ
ジュール40（１）〜40（６）に対応するデータ収集装置
42（１）,42（２）はデータ収集タイミング信号線
（ｃ）を確認したデータ収集制御装置43からの制御信号
（ｄ）により、データトレースを開始し、停止指示があ
るまで、各動作過程の全てのトレースデータを収集す
る。

データ収集制御装置43は、この収集された全てのトレ
ースデータから所定タスクのトレースデータを抽出し、
その抽出された所定タスクのトレースデータを解析する
ことになる。

〔発明が解決しようとする問題点〕

上述のデータ収集方式では、特定のタスクについての
トレースデータのみを収集することは出来ず、関数のな
いタスクについて動作しているモジュール40（１）〜40
（６）についてもトレースデータの収集い、その中から
必要なタスクデータの抽出を行い解析しなければならな
い。

このため、トレースデータの収集のための大容量のメ
モリを有するデータ収集装置42（１）,42（２）が必要
となり、従って構成上外部に独立した機能モジュールと
して付加する方式を取ることが必要となる。

又、タスクを分担するモジュール40（１）〜40（６）
の増加に伴い、データ収集装置42（１）,42（２）も複
数とならざるを得ず、従ってこれを同期制御するデータ
収集制御装置43も必要となる。

更に、収集した大量のトレースデータから解析するた
めに必要なタスクデータを抽出するための機能（データ
収集制御装置43内に内装）が必要になる等、このような
従来方式ではコスト面や運用上に各種の問題点が存在し
ている。

〔問題点を解決するための手段〕

第１図は本発明の原理を説明するブロック図を示す。

第１図に示す本発明の原理ブロック図は、データ処理
の単位作業（タスク）毎のタスク処理を分担するモジュ
ール１（０）〜１（ｎ）と、各モジュール１（０）〜１
（ｎ）の相互間を接続する共通バス（ａ）とを具備して
構成されている。

又、モジュール１（０）〜１（ｎ）内の１つのモジュ
ール１（ｎ）を共用メモリとして機能させ、この共用メ
モリモジュール１（ｎ）上にデータ処理の単位作業（タ
スク）毎のタスク制御を行うタスク制御ブロック14
（０）〜14（ｍ）が作成保持される。

又、タスク制御ブロック14（０）〜14（ｍ）は、トレ
ース対象表示フラグビット17a,トレース制御語からなる
トレース制御用情報領域17を具備して構成されている。

〔作用〕

共用メモリモジュール１（ｎ）以外の各モジュール１
（０）〜１（ｎ−１）は、タスク処理を行うために共用
メモリモジュール１（ｎ）上のタスク制御ブロック14
（０）〜14（ｍ）を読み書きする。

タスク対応のタスク制御ブロック14（０）〜14（ｍ）
を構成する制御用情報領域17内トレース対象表示フラグ
ビット17aが“1"にセットされている時は、トレース制
御語で示された内容に従ってそのタスクのトレースをす
る。

一方、トレース対象表示フラグビット17aが“0"の場
合は、トレース対象外のタスクとしてトレースは行わな
いように構成することにより、特定のタスクのみのトレ
ースが簡易な構成のもとに効率的に行うことが可能とな
る。

〔実施例〕

以下本発明の要旨を第１図，第２図に示す実施例によ
り具体的に説明する。

第２図は本発明の実施例を説明するブロック図を示
す。尚、全図を通じて同一符号は同一対象物を示す。

本実施例における共用メモリモジュール１（ｎ）以外
のモジュール１（ｉ）は、マイクロプロセッサ（MPU）3
1と、制御メモリ（CS）32と、トレースデータメモリ領
域33と、バス制御回路34とを具備して構成されている。

又、共用メモリモジュール１（ｎ）はバス制御回路52
と共用メモリ52とを具備し、共用メモリ52はタスク制御
ブロック領域52aとデータ領域52bとからなっている。

尚、本実施例ではタスクに対応する３つのタスク制御
ブロック14（０）〜14（２）を有する場合を例とする。

モジュール１（ｉ）は、マイクロプロセッサ（MPU）3
1及びバス制御回路34の制御のもとに、共用メモリ52上
のデータ領域52b内のデータを読出し、それをタスク制
御ブロック領域52a内制御データ（タスク制御ブロック1
4（０）〜14（２）内制御用情報領域17のデータ）に従
って加工する。

この時、もしタスク制御ブロック領域52a内制御デー
タ上のトレース対象表示フラグビット17aが“1"にセッ
トされている時は、制御用情報領域17のトレース制御語
で示されるデータアドレス、処理内容等のトレース情報
をモジュール１（ｉ）内制御メモリ（CS）32の一部に設
けたトレースデータメモリ領域33に記録する。

尚、トレース対象表示フラグビット17aが“0"にセッ
トされているモジュールは、上記トレースは行わない。
又、トレースを行う時の条件としてはエラーが発生した
モジュールに付いて主に実施されるものとする。

このようにして収集されたトレースデータは外部イン
タフェースを有するモジュール１（０）〜１（ｎ−１）
（第１図に表示する）を介して外部へ送出される。

以上の本発明の方式では、複数のモジュール１（０）
〜１（ｎ）が時分割で複数のタスクを同時に処理する場
合でも、特定の処理に限ったトレースデータを効率良く
収集することが可能となる。

又、収集用のメモリも必要最小限にすることが出来る
ため、データ収集機能を装置内に内蔵することが容易と
なるために、保守性の向上が可能となる。

〔発明の効果〕

以上のような本発明によれば、特定のタスクのみのト
レースが簡易な構成のもとに効率的に行うことが出来
る。

【図面の簡単な説明】

第１図は本発明の原理を説明するブロック図、第２図は本発明の実施例を説明するブロック図、第３図は従来例を説明するブロック図、をそれぞれ示す。図において、１（０）〜１（ｎ−１）,40（１）〜40（６）はモジュ
ール、１（ｎ）は共用メモリモジュール、 14（０）〜14（ｍ）はタスク制御ブロック、 17はトレース制御用情報領域、 17aはトレース対象表示フラグビット、 31はマイクロプロセッサ（MPU）、 32は制御メモリ（CS）、 33はトレースデータ領域、 34,51はバス制御回路、 42（１）,42（２）はデータ収集装置、 43はデータ収集制御装置、 52は共用メモリ、 52aはタスク制御ブロック領域、 52bはデータ領域、をそれぞれ示す。

Claims

(57)【特許請求の範囲】

【請求項１】複数の機能モジュールが共通バスを介して
相互に接続されており、前記複数の機能モジュールの内
の１つが共用メモリとして機能するデータ処理装置にお
いて、前記共用メモリには、前記複数の機能モジュールがデー
タ処理を分担する際のタスク制御を行うタスク制御ブロ
ックをタスク毎に設けると共に、該タスク制御ブロック
内にトレース制御用情報領域を設け、前記複数の機能モジュールが、該タスク制御ブロックに
従ってタスク処理を分担する際に、前記トレース制御用
情報領域内にセットされたトレース対象表示フラグビッ
トを当該タスク処理に関与する当該機能モジュールが判
定し、該フラグビットが有効であればデータトレースを
行うことを特徴とするデータ処理装置。