JP2538739B2 - パ―ソナルコンピュ―タシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ、特に、固定または着脱可能な磁気記憶装置のような
記憶メモリ装置によってデータ転送を制御するためのロ
ーカルプロセッサバスに直接的に結合された小型コンピ
ュータシステムインタフェース（ＳＣＳＩ）コントロー
ラを用いるパーソナルコンピュータに関する。

【０００２】

【従来の技術】一般的なパーソナルコンピュータシステ
ム及びＩＢＭパーソナルコンピュータは、特に、現代社
会の多くの部分にコンピュータパワーを提供するために
広く使用されるようになった。通常、パーソナルコンピ
ュータシステムは、単一のシステムプロセッサと、付随
する揮発性及び不揮発性メモリ、ディスプレイモニタ、
キーボード、１つ以上のディスケットドライブ、固定デ
ィスクストレージ及び選択的なプリンタを有するシステ
ムユニットからなる、デスクトップ、フロアスタンド、
またはポータブルマイクロコンピュータとして規定され
うる。これらのシステムの顕著な特徴の１つは、これら
の要素を互いに接続するためにマザーボードまたはシス
テムプレイナが使用されることである。これらのシステ
ムは、主に、単独のユーザに独立したコンピュータパワ
ーを与えるために設計され、個人的または小企業で購入
できるように安価である。このようなパーソナルコンピ
ュータシステムの例がＩＢＭ社製のパーソナルコンピュ
ータＡＴ及びＩＢＭのパーソナルシステム／２ モデル
２５、３０、Ｌ４０ＳＸ、５０、５５、６５、７０、８
０、９０及び９５である。

【０００３】これらのシステムは、２つの一般的なファ
ミリに分類される。第１のファミリは、通常、ファミリ
Ｉモデルと称され、ＩＢＭパーソナルコンピュータＡＴ
及び他の「ＩＢＭコンパチブル」マシンによって具現化
されるバスアーキテクチャを使用する。第２のファミリ
は、ファミリIIモデルと称され、ＩＢＭのパーソナルシ
ステム／２ モデル５０から９５によって具現化される
ＩＢＭのマイクロチャネルバスアーキテクチャを使用す
る。ファミリＩモデルは、典型的に、システムプロセッ
サとして広く普及しているインテルの８０８８または８
０８６マイクロプロセッサを使用した。これらのプロセ
ッサは、１メガバイトのメモリをアドレス決めする能力
を有する。ファミリIIモデルは、より高速のインテル社
製の８０２８６、８０３８６及び８０４８６マイクロプ
ロセッサを一般的には使用し、それらは、より低速なイ
ンテルの８０８６マイクロプロセッサをエミュレートす
るため実モードにおいて、または、幾つかのモデルのた
めに、１メガバイトから４ギガバイトまでアドレス範囲
を拡大するプロテクトモードにおいて動作可能である。
要約すれば、８０２８６、８０３８６及び８０４８６プ
ロセッサの実モードの特徴は、ハードウェアの互換性に
８０８６及び８０８８マイクロプロセッサ用に書かれた
ソフトウェアを提供する。

【０００４】パーソナルコンピュータの開発が進むにつ
れて、要素等のより広範な互換性を可能にする目的のた
めに、そのような装置のメーカとユーザとの間で制定さ
れた規格が提案されている。ある程度広範に受け入れら
れているような１つの規格は、記憶メモリ装置に対し
て、及び記憶メモリ装置からのデータ通信のための小型
コンピュータシステムインタフェース（ＳＣＳＩ）規格
である。この目的のために、「記憶メモリ装置」は、デ
ィジタル形式でデータを記憶することが可能な全ての装
置を含むものとして広義に規定され、特に、固定または
着脱可能な磁気憶装置（ハード及びフロッピディスクド
ライブとしても知られる）、電気光学、テープ、及び他
の記憶装置とされる。ＳＣＳＩコントローラは、本発明
に先行して公知であると共に使用されており、当業者に
は熟知されているであろう。

【０００５】従来のパーソナルコンピュータシステムに
おいて、ＳＣＳＩコントローラは、任意選択的または付
属品装置として典型的に用意されており、付属品や、入
力／出力またはＩ／Ｏバスを介してシステムによりアク
セスされる。単一超大規模集積（ＶＬＳＩ）装置または
特定用途向けＩＣ（ＡＳＩＣ）チップとしてＳＣＳＩコ
ントローラを提供すること、及びローカルプロセッサバ
スに直接的にそのコントローラの結合を提供することが
考えられている。そのようなコントローラを提供する目
的は、データ転送の高速化の点で強化された性能を達成
することである。

【０００６】記憶装置コントローラを有する従来のシス
テムにおいて、カウンタは、インクリメントまたはデク
リメントし、データ転送のアドレス及びカウントを追跡
する。転送が進行するにつれて、アドレスがインクリメ
ントされ、カウントがデクリメントされる。カウントが
０に達した時に、転送が完了する。アドレス及びカウン
トは、各転送に関して、一度に１つずつ何度も変化さ
れ、または一度に２以上インクリメントもしくはデクリ
メントされる。一度に２以上の変化が許容される場合
は、必要な論理は拡張されなければならない。

【０００７】

【発明が解決しようとする課題及び課題を解決するため
の手段】上述の点を考慮して、本発明の目的は、記憶装
置コントローラをローカルプロセッサバスに直接的に結
合することによりアドレス及びカウント機能が高性能動
作に適応できる記憶装置コントローラを提供することで
ある。

【０００８】本発明のこの目的を実現することにより、
インクリメント及びデクリメントされたカウントの解放
が進行中の転送の完了後にみ許容される状態のもとでカ
ウンタのインクリメント及びデクリメントが転送期間に
進行するため、同様の問題に対する従来の解決策と比較
して、使用されるロジックは簡略化される。

【０００９】

【実施例】本発明を具体化したマイクロコンピュータが
図１に１０で示される。コンピュータ１０は、付随する
モニタ１１、キーボード１２及びプリンタやプロッタ１
４を有する。コンピュータ１０は、カバー１５を有す
る。カバー１５は、図２に示されるように、ディジタル
データを処理及び記憶するための電源駆動のデータ処理
及び記憶要素を受け入れるために、包囲されてシールド
された容量を規定するシャーシ１９と共働する。少なく
とも、これらの要素の特定のものは、シャーシ１９上に
マウントされる多層プレイナ２０またはマザーボードに
マウントされ、上述で明らかにされたもの、並びにフロ
ッピディスクドライブ、ダイレクトアクセス記憶装置、
アクセサリカードまたは基板等の様々なフォームの他の
付随される要素を含むコンピュータ１０の要素を電気的
に相互連結するための手段を供給する。

【００１０】シャーシ１９はベース及びリアパネルを有
し（図２）、磁気または光ディスクのためのディスクド
ライブ、テープバックアップドライブ等のようなデータ
記憶装置を受け入れるための少なくとも１つの開放区画
を規定する。例示の形態において、上部区画２２は、第
１のサイズ（３．５インチドライブのようなものとして
知られる）の周辺ドライブを収納するために使用され
る。挿入されるディスケットを収納し、ディスケットを
使用して、一般に知られているように、データを受信、
記憶及び伝達することが可能な着脱可能なダイレクトア
クセス記憶装置であるフロッピディスクドライブは、上
部区画２２に供給される。

【００１１】本発明の上述の構成に関係する前に、パー
ソナルコンピュータシステム１０の一般的な動作の概略
を述べる。図３には、プレイナ２０上にマウントされた
要素、Ｉ／Ｏスロットへのプレイナの接続、パーソナル
コンピュータシステムの他のハードウェアを含む本発明
によるシステム１０のようなコンピュータシステムの種
々の要素を記載しているパーソナルコンピュータシステ
ムのブロック図が示される。ＣＰＵ３２は、プレイナに
接続される。何れかの適切なマイクロプロセッサは、Ｃ
ＰＵ３２として使用可能であるが、１つの好適なマイク
ロプロセッサは、インテル社から販売される８０３８６
である。ＣＰＵ３２は、高速ＣＰＵローカルバス３４に
より、バスインタフェースコントローラ３５、単一イン
ラインメモリモジュール（ＳＩＭＭ）としてここに示さ
れる揮発性ランダムアクセスメモリ（ＲＡＭ）３６、及
びＣＰＵ３２に対する基本的な入力／出力動作のための
命令を記憶するＢＩＯＳ ＲＯＭ３８に接続される。Ｂ
ＩＯＳ ＲＯＭ３８は、Ｉ／Ｏ装置とＣＰＵ３２の動作
システム間のインタフェースに使用されるＢＩＯＳを含
む。ＲＯＭ３８に記憶された命令は、ＢＩＯＳの実行時
間を減少させるためにＲＡＭ３６に複写可能とされる。

【００１２】本発明は、図３のシステムブロック図に特
に関連して以下に示され、本発明による装置及び方法
は、プレイナ基板の他のハードウェア構造と共に使用で
きる。例えば、システムプロセッサは、インテル社製の
８０４８６マイクロプロセッサでよい。

【００１３】図３に戻って、データ、アドレス及びコン
トロール要素からなるＣＰＵローカルバス３４は、ま
た、数理コプロセッサ３９及びスモールコンピュータシ
ステムインタフェース（ＳＣＳＩ）コントローラ４０を
ＣＰＵ３２に結合する。コンピュータの設計及びオペレ
ーションの技術分野における当業者に知られているよう
に、ＳＣＳＩコントローラ４０は、リードオンリーメモ
リ（ＲＯＭ）４１、ＲＡＭ４２並びに図の右側に示され
るＩ／Ｏ接続により容易とされるような種々のタイプの
好適な外部装置に接続または接続可能とされる。ＳＣＳ
Ｉコントローラ４０は、ハード及びフロッピディスクド
ライブとして知られる固定または着脱可能な磁気記憶装
置、電気光学的テープ及び他の記憶装置のようなコント
ロール記憶メモリ装置の記憶装置コントローラとして機
能する。

【００１４】バスインタフェースコントローラ（ＢＩ
Ｃ）３５は、ＣＰＵローカルバス３４とＩ／Ｏバス４４
を結合させる。バス４４の手段により、ＢＩＣ３５は、
Ｉ／Ｏ装置やメモリ（図示せず）にさらに接続されるマ
イクロチャネルアダプタカード４５を収納するための複
数のＩ／Ｏスロットを有するマイクロチャネルバスのよ
うな任意選択機能バスに結合される。Ｉ／Ｏバス４４
は、アドレス、データ及びコントロール要素を含む。

【００１５】Ｉ／Ｏバス４４には、グラフィック情報４
８を記憶するための、また、イメージ情報４９を記憶す
るためのビデオＲＡＭ（ＶＲＡＭ）に付随される映像信
号プロセッサ４６のような種々のＩ／Ｏ要素が結合され
る。プロセッサ４６と交換される映像信号は、ディジタ
ル−アナログコンバータ（ＤＡＣ）５０を介してモニタ
や他の表示装置に供給される。映像記録再生器、カメラ
等の自然画入出力装置として参照される装置と直接的に
ＶＳＰ４６を結合するための準備がされ、それは、形態
をとる。Ｉ／Ｏバス４４は、また、ディジタルシグナル
プロセッサ（ＤＳＰ）５１に結合される。ＤＳＰ５１
は、ＤＳＰ５１及びこのような処理に含まれるデータに
よる信号処理のためのソフトウェア命令を記憶すること
が可能な付随する命令ＲＡＭ５２及びデータＲＡＭ５４
を有する。ＤＳＰ５１は、オーディオコントローラ５５
の装備によるオーディオ入力及び出力のプロセシング
と、アナログインタフェースコントローラ５６の装備に
よる他の信号の処理を提供する。最後に、入力及び出力
がフロッピディスクドライブ、プリンタまたはプロッタ
１４、キーボード１２、マウスまたはポインティングデ
バイス（図示せず）を含む従来の周辺装置と交換される
ことにより、また、シリアルポート手段により、Ｉ／Ｏ
バス４４は、電気的消去及びプログラム可能リードオン
リメモリ（ＥＥＰＲＯＭ）５９に付随するＩ／Ｏコント
ローラ５８に結合される。

【００１６】ＳＣＳＩ記憶装置コントローラ４０により
供給される具体的な機能について説明すると、ローカル
プロセッサバス３４に対するアドレス及びカウントデー
タが適切な時間に発生されると共に過渡状態でテスト可
能とするためには、そのような機能を実現するロジック
が必要になる。さらに、上述の高性能マイクロプロセッ
サ及び比較的速いクロックレートでのパフォーマンスの
ために設計されたパーソナルコンピュータシステムにあ
っては、ほぼ、１つの転送の終わりと次の転送の始まり
との間でアドレス及びカウントデータが適切に変化され
ることを保証する必要がある。従来のカウンタは、その
ような動作を損なったり、また、禁止する制約を有す
る。本発明は、遅い動作のカウンタにより生じる如何な
る困難性をも克服しつつ、所望の機能を実現しようとす
るものである。具体的には、本発明は、転送中のデータ
ブロックに対するアドレス及びカウントデータの少なく
とも一方を追跡し、ローカルプロセッサバス３４を介し
てカウンタの状態を知らせることができる少なくとも１
つのカウンタ６０（図４）をＳＣＳＩ記憶装置コントロ
ーラ４０に設ける。データブロックの転送の始まりでカ
ウンタ６０の初期状態を示すデータのローカルプロセッ
サバスへの引き渡しを可能にし、またデータブロックの
転送中その初期状態のデータの引き渡しを継続するため
に、記憶装置コントローラ４０は、さらに、カウンタ６
０とローカルプロセッサバス３４との間に挿入されたフ
リップフロップ回路のような双安定素子６１を有する。
カウンタ６０及び双安定素子６１は、データブロックの
転送期間中にローカルプロセッサバスに引き渡されるカ
ウンタ状態データの変化を防止しつつ、データブロック
の転送期間中カウンタのインクリメント及びデクリメン
トの一方を許容する。本発明では、別々のカウンタがア
ドレスのインクリメント及びデータブロックのデクリメ
ントのそれぞれのために設けられ、それぞれは、関連の
双安定素子またはフリップフロップを有する。

【００１７】図４に記載されると共に図示された配置
で、カウンタ６０は、データブロックの転送プロセスが
進行する時に変化を許容する。しかしながら、他のバス
ロジックによる使用のためにローカルプロセッサバスに
引き渡されたデータは、バスロジックがその意図する機
能を実行するのに必要な初期開始情報を提示し続ける。
双安定素子６１はサイクルの終わりで変化し、バスに新
しい情報を引き渡すことを許容する。これは、バスタイ
ミング要求を満たしつつ、然もより少ないロジックを有
するカウンタの使用を可能とする。

【００１８】双安定素子６１が設けられると、さらにカ
ウンタ６０の変更状態を確認する必要がある。カウンタ
６０及び双安定素子６１に保持されたデータを選択的に
分岐するために、これらの素子の出力は、記憶装置コン
トローラプロセッサ等により読み出される１組のレジス
タにマルチプレクサ６２を介してマルチプレクスされ
る。マルチプレクサ６２は、どのデータ値の組をレジス
タへ持って行くかを指示され、双安定素子６１のいずれ
かの側での選択的な読み出しを可能にする。

【００１９】

【発明の効果】本発明により、ローカルプロセッサバス
に直接的に記憶装置コントローラを結合することにより
達成される高性能動作にアドレス及びカウント機能が供
給される記憶装置コントローラを提供できる。さらに、
インクリメント及びデクリメントされたカウントの解放
が進行中の転送の完了後にみ許容される状態のもとでカ
ウンタのインクリメント及びデクリメントが転送期間に
進行するので、同様の問題に対する従来の解決策と比較
して、使用されるロジックが簡略化される。

【図面の簡単な説明】

【図１】本発明を具体化するパーソナルコンピュータの
斜視図である。

【図２】シャーシ、カバー及びプレイナ基板を含むと共
に、これらの要素間の特定関係を示す、図１のパーソナ
ルコンピュータの特定要素の分解斜視図である。

【図３】図１及び図２のパーソナルコンピュータの特定
のコンポーネントのブロック図である。

【図４】図１から図３のパーソナルコンピュータの記憶
装置コントローラに組み入れられた特定の機能要素の略
図である。

【符号の説明】

６０ カウンタ ６１ フリップフロップ回路 ６２ マルチプレクサ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】高速ローカルプロセッサデータバスと、 前記高速ローカルプロセッサデータバスに直結され、デ
   ータブロックの転送の発生を前記高速ローカルプロセッ
   サデータバスを介して知らせる論理プロセッサ装置と、 前記論理プロセッサ装置及び記憶装置の間の通信を規制
   するために前記高速ローカルプロセッサデータバスに直
   結された記憶装置コントローラとを含み、 前記記憶装置コントローラは、 データブロックの転送中インクリメントされてアドレス
   データを追跡するカウンタ及びデータブロックの転送中
   デクリメントされてカウントデータを追跡するカウンタ
   よりなる1対のカウンタであって、転送中のデータブロ
   ックの対応するデータを追跡しカウンタの状態を前記高
   速ローカルプロセッサデータバスを介して知らせる1対
   のカウンタと、 前記1対のカウンタの1つ及び前記高速ローカルプロセッ
   サデータバスの間にそれぞれ挿入された1対の双安定素
   子であって、データブロックの転送の始まりで対応する
   カウンタの初期状態を示すデータの前記高速ローカルプ
   ロセッサデータバスへの引き渡しを許容し、データブロ
   ックの転送中その初期状態のデータの引き渡しを継続す
   る1対の双安定素子とを含み、 前記1対のカウンタ及び前記1対の双安定素子は対応する
   カウンタ及び双安定素子同士が共働してデータブロック
   の転送期間中前記高速ローカルプロセッサデータバスに
   引き渡されたカウンタ状態データの変更を防止しつデー
   タブロックの転送期間中前記カウンタの状態の変更を許
   容し、 前記記憶装置コントローラは前記1対のカウンタのカウ
   ンタの少なくとも一方のカウンタの出力及び対応する双
   安定素子の出力に接続されたマルチプレクサを有し、前
   記マルチプレクサはデータ転送の間前記一方のカウンタ
   の変更状態及び対応する双安定素子により引き渡された
   初期状態データを入力として受け取り、入力として受け
   取った状態表示の選択された1つを出力することを特徴
   とする、パーソナルコンピュータシステム。