JP2538739B2 - パ―ソナルコンピュ―タシステム - Google Patents

パ―ソナルコンピュ―タシステム

Info

Publication number
JP2538739B2
JP2538739B2 JP10671392A JP10671392A JP2538739B2 JP 2538739 B2 JP2538739 B2 JP 2538739B2 JP 10671392 A JP10671392 A JP 10671392A JP 10671392 A JP10671392 A JP 10671392A JP 2538739 B2 JP2538739 B2 JP 2538739B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
data
counter
transfer
pair
local processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10671392A
Other languages
English (en)
Other versions
JPH05173945A (ja )
Inventor
グレゴリー・ジェイムズ・ムーア
ドン・スティーブン・キィーナー
Original Assignee
インターナショナル・ビジネス・マシーンズ・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ、特に、固定または着脱可能な磁気記憶装置のような
記憶メモリ装置によってデータ転送を制御するためのロ
ーカルプロセッサバスに直接的に結合された小型コンピ
ュータシステムインタフェース(SCSI)コントロー
ラを用いるパーソナルコンピュータに関する。

【0002】

【従来の技術】一般的なパーソナルコンピュータシステ
ム及びIBMパーソナルコンピュータは、特に、現代社
会の多くの部分にコンピュータパワーを提供するために
広く使用されるようになった。通常、パーソナルコンピ
ュータシステムは、単一のシステムプロセッサと、付随
する揮発性及び不揮発性メモリ、ディスプレイモニタ、
キーボード、1つ以上のディスケットドライブ、固定デ
ィスクストレージ及び選択的なプリンタを有するシステ
ムユニットからなる、デスクトップ、フロアスタンド、
またはポータブルマイクロコンピュータとして規定され
うる。これらのシステムの顕著な特徴の1つは、これら
の要素を互いに接続するためにマザーボードまたはシス
テムプレイナが使用されることである。これらのシステ
ムは、主に、単独のユーザに独立したコンピュータパワ
ーを与えるために設計され、個人的または小企業で購入
できるように安価である。このようなパーソナルコンピ
ュータシステムの例がIBM社製のパーソナルコンピュ
ータAT及びIBMのパーソナルシステム/2 モデル
25、30、L40SX、50、55、65、70、8
0、90及び95である。

【0003】これらのシステムは、2つの一般的なファ
ミリに分類される。第1のファミリは、通常、ファミリ
Iモデルと称され、IBMパーソナルコンピュータAT
及び他の「IBMコンパチブル」マシンによって具現化
されるバスアーキテクチャを使用する。第2のファミリ
は、ファミリIIモデルと称され、IBMのパーソナルシ
ステム/2 モデル50から95によって具現化される
IBMのマイクロチャネルバスアーキテクチャを使用す
る。ファミリIモデルは、典型的に、システムプロセッ
サとして広く普及しているインテルの8088または8
086マイクロプロセッサを使用した。これらのプロセ
ッサは、1メガバイトのメモリをアドレス決めする能力
を有する。ファミリIIモデルは、より高速のインテル社
製の80286、80386及び80486マイクロプ
ロセッサを一般的には使用し、それらは、より低速なイ
ンテルの8086マイクロプロセッサをエミュレートす
るため実モードにおいて、または、幾つかのモデルのた
めに、1メガバイトから4ギガバイトまでアドレス範囲
を拡大するプロテクトモードにおいて動作可能である。
要約すれば、80286、80386及び80486プ
ロセッサの実モードの特徴は、ハードウェアの互換性に
8086及び8088マイクロプロセッサ用に書かれた
ソフトウェアを提供する。

【0004】パーソナルコンピュータの開発が進むにつ
れて、要素等のより広範な互換性を可能にする目的のた
めに、そのような装置のメーカとユーザとの間で制定さ
れた規格が提案されている。ある程度広範に受け入れら
れているような1つの規格は、記憶メモリ装置に対し
て、及び記憶メモリ装置からのデータ通信のための小型
コンピュータシステムインタフェース(SCSI)規格
である。この目的のために、「記憶メモリ装置」は、デ
ィジタル形式でデータを記憶することが可能な全ての装
置を含むものとして広義に規定され、特に、固定または
着脱可能な磁気憶装置(ハード及びフロッピディスクド
ライブとしても知られる)、電気光学、テープ、及び他
の記憶装置とされる。SCSIコントローラは、本発明
に先行して公知であると共に使用されており、当業者に
は熟知されているであろう。

【0005】従来のパーソナルコンピュータシステムに
おいて、SCSIコントローラは、任意選択的または付
属品装置として典型的に用意されており、付属品や、入
力/出力またはI/Oバスを介してシステムによりアク
セスされる。単一超大規模集積(VLSI)装置または
特定用途向けIC(ASIC)チップとしてSCSIコ
ントローラを提供すること、及びローカルプロセッサバ
スに直接的にそのコントローラの結合を提供することが
考えられている。そのようなコントローラを提供する目
的は、データ転送の高速化の点で強化された性能を達成
することである。

【0006】記憶装置コントローラを有する従来のシス
テムにおいて、カウンタは、インクリメントまたはデク
リメントし、データ転送のアドレス及びカウントを追跡
する。転送が進行するにつれて、アドレスがインクリメ
ントされ、カウントがデクリメントされる。カウントが
0に達した時に、転送が完了する。アドレス及びカウン
トは、各転送に関して、一度に1つずつ何度も変化さ
れ、または一度に2以上インクリメントもしくはデクリ
メントされる。一度に2以上の変化が許容される場合
は、必要な論理は拡張されなければならない。

【0007】

【発明が解決しようとする課題及び課題を解決するため
の手段】上述の点を考慮して、本発明の目的は、記憶装
置コントローラをローカルプロセッサバスに直接的に結
合することによりアドレス及びカウント機能が高性能動
作に適応できる記憶装置コントローラを提供することで
ある。

【0008】本発明のこの目的を実現することにより、
インクリメント及びデクリメントされたカウントの解放
が進行中の転送の完了後にみ許容される状態のもとでカ
ウンタのインクリメント及びデクリメントが転送期間に
進行するため、同様の問題に対する従来の解決策と比較
して、使用されるロジックは簡略化される。

【0009】

【実施例】本発明を具体化したマイクロコンピュータが
図1に10で示される。コンピュータ10は、付随する
モニタ11、キーボード12及びプリンタやプロッタ1
4を有する。コンピュータ10は、カバー15を有す
る。カバー15は、図2に示されるように、ディジタル
データを処理及び記憶するための電源駆動のデータ処理
及び記憶要素を受け入れるために、包囲されてシールド
された容量を規定するシャーシ19と共働する。少なく
とも、これらの要素の特定のものは、シャーシ19上に
マウントされる多層プレイナ20またはマザーボードに
マウントされ、上述で明らかにされたもの、並びにフロ
ッピディスクドライブ、ダイレクトアクセス記憶装置、
アクセサリカードまたは基板等の様々なフォームの他の
付随される要素を含むコンピュータ10の要素を電気的
に相互連結するための手段を供給する。

【0010】シャーシ19はベース及びリアパネルを有
し(図2)、磁気または光ディスクのためのディスクド
ライブ、テープバックアップドライブ等のようなデータ
記憶装置を受け入れるための少なくとも1つの開放区画
を規定する。例示の形態において、上部区画22は、第
1のサイズ(3.5インチドライブのようなものとして
知られる)の周辺ドライブを収納するために使用され
る。挿入されるディスケットを収納し、ディスケットを
使用して、一般に知られているように、データを受信、
記憶及び伝達することが可能な着脱可能なダイレクトア
クセス記憶装置であるフロッピディスクドライブは、上
部区画22に供給される。

【0011】本発明の上述の構成に関係する前に、パー
ソナルコンピュータシステム10の一般的な動作の概略
を述べる。図3には、プレイナ20上にマウントされた
要素、I/Oスロットへのプレイナの接続、パーソナル
コンピュータシステムの他のハードウェアを含む本発明
によるシステム10のようなコンピュータシステムの種
々の要素を記載しているパーソナルコンピュータシステ
ムのブロック図が示される。CPU32は、プレイナに
接続される。何れかの適切なマイクロプロセッサは、C
PU32として使用可能であるが、1つの好適なマイク
ロプロセッサは、インテル社から販売される80386
である。CPU32は、高速CPUローカルバス34に
より、バスインタフェースコントローラ35、単一イン
ラインメモリモジュール(SIMM)としてここに示さ
れる揮発性ランダムアクセスメモリ(RAM)36、及
びCPU32に対する基本的な入力/出力動作のための
命令を記憶するBIOS ROM38に接続される。B
IOS ROM38は、I/O装置とCPU32の動作
システム間のインタフェースに使用されるBIOSを含
む。ROM38に記憶された命令は、BIOSの実行時
間を減少させるためにRAM36に複写可能とされる。

【0012】本発明は、図3のシステムブロック図に特
に関連して以下に示され、本発明による装置及び方法
は、プレイナ基板の他のハードウェア構造と共に使用で
きる。例えば、システムプロセッサは、インテル社製の
80486マイクロプロセッサでよい。

【0013】図3に戻って、データ、アドレス及びコン
トロール要素からなるCPUローカルバス34は、ま
た、数理コプロセッサ39及びスモールコンピュータシ
ステムインタフェース(SCSI)コントローラ40を
CPU32に結合する。コンピュータの設計及びオペレ
ーションの技術分野における当業者に知られているよう
に、SCSIコントローラ40は、リードオンリーメモ
リ(ROM)41、RAM42並びに図の右側に示され
るI/O接続により容易とされるような種々のタイプの
好適な外部装置に接続または接続可能とされる。SCS
Iコントローラ40は、ハード及びフロッピディスクド
ライブとして知られる固定または着脱可能な磁気記憶装
置、電気光学的テープ及び他の記憶装置のようなコント
ロール記憶メモリ装置の記憶装置コントローラとして機
能する。

【0014】バスインタフェースコントローラ(BI
C)35は、CPUローカルバス34とI/Oバス44
を結合させる。バス44の手段により、BIC35は、
I/O装置やメモリ(図示せず)にさらに接続されるマ
イクロチャネルアダプタカード45を収納するための複
数のI/Oスロットを有するマイクロチャネルバスのよ
うな任意選択機能バスに結合される。I/Oバス44
は、アドレス、データ及びコントロール要素を含む。

【0015】I/Oバス44には、グラフィック情報4
8を記憶するための、また、イメージ情報49を記憶す
るためのビデオRAM(VRAM)に付随される映像信
号プロセッサ46のような種々のI/O要素が結合され
る。プロセッサ46と交換される映像信号は、ディジタ
ル−アナログコンバータ(DAC)50を介してモニタ
や他の表示装置に供給される。映像記録再生器、カメラ
等の自然画入出力装置として参照される装置と直接的に
VSP46を結合するための準備がされ、それは、形態
をとる。I/Oバス44は、また、ディジタルシグナル
プロセッサ(DSP)51に結合される。DSP51
は、DSP51及びこのような処理に含まれるデータに
よる信号処理のためのソフトウェア命令を記憶すること
が可能な付随する命令RAM52及びデータRAM54
を有する。DSP51は、オーディオコントローラ55
の装備によるオーディオ入力及び出力のプロセシング
と、アナログインタフェースコントローラ56の装備に
よる他の信号の処理を提供する。最後に、入力及び出力
がフロッピディスクドライブ、プリンタまたはプロッタ
14、キーボード12、マウスまたはポインティングデ
バイス(図示せず)を含む従来の周辺装置と交換される
ことにより、また、シリアルポート手段により、I/O
バス44は、電気的消去及びプログラム可能リードオン
リメモリ(EEPROM)59に付随するI/Oコント
ローラ58に結合される。

【0016】SCSI記憶装置コントローラ40により
供給される具体的な機能について説明すると、ローカル
プロセッサバス34に対するアドレス及びカウントデー
タが適切な時間に発生されると共に過渡状態でテスト可
能とするためには、そのような機能を実現するロジック
が必要になる。さらに、上述の高性能マイクロプロセッ
サ及び比較的速いクロックレートでのパフォーマンスの
ために設計されたパーソナルコンピュータシステムにあ
っては、ほぼ、1つの転送の終わりと次の転送の始まり
との間でアドレス及びカウントデータが適切に変化され
ることを保証する必要がある。従来のカウンタは、その
ような動作を損なったり、また、禁止する制約を有す
る。本発明は、遅い動作のカウンタにより生じる如何な
る困難性をも克服しつつ、所望の機能を実現しようとす
るものである。具体的には、本発明は、転送中のデータ
ブロックに対するアドレス及びカウントデータの少なく
とも一方を追跡し、ローカルプロセッサバス34を介し
てカウンタの状態を知らせることができる少なくとも1
つのカウンタ60(図4)をSCSI記憶装置コントロ
ーラ40に設ける。データブロックの転送の始まりでカ
ウンタ60の初期状態を示すデータのローカルプロセッ
サバスへの引き渡しを可能にし、またデータブロックの
転送中その初期状態のデータの引き渡しを継続するため
に、記憶装置コントローラ40は、さらに、カウンタ6
0とローカルプロセッサバス34との間に挿入されたフ
リップフロップ回路のような双安定素子61を有する。
カウンタ60及び双安定素子61は、データブロックの
転送期間中にローカルプロセッサバスに引き渡されるカ
ウンタ状態データの変化を防止しつつ、データブロック
の転送期間中カウンタのインクリメント及びデクリメン
トの一方を許容する。本発明では、別々のカウンタがア
ドレスのインクリメント及びデータブロックのデクリメ
ントのそれぞれのために設けられ、それぞれは、関連の
双安定素子またはフリップフロップを有する。

【0017】図4に記載されると共に図示された配置
で、カウンタ60は、データブロックの転送プロセスが
進行する時に変化を許容する。しかしながら、他のバス
ロジックによる使用のためにローカルプロセッサバスに
引き渡されたデータは、バスロジックがその意図する機
能を実行するのに必要な初期開始情報を提示し続ける。
双安定素子61はサイクルの終わりで変化し、バスに新
しい情報を引き渡すことを許容する。これは、バスタイ
ミング要求を満たしつつ、然もより少ないロジックを有
するカウンタの使用を可能とする。

【0018】双安定素子61が設けられると、さらにカ
ウンタ60の変更状態を確認する必要がある。カウンタ
60及び双安定素子61に保持されたデータを選択的に
分岐するために、これらの素子の出力は、記憶装置コン
トローラプロセッサ等により読み出される1組のレジス
タにマルチプレクサ62を介してマルチプレクスされ
る。マルチプレクサ62は、どのデータ値の組をレジス
タへ持って行くかを指示され、双安定素子61のいずれ
かの側での選択的な読み出しを可能にする。

【0019】

【発明の効果】本発明により、ローカルプロセッサバス
に直接的に記憶装置コントローラを結合することにより
達成される高性能動作にアドレス及びカウント機能が供
給される記憶装置コントローラを提供できる。さらに、
インクリメント及びデクリメントされたカウントの解放
が進行中の転送の完了後にみ許容される状態のもとでカ
ウンタのインクリメント及びデクリメントが転送期間に
進行するので、同様の問題に対する従来の解決策と比較
して、使用されるロジックが簡略化される。

【図面の簡単な説明】

【図1】本発明を具体化するパーソナルコンピュータの
斜視図である。

【図2】シャーシ、カバー及びプレイナ基板を含むと共
に、これらの要素間の特定関係を示す、図1のパーソナ
ルコンピュータの特定要素の分解斜視図である。

【図3】図1及び図2のパーソナルコンピュータの特定
のコンポーネントのブロック図である。

【図4】図1から図3のパーソナルコンピュータの記憶
装置コントローラに組み入れられた特定の機能要素の略
図である。

【符号の説明】

60 カウンタ 61 フリップフロップ回路 62 マルチプレクサ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】高速ローカルプロセッサデータバスと、 前記高速ローカルプロセッサデータバスに直結され、デ
    ータブロックの転送の発生を前記高速ローカルプロセッ
    サデータバスを介して知らせる論理プロセッサ装置と、 前記論理プロセッサ装置及び記憶装置の間の通信を規制
    するために前記高速ローカルプロセッサデータバスに直
    結された記憶装置コントローラとを含み、 前記記憶装置コントローラは、 データブロックの転送中インクリメントされてアドレス
    データを追跡するカウンタ及びデータブロックの転送中
    デクリメントされてカウントデータを追跡するカウンタ
    よりなる1対のカウンタであって、転送中のデータブロ
    ックの対応するデータを追跡しカウンタの状態を前記高
    速ローカルプロセッサデータバスを介して知らせる1対
    のカウンタと、 前記1対のカウンタの1つ及び前記高速ローカルプロセッ
    サデータバスの間にそれぞれ挿入された1対の双安定素
    子であって、データブロックの転送の始まりで対応する
    カウンタの初期状態を示すデータの前記高速ローカルプ
    ロセッサデータバスへの引き渡しを許容し、データブロ
    ックの転送中その初期状態のデータの引き渡しを継続す
    る1対の双安定素子とを含み、 前記1対のカウンタ及び前記1対の双安定素子は対応する
    カウンタ及び双安定素子同士が共働してデータブロック
    の転送期間中前記高速ローカルプロセッサデータバスに
    引き渡されたカウンタ状態データの変更を防止しつデー
    タブロックの転送期間中前記カウンタの状態の変更を許
    容し、 前記記憶装置コントローラは前記1対のカウンタのカウ
    ンタの少なくとも一方のカウンタの出力及び対応する双
    安定素子の出力に接続されたマルチプレクサを有し、前
    記マルチプレクサはデータ転送の間前記一方のカウンタ
    の変更状態及び対応する双安定素子により引き渡された
    初期状態データを入力として受け取り、入力として受け
    取った状態表示の選択された1つを出力することを特徴
    とする、パーソナルコンピュータシステム。
JP10671392A 1991-06-07 1992-04-24 パ―ソナルコンピュ―タシステム Expired - Lifetime JP2538739B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US712237 1991-06-07
US07712237 US5287476A (en) 1991-06-07 1991-06-07 Personal computer system with storage controller controlling data transfer

Publications (2)

Publication Number Publication Date
JPH05173945A true JPH05173945A (ja) 1993-07-13
JP2538739B2 true JP2538739B2 (ja) 1996-10-02

Family

ID=24861301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10671392A Expired - Lifetime JP2538739B2 (ja) 1991-06-07 1992-04-24 パ―ソナルコンピュ―タシステム

Country Status (4)

Country Link
US (1) US5287476A (ja)
EP (1) EP0517508A1 (ja)
JP (1) JP2538739B2 (ja)
CA (1) CA2065991C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2065989C (en) * 1991-06-07 1998-03-31 Don Steven Keener Personal computer data flow control
US5371861A (en) * 1992-09-15 1994-12-06 International Business Machines Corp. Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")
US5581790A (en) * 1994-06-07 1996-12-03 Unisys Corporation Data feeder control system for performing data integrity check while transferring predetermined number of blocks with variable bytes through a selected one of many channels
EP0752664A3 (en) * 1995-07-07 2006-04-05 Sun Microsystems, Inc. Method and apparatus for reporting data transfer between hardware and software
US5734848A (en) * 1995-07-24 1998-03-31 Symbios Logic Inc. Method and appartus for transferring data in a controller having centralized memory
US5729705A (en) * 1995-07-24 1998-03-17 Symbios Logic Inc. Method and apparatus for enhancing throughput of disk array data transfers in a controller
US6496878B1 (en) 1999-11-03 2002-12-17 International Business Machines Corporation Transfer progress alert module
US6654832B1 (en) 2000-01-18 2003-11-25 Micron Technology, Inc. Method of initializing a processor and computer system
US6591318B1 (en) * 2000-01-24 2003-07-08 Micron Technology, Inc. Computer system having reduced number of bus bridge terminals
US9201790B2 (en) * 2007-10-09 2015-12-01 Seagate Technology Llc System and method of matching data rates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0026083A1 (en) * 1979-09-19 1981-04-01 Ing. C. Olivetti & C., S.p.A. Multi-processor data processing system
DE3043723A1 (de) * 1980-11-20 1982-06-24 Pfister Gmbh Verfahren und vorrichtung zur ueberpruefung der funktionen eines anzeigesystems
US4597061B1 (en) * 1983-01-03 1998-06-09 Texas Instruments Inc Memory system using pipleline circuitry for improved system
US4630041A (en) * 1983-01-31 1986-12-16 Honeywell Information Systems Italia Enhanced reliability interrupt control apparatus
GB8432458D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
JPH01237864A (en) * 1988-03-18 1989-09-22 Fujitsu Ltd Dma transfer controller
US5187783A (en) * 1989-03-15 1993-02-16 Micral, Inc. Controller for direct memory access

Also Published As

Publication number Publication date Type
US5287476A (en) 1994-02-15 grant
CA2065991A1 (en) 1992-12-08 application
CA2065991C (en) 1996-01-02 grant
JPH05173945A (ja) 1993-07-13 application
EP0517508A1 (en) 1992-12-09 application

Similar Documents

Publication Publication Date Title
Anderson et al. PCI system architecture
US6629184B1 (en) Method and apparatus for inhibiting a selected IDE command
US7162549B2 (en) Multimode controller for intelligent and “dumb” flash cards
US5644705A (en) Method and apparatus for addressing and testing more than two ATA/IDE disk drive assemblies using an ISA bus
US5666557A (en) Method and apparatus for automatically assigning device identifiers on a parallel data bus
US6038624A (en) Real-time hardware master/slave re-initialization
US5822547A (en) Method and apparatus for providing a portable computer with hot pluggable modular bays
US5390321A (en) General purpose parallel port interface
US5875351A (en) System for requesting access to DMA channel having address not in DMA registers by replacing address of DMA register with address of requested DMA channel
US4213177A (en) Eight bit standard connector bus for sixteen bit microcomputer using mirrored memory boards
US6216191B1 (en) Field programmable gate array having a dedicated processor interface
US5987536A (en) Computer system having flash memory bios which can be accessed while protected mode operating system is running
US5572683A (en) Firmware selectable address location and size for cis byte and ability to choose between common memory mode and audio mode by using two external pins
US5996027A (en) Transmitting specific command during initial configuration step for configuring disk drive controller
US5887144A (en) Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches
US5430861A (en) Computer using optically encoded virtual memory
US4375665A (en) Eight bit standard connector bus for sixteen bit microcomputer using mirrored memory boards
US5309568A (en) Local bus design
US5426739A (en) Local bus - I/O Bus Computer Architecture
US5623697A (en) Bridge between two buses of a computer system with a direct memory access controller having a high address extension and a high count extension
US20020169022A1 (en) Method and apparatus for write protecting a gaming storage medium
US5522049A (en) Semiconductor disk device with attachable integrated circuit cards
US5734914A (en) Computer system capable of shifting voltage level of data signal between processor and system memory
EP0501456A2 (en) Video game computer provided with an optical disc drive
US5586327A (en) Extended initialization for personal data processing systems