JP2538713B2 - 電源監視回路 - Google Patents
電源監視回路Info
- Publication number
- JP2538713B2 JP2538713B2 JP2305243A JP30524390A JP2538713B2 JP 2538713 B2 JP2538713 B2 JP 2538713B2 JP 2305243 A JP2305243 A JP 2305243A JP 30524390 A JP30524390 A JP 30524390A JP 2538713 B2 JP2538713 B2 JP 2538713B2
- Authority
- JP
- Japan
- Prior art keywords
- photo
- transistor
- resistor
- diode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電圧の入力により、直流電圧が出力さ
れる直流電源の電源監視回路に関し、特に直流出力電圧
が規定値以下となる要因を、直流電源自身の故障による
ものか、または交流入力電圧が断となったことによるも
のかを区別して検出することができる電源監視回路に関
する。
れる直流電源の電源監視回路に関し、特に直流出力電圧
が規定値以下となる要因を、直流電源自身の故障による
ものか、または交流入力電圧が断となったことによるも
のかを区別して検出することができる電源監視回路に関
する。
［従来の技術］ 従来の電源監視回路においては、第６図に示すよう
に、トリガ回路を内蔵する直流電源54の前に絶縁トラン
ス50、二次側整流平滑回路51、警報接点付ヒューズ52
（またはブレーカ）、さらに警報接点付ヒューズ52のシ
ョート回路53を配置して、直流電源が故障を検出する
と、ショート回路53をトリガし、ヒューズを溶断（また
はブレーカをトリップ）させ、その警報接点により機械
的にラッチさせることによって、直流電源自身の故障に
よる出力電圧低下を端子b,cから通知していた。
に、トリガ回路を内蔵する直流電源54の前に絶縁トラン
ス50、二次側整流平滑回路51、警報接点付ヒューズ52
（またはブレーカ）、さらに警報接点付ヒューズ52のシ
ョート回路53を配置して、直流電源が故障を検出する
と、ショート回路53をトリガし、ヒューズを溶断（また
はブレーカをトリップ）させ、その警報接点により機械
的にラッチさせることによって、直流電源自身の故障に
よる出力電圧低下を端子b,cから通知していた。
一般に直流電源の故障には、過電圧，過電流，不足電
圧などがあり、これらが発生すると直流電源自身に内蔵
された保護回路により出力電圧をオフ（断）させてい
る。
圧などがあり、これらが発生すると直流電源自身に内蔵
された保護回路により出力電圧をオフ（断）させてい
る。
しかし、第６図に示す従来の回路では、不足電圧の場
合にショート回路53を動作させるようにすると、電源投
入時や瞬断または停電時も故障として検出してしまうた
め、過電圧，過電流のみを検出してショート回路を動作
させていた。
合にショート回路53を動作させるようにすると、電源投
入時や瞬断または停電時も故障として検出してしまうた
め、過電圧，過電流のみを検出してショート回路を動作
させていた。
一方、交流電圧の断は、二次側整流平滑回路51とは別
に設けた一次側整流平滑回路56の出力電圧を入力したAC
断検出回路57により検出し、端子d,eから通知してい
た。
に設けた一次側整流平滑回路56の出力電圧を入力したAC
断検出回路57により検出し、端子d,eから通知してい
た。
［発明が解決しようとする課題］ 上述した従来の回路では、直流電源が過電圧，過電流
以外の原因で出力電圧の低下を招いた場合は検出できな
いという欠点があった。もちろん、電源投入時や瞬断時
の不足電圧検出をインヒビットすれば、不足電圧故障と
いう要因も検出可能であるが、そのためのインヒビット
回路が、さらに必要になるという欠点が生じた。
以外の原因で出力電圧の低下を招いた場合は検出できな
いという欠点があった。もちろん、電源投入時や瞬断時
の不足電圧検出をインヒビットすれば、不足電圧故障と
いう要因も検出可能であるが、そのためのインヒビット
回路が、さらに必要になるという欠点が生じた。
さらに上述した従来の回路は、直流電源54が過電圧ま
たは過電流により断となり、制御回路55が働かない状態
においても、DC異常信号を送出し続けなければならな
い。そのために、ヒューズまたはブレーカによる機械的
ラッチを利用しているが、そのショート回路53は、二次
側に発生する出力電圧または出力電流の異常を検出して
送出されるトリガ信号によってトリガされることになる
ので、二次側に設けなければならず、したがって絶縁ト
ランスが必要となり、物理的に大きくなる、重い、そし
て高価になるという欠点もある。
たは過電流により断となり、制御回路55が働かない状態
においても、DC異常信号を送出し続けなければならな
い。そのために、ヒューズまたはブレーカによる機械的
ラッチを利用しているが、そのショート回路53は、二次
側に発生する出力電圧または出力電流の異常を検出して
送出されるトリガ信号によってトリガされることになる
ので、二次側に設けなければならず、したがって絶縁ト
ランスが必要となり、物理的に大きくなる、重い、そし
て高価になるという欠点もある。
［課題を解決するための手段］ 本発明の電源監視回路は、交流電圧を整流平滑して出
力する整流平滑回路の正出力端子に接続される第一の正
端子に一端を接続し、第二の正端子に他端を接続した第
一の抵抗と、 一端を前記第二の正端子に接続した第二の抵抗、前記
整流平滑回路の負出力端子に接続される第一の負端子に
アノードを接続し、カソードを前記第二の抵抗の多端に
接続した第一のツェナーダイオード、 ベースを前記第一のツェナーダイオードのカソードに接
続した第一のPNPトランジスタ、 一端を前記第二の正端子に接続した第三の抵抗、 前記第三の抵抗の他端と前記第一のPNPトランジスタの
エミッタにエミッタを接続した第二のPNPトランジス
タ、 摺動端子を前記第二のPNPトランジスタのベースに接続
し固定端子をそれぞれ前記第二の正端子および前記第一
の負端子に接続した第一の可変抵抗、 アノードを前記第二のPNPトランジスタのコレクタに接
続しカソードを前記第一の負端子に接続した第一のホト
・ダイオード、および、この第一のホト・ダイオードに
結合する第一のホト・トランジスタからなる第一のホト
・カプラを有し、前記交流電圧が前記第一の可変抵抗に
よって設定された規定値よりも下ったことを知らせるAC
異常信号を、前記第一のホト・トランジスタにより送出
するAC断検出回路と、 前記交流電圧の入力により動作を開始する直流電源の
直流出力端子の負端子に接続される第二の負端子にエミ
ッタを接続した第三のNPNトランジスタ、 前記直流電源の直流出力の正端子に接続される第三の正
端子にカソードを接続した第二のツェナーダイオード、 前記第二のツェナーダイオードのアノードに一端を接続
し他端を前記第三のNPNトランジスタのベースに接続し
た第四の抵抗を有するDC断検出回路と、 前記第三の正端子にエミッタを接続した第四のPNPト
ランジスタ、 前記第三の正端子に一端を接続した第一のコンデンサ、 前記第一のコンデンサの他端に一端を接続し他端を前記
第三のNPNトランジスタのコレクタに接続した第五の抵
抗、 カソードを前記第四のPNPトランジスタのベースに接続
しアノードを前記第一のコンデンサの他端に接続した第
三のツェナーダイオード、 前記第四のPNPトランジスタのコレクタにアノードを接
続した、第一のホト・サイリスタのホト・ダイオード、 前記第一のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し他端を前記第二の負端子に接続した
第六の抵抗を有する遅延回路と、 前記第二の負端子にエミッタを接続した第五のNPNト
ランジスタ、 前記第三のNPNトランジスタのコレクタにカソードを接
続した第一のダイオード、 前記第五のNPNトランジスタのベースにカソードを接続
し前記第一のダイオードのアノードにアノードを接続し
た第二のダイオード、 前記第三の正端子に一端を接続し前記第一のダイオード
のアノードに他端を接続した第七の抵抗、前記第三の正
端子にアノードを接続した、第二のホト・サイリスタの
ホト・ダイオード、 前記第二のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し前記第五のNPNトランジスタのコレ
クタに他端を接続した第八の抵抗を有するホト・サイリ
スタ・ドライブ回路と、 前記第一のPNPトランジスタのコレクタにベースを接
続し前記第一の負端子にエミッタを接続した第六のNPN
トランジスタ、 前記第二の正端子にエミッタを接続した第七のPNPトラ
ンジスタ、 前記第六のNPNトランジスタのコレクタにカソードを接
続した第一のホト・サイリスタ、 前記第一のホト・サイリスタのアノードに一端を接続し
前記第七のPNPトランジスタのベースに他端を接続した
第九の抵抗、 前記第七のPNPトランジスタのコレクタに一端を接続し
た第十の抵抗、 前記第十の抵抗の他端にアノードを接続した第二のホト
・ダイオード、および、この第二のホト・ダイオードと
結合する第二のホト・トランジスタからなる第二のホト
・カプラ、 前記第一の負端子にカソードを接続し前記第二のホト・
ダイオードのカソードにアノードを接続した第二のホト
・サイリスタを有し、前記交流電圧が規定値以上あるに
もかかわらず前記直流電源の直流出力が規定値以下とな
って、前記直流電源の直流出力電圧で動作する制御部が
動作不能となったことを知らせるDC異常信号を、前記第
二のホト・トランジスタにより送出するDC異常ラッチ回
路と を具備することを特徴とする。
力する整流平滑回路の正出力端子に接続される第一の正
端子に一端を接続し、第二の正端子に他端を接続した第
一の抵抗と、 一端を前記第二の正端子に接続した第二の抵抗、前記
整流平滑回路の負出力端子に接続される第一の負端子に
アノードを接続し、カソードを前記第二の抵抗の多端に
接続した第一のツェナーダイオード、 ベースを前記第一のツェナーダイオードのカソードに接
続した第一のPNPトランジスタ、 一端を前記第二の正端子に接続した第三の抵抗、 前記第三の抵抗の他端と前記第一のPNPトランジスタの
エミッタにエミッタを接続した第二のPNPトランジス
タ、 摺動端子を前記第二のPNPトランジスタのベースに接続
し固定端子をそれぞれ前記第二の正端子および前記第一
の負端子に接続した第一の可変抵抗、 アノードを前記第二のPNPトランジスタのコレクタに接
続しカソードを前記第一の負端子に接続した第一のホト
・ダイオード、および、この第一のホト・ダイオードに
結合する第一のホト・トランジスタからなる第一のホト
・カプラを有し、前記交流電圧が前記第一の可変抵抗に
よって設定された規定値よりも下ったことを知らせるAC
異常信号を、前記第一のホト・トランジスタにより送出
するAC断検出回路と、 前記交流電圧の入力により動作を開始する直流電源の
直流出力端子の負端子に接続される第二の負端子にエミ
ッタを接続した第三のNPNトランジスタ、 前記直流電源の直流出力の正端子に接続される第三の正
端子にカソードを接続した第二のツェナーダイオード、 前記第二のツェナーダイオードのアノードに一端を接続
し他端を前記第三のNPNトランジスタのベースに接続し
た第四の抵抗を有するDC断検出回路と、 前記第三の正端子にエミッタを接続した第四のPNPト
ランジスタ、 前記第三の正端子に一端を接続した第一のコンデンサ、 前記第一のコンデンサの他端に一端を接続し他端を前記
第三のNPNトランジスタのコレクタに接続した第五の抵
抗、 カソードを前記第四のPNPトランジスタのベースに接続
しアノードを前記第一のコンデンサの他端に接続した第
三のツェナーダイオード、 前記第四のPNPトランジスタのコレクタにアノードを接
続した、第一のホト・サイリスタのホト・ダイオード、 前記第一のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し他端を前記第二の負端子に接続した
第六の抵抗を有する遅延回路と、 前記第二の負端子にエミッタを接続した第五のNPNト
ランジスタ、 前記第三のNPNトランジスタのコレクタにカソードを接
続した第一のダイオード、 前記第五のNPNトランジスタのベースにカソードを接続
し前記第一のダイオードのアノードにアノードを接続し
た第二のダイオード、 前記第三の正端子に一端を接続し前記第一のダイオード
のアノードに他端を接続した第七の抵抗、前記第三の正
端子にアノードを接続した、第二のホト・サイリスタの
ホト・ダイオード、 前記第二のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し前記第五のNPNトランジスタのコレ
クタに他端を接続した第八の抵抗を有するホト・サイリ
スタ・ドライブ回路と、 前記第一のPNPトランジスタのコレクタにベースを接
続し前記第一の負端子にエミッタを接続した第六のNPN
トランジスタ、 前記第二の正端子にエミッタを接続した第七のPNPトラ
ンジスタ、 前記第六のNPNトランジスタのコレクタにカソードを接
続した第一のホト・サイリスタ、 前記第一のホト・サイリスタのアノードに一端を接続し
前記第七のPNPトランジスタのベースに他端を接続した
第九の抵抗、 前記第七のPNPトランジスタのコレクタに一端を接続し
た第十の抵抗、 前記第十の抵抗の他端にアノードを接続した第二のホト
・ダイオード、および、この第二のホト・ダイオードと
結合する第二のホト・トランジスタからなる第二のホト
・カプラ、 前記第一の負端子にカソードを接続し前記第二のホト・
ダイオードのカソードにアノードを接続した第二のホト
・サイリスタを有し、前記交流電圧が規定値以上あるに
もかかわらず前記直流電源の直流出力が規定値以下とな
って、前記直流電源の直流出力電圧で動作する制御部が
動作不能となったことを知らせるDC異常信号を、前記第
二のホト・トランジスタにより送出するDC異常ラッチ回
路と を具備することを特徴とする。
［実施例］ 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図であり、第２図は
第１図の電源監視回路を含む電源装置のブロック図であ
る。第２図に示す電源装置は、交流電圧の入力により動
作を開始する直流電源２と、この直流電源の直流出力電
圧（以下、VCCと記す）で動作する制御部３と、交流電
圧の整流平滑回路４と、この整流平滑回路の出力電圧お
よびVCCを入力してDC異常信号またはAC異常信号を送出
する電源監視回路１とを具備する。
第１図の電源監視回路を含む電源装置のブロック図であ
る。第２図に示す電源装置は、交流電圧の入力により動
作を開始する直流電源２と、この直流電源の直流出力電
圧（以下、VCCと記す）で動作する制御部３と、交流電
圧の整流平滑回路４と、この整流平滑回路の出力電圧お
よびVCCを入力してDC異常信号またはAC異常信号を送出
する電源監視回路１とを具備する。
第１図に示す電源監視回路は、AC断検出回路10と、DC
断検出回路12と、遅延回路13と、ホト・サイリスタ・ド
ライブ回路14と、DC異常ラッチ回路11とを具備する。
断検出回路12と、遅延回路13と、ホト・サイリスタ・ド
ライブ回路14と、DC異常ラッチ回路11とを具備する。
ここで、第３図に示す交流電圧投入時のタイム・チャ
ート、および第４図に示すAC異常信号送出時のタイム・
チャートを参照して詳細に説明する。
ート、および第４図に示すAC異常信号送出時のタイム・
チャートを参照して詳細に説明する。
先ず、第３図に示すように時刻t0で交流電圧が投入さ
れると、第１図に示す整流平滑回路４は充電を開始し、
したがって第２図に示す抵抗R1により分圧されたAC
（＋）とAC（−）間電圧（以下Vxと記す）も、第３図に
示すように上昇を始める。そして、VxがＰホト・カプラ
PC1のホト・ダイオードの順電圧VPD1とPNPトランジスタ
Q2のコレクタ・エミッタ間電圧VCE1との和（VPD1＋
VCE1）TO,ツェナー・ダイオードDZ1のツェナー電圧VZ1
とトランジスタQ1のベース・エミッタ間電圧VBE1との和
（VZ1＋VBE1）との間にある時刻t1からt2の間は、第２
図に示すAC断検出回路10のトランジスタQ2がオンし、し
たがってホト・カプラPC1もオンして、AC異常信号が端
子d,eから送出される。
れると、第１図に示す整流平滑回路４は充電を開始し、
したがって第２図に示す抵抗R1により分圧されたAC
（＋）とAC（−）間電圧（以下Vxと記す）も、第３図に
示すように上昇を始める。そして、VxがＰホト・カプラ
PC1のホト・ダイオードの順電圧VPD1とPNPトランジスタ
Q2のコレクタ・エミッタ間電圧VCE1との和（VPD1＋
VCE1）TO,ツェナー・ダイオードDZ1のツェナー電圧VZ1
とトランジスタQ1のベース・エミッタ間電圧VBE1との和
（VZ1＋VBE1）との間にある時刻t1からt2の間は、第２
図に示すAC断検出回路10のトランジスタQ2がオンし、し
たがってホト・カプラPC1もオンして、AC異常信号が端
子d,eから送出される。
しかし、VCCがツェナー・ダイオードZ2のツェナー電
圧VZ2とトランジスタQ3のベース・エミッタ間電圧VBE3
との和（VZ2＋VBE3）まで立ち上った後、さらに一定時
間（通常50ms位）後に解除されるパワーオン・リセット
信号によって、制御部３は動作を開始するため、このAC
異常信号は、無視される。したがって、交流電圧投入時
におけるAC異常信号送出のインヒビットは不要である。
圧VZ2とトランジスタQ3のベース・エミッタ間電圧VBE3
との和（VZ2＋VBE3）まで立ち上った後、さらに一定時
間（通常50ms位）後に解除されるパワーオン・リセット
信号によって、制御部３は動作を開始するため、このAC
異常信号は、無視される。したがって、交流電圧投入時
におけるAC異常信号送出のインヒビットは不要である。
次に、時刻t2でVxが規定値（VZ1＋VBE1）を越える
と、トランジスタQ2はオフ、トランジスタQ1はオンし、
したがってトランジスタQ6はオンするが、その時点では
ホト・サイリスタPSCR1はオフしているためトランジス
タQ7もオフとなり、DC異常信号は送出されない。
と、トランジスタQ2はオフ、トランジスタQ1はオンし、
したがってトランジスタQ6はオンするが、その時点では
ホト・サイリスタPSCR1はオフしているためトランジス
タQ7もオフとなり、DC異常信号は送出されない。
その後、VCCが時刻t3で規定値（VZ2＋VBE3）に達する
と、第２図に示すDC断検出回路12のトランジスタQ3は、
そのベース電流がツェナー・ダイオードZ2,抵抗R4を通
して流れるためオンする。この時点から、遅延回路13の
コンデンサC1は時定数C1・R5で、VCCからトランジスタQ
3のコレクタ・エミッタ間電圧VCE3を差し引いた電圧値
（VCC−VCE3）をめざして充電を開始する。
と、第２図に示すDC断検出回路12のトランジスタQ3は、
そのベース電流がツェナー・ダイオードZ2,抵抗R4を通
して流れるためオンする。この時点から、遅延回路13の
コンデンサC1は時定数C1・R5で、VCCからトランジスタQ
3のコレクタ・エミッタ間電圧VCE3を差し引いた電圧値
（VCC−VCE3）をめざして充電を開始する。
そして、時間t4において、コンデンサ１の両端電圧V
C1は、ツェナー・ダイオードZ3のツェナー電圧VZ3と、
トランジスタQ4のベース・エミッタ間電圧VBE4との和
（VZ3＋VBE4）にクランプされ、その直後トランジスタQ
4はそのベース電流がツェナー・ダイオードZ3,抵抗R5を
通して流れるためオンし、したがってトランジスタQ4の
コレクタ電流がホト・サイリスタPSCR1のホト・ダイオ
ードに流れて、ホト・サイリスタPSCR1がオンする。コ
レクタによってトランジスタQ7のベース電流が抵抗R9,
ホト・サイリスタPSCR1そしてトランジスタQ6を通して
流れ、トランジスタQ7はオンする。
C1は、ツェナー・ダイオードZ3のツェナー電圧VZ3と、
トランジスタQ4のベース・エミッタ間電圧VBE4との和
（VZ3＋VBE4）にクランプされ、その直後トランジスタQ
4はそのベース電流がツェナー・ダイオードZ3,抵抗R5を
通して流れるためオンし、したがってトランジスタQ4の
コレクタ電流がホト・サイリスタPSCR1のホト・ダイオ
ードに流れて、ホト・サイリスタPSCR1がオンする。コ
レクタによってトランジスタQ7のベース電流が抵抗R9,
ホト・サイリスタPSCR1そしてトランジスタQ6を通して
流れ、トランジスタQ7はオンする。
ここで、遅延時間T0について説明する。時刻t3におい
て、トランジスタQ3が非飽和の場合があり、この場合ト
ランジスタQ5は、完全にはオフされないため、この状態
でトランジスタQ7がオンしていると、トランジスタQ5の
オンによって、ホト・サイリスタPSCR2がドライブされD
C異常信号が誤って送出されてしまうことがある。これ
を防止するため、トランジスタQ3が完全に飽和する（す
なわち、トランジスタQ5を完全にオフ状態にする）のを
待ってトランジスタQ7がオンされるように遅延時間t0を
もたせているのである。
て、トランジスタQ3が非飽和の場合があり、この場合ト
ランジスタQ5は、完全にはオフされないため、この状態
でトランジスタQ7がオンしていると、トランジスタQ5の
オンによって、ホト・サイリスタPSCR2がドライブされD
C異常信号が誤って送出されてしまうことがある。これ
を防止するため、トランジスタQ3が完全に飽和する（す
なわち、トランジスタQ5を完全にオフ状態にする）のを
待ってトランジスタQ7がオンされるように遅延時間t0を
もたせているのである。
次に、第４図に示すように直流電源の故障でVCCが断
となり、時刻t5で規定値（VZ2＋VBE3）を下まわるとDC
断検出回路12のトランジスタQ3はオフし、トランジスタ
Q5のベース電流が抵抗R7およびダイオードD2を通して流
れ、その結果トランジスタQ5がオンしてホト・サイリス
タPSCR2がドライブされる。この時、VXは規定値（VZ1＋
VBE1）以上あり、したがってトランジスタQ1,Q6,Q7がオ
ンしているため、ホト・サイリスタPSCR2のオンにより
ホト・カプラPC2がオンしてDC異常信号が端子b,cから送
出される。
となり、時刻t5で規定値（VZ2＋VBE3）を下まわるとDC
断検出回路12のトランジスタQ3はオフし、トランジスタ
Q5のベース電流が抵抗R7およびダイオードD2を通して流
れ、その結果トランジスタQ5がオンしてホト・サイリス
タPSCR2がドライブされる。この時、VXは規定値（VZ1＋
VBE1）以上あり、したがってトランジスタQ1,Q6,Q7がオ
ンしているため、ホト・サイリスタPSCR2のオンにより
ホト・カプラPC2がオンしてDC異常信号が端子b,cから送
出される。
その後、直流電源の故障が回復して時刻t7で規定値
（VZ2＋VBE3）を上回っても、VXが規定値（VZ1＋VBE1）
以上ある限りDC異常ラッチ回路11が働き、DC異常信号は
送出され続ける。したがって、この場合も含め故障した
直流電源を特定化できる。
（VZ2＋VBE3）を上回っても、VXが規定値（VZ1＋VBE1）
以上ある限りDC異常ラッチ回路11が働き、DC異常信号は
送出され続ける。したがって、この場合も含め故障した
直流電源を特定化できる。
次に、第５図に示すように直流電源は正常であるが、
交流電圧が瞬断または停電によりt9において断となる
と、第１図に示す整流平滑回路４は放電を開始し、した
がって、VXも下降をはじめる。そしてVXが（VZ1＋
VBE1）と（VPD1＋VCE2）と間にある時刻t10からt11の間
は、第２図に示すAC断検出回路10とトランジスタQ2がオ
ンし、したがってホト・カプラPC1もオンしてAC異常信
号が端子d,eから送出される。
交流電圧が瞬断または停電によりt9において断となる
と、第１図に示す整流平滑回路４は放電を開始し、した
がって、VXも下降をはじめる。そしてVXが（VZ1＋
VBE1）と（VPD1＋VCE2）と間にある時刻t10からt11の間
は、第２図に示すAC断検出回路10とトランジスタQ2がオ
ンし、したがってホト・カプラPC1もオンしてAC異常信
号が端子d,eから送出される。
一般に、直流電源は一定時間（通常10ms以上）の瞬断
耐力があるため、制御部３はその間も動作可能であり、
このAC異常信号を認識し上位装置へ通知したり、あるい
はラッチング・リレーを動作させて保持することも可能
である。
耐力があるため、制御部３はその間も動作可能であり、
このAC異常信号を認識し上位装置へ通知したり、あるい
はラッチング・リレーを動作させて保持することも可能
である。
その後、直流電源の瞬断耐力がなくなって出力電圧V
CCが下降し、時刻t12において規定値（VZ2＋VBE3）を下
回ると、再びDC断検出回路のトランジスタQ3がオフし、
抵抗R7,ダイオードD2を通してトランジスタQ5にベース
電流が流れるため、トランジスタQ5はオンしてホト・サ
イリスタPSCR2をドライブすることになるが、この時す
でにVXは規定値（VZ1＋VBE1）を下回っており、トラン
ジスタQ1,Q6,Q7がオフしているためホト・カプラPC2は
オフしたままとなり、DC異常信号が送出されることはな
い。
CCが下降し、時刻t12において規定値（VZ2＋VBE3）を下
回ると、再びDC断検出回路のトランジスタQ3がオフし、
抵抗R7,ダイオードD2を通してトランジスタQ5にベース
電流が流れるため、トランジスタQ5はオンしてホト・サ
イリスタPSCR2をドライブすることになるが、この時す
でにVXは規定値（VZ1＋VBE1）を下回っており、トラン
ジスタQ1,Q6,Q7がオフしているためホト・カプラPC2は
オフしたままとなり、DC異常信号が送出されることはな
い。
なお、抵抗R13はトランジスタQ3がツェナー・ダイオ
ードZ2の漏れ電流によって、抵抗R14はトランジスタQ4
がツェナー・ダイオードZ3およびトランジスタQ3の漏れ
電流によって、抵抗R16はトランジスタQ6がトランジス
タQ1の漏れ電流によって、抵抗R17はトランジスタQ7が
トランジスタQ6およびホト・サイリスタPSCR1の漏れ電
流によって、誤ってオンするのを防止するためのバイパ
ス抵抗である。抵抗R15は、トランジスタQ5のベース蓄
積電荷の放電用抵抗である。
ードZ2の漏れ電流によって、抵抗R14はトランジスタQ4
がツェナー・ダイオードZ3およびトランジスタQ3の漏れ
電流によって、抵抗R16はトランジスタQ6がトランジス
タQ1の漏れ電流によって、抵抗R17はトランジスタQ7が
トランジスタQ6およびホト・サイリスタPSCR1の漏れ電
流によって、誤ってオンするのを防止するためのバイパ
ス抵抗である。抵抗R15は、トランジスタQ5のベース蓄
積電荷の放電用抵抗である。
また、C2,R18およびC3,R19は、ホト・サイリスタPSCR
1,PSCR2が誤点弧するのを防止するためのコンデンサお
よび抵抗である。
1,PSCR2が誤点弧するのを防止するためのコンデンサお
よび抵抗である。
［発明の効果］ 以上説明したように本発明は、電源投入時において
は、直流電源が立ち上った後一定時間、DC異常信号送出
をインヒビットし、瞬断または停電時においては、AC断
検出回路によりDC異常信号送出をインヒビットするとと
もにAC異常信号を送出する構成としたので、直流電源出
力電圧の直接監視により、その直流電源の故障を検出で
きるようになり、したがって直流電源のすべての故障
（過電圧，過電流，不足電圧など）と、交流入力電圧断
（瞬断，停電など）とを区別して検出できるという効果
を奏する。
は、直流電源が立ち上った後一定時間、DC異常信号送出
をインヒビットし、瞬断または停電時においては、AC断
検出回路によりDC異常信号送出をインヒビットするとと
もにAC異常信号を送出する構成としたので、直流電源出
力電圧の直接監視により、その直流電源の故障を検出で
きるようになり、したがって直流電源のすべての故障
（過電圧，過電流，不足電圧など）と、交流入力電圧断
（瞬断，停電など）とを区別して検出できるという効果
を奏する。
さらに、本発明は電子部品のみで構成することがで
き、小型，軽量そして安価に構成できるという効果を奏
する。
き、小型，軽量そして安価に構成できるという効果を奏
する。
第１図は本発明の一実施例の回路図、第２図は第１図の
電源監視回路を含む電源装置のブロック図、第３図乃至
第５図は第１図の動作を示すタイムチャート、第６図は
従来例の電源装置のブロック図である。 １…電源監視回路、２…直流電源、３…制御部、４…整
流平滑回路、10…AC断検出回路、11…DC異常ラッチ回
路、12…DC断検出回路、13…遅延回路、14…ホト・サイ
リスタ・ドライブ回路、50…絶縁トランス、51…二次側
整流平滑回路、52…警報接点付ヒューズ、53…ショート
回路、54…直流電源、55…制御回路、56…一次側整流平
滑回路、57…AC断検出回路、PSCR1,PSCR2…ホト・サイ
リスタ、PC1,PC2…ホト・カプラ、Q1,Q2,Q4,Q7…PNPト
ランジスタ、Q3,Q5,Q6,Q7…NPNトランジスタ、Z1〜Z3…
ツェナー・ダイオード、D1,D2…ダイオード、C1〜C3…
コンデンサ、R1〜R10,R13〜R19…抵抗、RV1…可変抵
抗。
電源監視回路を含む電源装置のブロック図、第３図乃至
第５図は第１図の動作を示すタイムチャート、第６図は
従来例の電源装置のブロック図である。 １…電源監視回路、２…直流電源、３…制御部、４…整
流平滑回路、10…AC断検出回路、11…DC異常ラッチ回
路、12…DC断検出回路、13…遅延回路、14…ホト・サイ
リスタ・ドライブ回路、50…絶縁トランス、51…二次側
整流平滑回路、52…警報接点付ヒューズ、53…ショート
回路、54…直流電源、55…制御回路、56…一次側整流平
滑回路、57…AC断検出回路、PSCR1,PSCR2…ホト・サイ
リスタ、PC1,PC2…ホト・カプラ、Q1,Q2,Q4,Q7…PNPト
ランジスタ、Q3,Q5,Q6,Q7…NPNトランジスタ、Z1〜Z3…
ツェナー・ダイオード、D1,D2…ダイオード、C1〜C3…
コンデンサ、R1〜R10,R13〜R19…抵抗、RV1…可変抵
抗。
Claims (1)
- 【請求項１】交流電圧を整流平滑して出力する整流平滑
回路の正出力端子に接続される第一の正端子に一端を接
続し、第二の正端子に他端を接続した第一の抵抗と、 一端を前記第二の正端子に接続した第二の抵抗、前記整
流平滑回路の負出力端子に接続される第一の負端子にア
ノードを接続し、カソードを前記第二の抵抗の多端に接
続した第一のツェナーダイオード、 ベースを前記第一のツェナーダイオードのカソードに接
続した第一のPNPトランジスタ、 一端を前記第二の正端子に接続した第三の抵抗、前記第
三の抵抗の他端と前記第一のPNPトランジスタのエミッ
タにエミッタを接続した第二のPNPトランジスタ、 摺動端子を前記第二のPNPトランジスタのベースに接続
し固定端子をそれぞれ前記第二の正端子および前記第一
の負端子に接続した第一の可変抵抗、 アノードを前記第二のPNPトランジスタのコレクタに接
続しカソードを前記第一の負端子に接続した第一のホト
・ダイオード、および、この第一のホト・ダイオードに
結合する第一のホト・トランジスタからなる第一のホト
・カプラを有し、前記交流電圧が前記第一の可変抵抗に
よって設定された規定値よりも下ったことを知らせるAC
異常信号を、前記第一のホト・トランジスタにより送出
するAC断検出回路と、 前記交流電圧の入力により動作を開始する直流電源の直
流出力端子の負端子に接続される第二の負端子にエミッ
タを接続した第三のNPNトランジスタ、 前記直流電源の直流出力の正端子に接続される第三の正
端子にカソードを接続した第二のツェナーダイオード、 前記第二のツェナーダイオードのアノードに一端を接続
し他端を前記第三のNPNトランジスタのベースに接続し
た第四の抵抗を有するDC断検出回路と、 前記第三の正端子にエミッタを接続した第四のPNPトラ
ンジスタ、 前記第三の正端子に一端を接続した第一のコンデンサ、 前記第一のコンデンサの他端に一端を接続し他端を前記
第三のNPNトランジスタのコレクタに接続した第五の抵
抗、 カソードを前記第四のPNPトランジスタのベースに接続
しアノードを前記第一のコンデンサの他端に接続した第
三のツェナーダイオード、 前記第四のPNPトランジスタのコレクタにアノードを接
続した、第一のホト・サイリスタのホト・ダイオード、 前記第一のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し他端を前記第二の負端子に接続した
第六の抵抗を有する遅延回路と、 前記第二の負端子にエミッタを接続した第五のNPNトラ
ンジスタ、 前記第三のNPNトランジスタのコレクタにカソードを接
続した第一のダイオード、 前記第五のNPNトランジスタのベースにカソードを接続
し前記第一のダイオードのアノードにアノードを接続し
た第二のダイオード、 前記第三の正端子に一端を接続し前記第一のダイオード
のアノードに他端を接続した第七の抵抗、前記第三の正
端子にアノードを接続した、第二のホト・サイリスタの
ホト・ダイオード、 前記第二のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し前記第五のNPNトランジスタのコレ
クタに他端を接続した第八の抵抗を有するホト・サイリ
スタ・ドライブ回路と、 前記第一のPNPトランジスタのコレクタにベースを接続
し前記第一の負端子にエミッタを接続した第六のNPNト
ランジスタ、 前記第二の正端子にエミッタを接続した第七のPNPトラ
ンジスタ、 前記第六のNPNトランジスタのコレクタにカソードを接
続した第一のホト・サイリスタ、 前記第一のホト・サイリスタのアノードに一端を接続し
前記第七のPNPトランジスタのベースに他端を接続した
第九の抵抗、 前記第七のPNPトランジスタのコレクタに一端を接続し
た第十の抵抗、 前記第十の抵抗の他端にアノードを接続した第二のホト
・ダイオード、および、この第二のホト・ダイオードと
結合する第二のホト・トランジスタからなる第二のホト
・カプラ、 前記第一の負端子にカソードを接続し前記第二のホト・
ダイオードのカソードにアノードを接続した第二のホト
・サイリスタを有し、前記交流電圧が規定値以上あるに
もかかわらず前記直流電源の直流出力が規定値以下とな
って、前記直流電源の直流出力電圧で動作する制御部が
動作不能となったことを知らせるDC異常信号を、前記第
二のホト・トランジスタにより送出するDC異常ラッチ回
路と を具備することを特徴とする電源監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305243A JP2538713B2 (ja) | 1990-11-09 | 1990-11-09 | 電源監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305243A JP2538713B2 (ja) | 1990-11-09 | 1990-11-09 | 電源監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177174A JPH04177174A (ja) | 1992-06-24 |
| JP2538713B2 true JP2538713B2 (ja) | 1996-10-02 |
Family
ID=17942758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2305243A Expired - Lifetime JP2538713B2 (ja) | 1990-11-09 | 1990-11-09 | 電源監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538713B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610307A (zh) * | 2019-08-30 | 2019-12-24 | 江苏能电科技有限公司 | 电闸管理系统和方法 |
-
1990
- 1990-11-09 JP JP2305243A patent/JP2538713B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177174A (ja) | 1992-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200364B2 (ja) | スイッチング式ａｃアダプタ回路 | |
| JP2531812B2 (ja) | 電源異常監視回路 | |
| JP3880071B2 (ja) | 電源 | |
| WO2004068686A1 (ja) | 電源装置 | |
| JP3401238B2 (ja) | ワールドワイド電源装置 | |
| EP0342550B1 (en) | Switching regulator | |
| JP2538713B2 (ja) | 電源監視回路 | |
| JP2776644B2 (ja) | 電源異常監視回路 | |
| JPH04368421A (ja) | 電源監視回路 | |
| JPH11196529A (ja) | 電源装置 | |
| CN216560832U (zh) | 接地检测电路及电器 | |
| KR200144429Y1 (ko) | 과전류 보호회로 | |
| JP2515394Y2 (ja) | スイッチング電源の過電流保護回路 | |
| JP3027718B2 (ja) | アクティブフィルタ | |
| JPH0713398Y2 (ja) | 電源保護回路 | |
| JPH04101658A (ja) | 電源監視回路 | |
| JPH11168829A (ja) | 電源装置 | |
| KR850001215Y1 (ko) | 펌프용 모우터의 자동 제어회로 | |
| JP3463724B2 (ja) | 電気機器における保護回路 | |
| JP2962016B2 (ja) | 電源保護回路 | |
| JPH0564351A (ja) | スイツチング電源装置の過電流保護回路 | |
| JPH0549160A (ja) | スイツチング電源装置の保護回路 | |
| JPH07170728A (ja) | 直流ー直流変換器 | |
| JP2003333745A (ja) | 電源装置 | |
| JP2003319648A (ja) | スイッチング電源 |