JPH04177174A - 電源監視回路 - Google Patents
電源監視回路Info
- Publication number
- JPH04177174A JPH04177174A JP30524390A JP30524390A JPH04177174A JP H04177174 A JPH04177174 A JP H04177174A JP 30524390 A JP30524390 A JP 30524390A JP 30524390 A JP30524390 A JP 30524390A JP H04177174 A JPH04177174 A JP H04177174A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- cathode
- anode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000009499 grossing Methods 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、交流電圧の入力により、直流電圧が出力され
る直流電源の電源監視回路に関し、特に直流出力電圧が
規定値以下となる要因を、直流電源自身の故障によるも
のか、または交流入力電圧が断となったことによるもの
かを区別して検出することができる電源監視回路に関す
る。
る直流電源の電源監視回路に関し、特に直流出力電圧が
規定値以下となる要因を、直流電源自身の故障によるも
のか、または交流入力電圧が断となったことによるもの
かを区別して検出することができる電源監視回路に関す
る。
［従来の技術］
従来の電源監視回路においては、第６図に示すように、
トリガ回路を内蔵する直流電源５４の前に絶縁トランス
５０、二次側整流平滑回路５１、警報接点付ヒユーズ５
２（またはブレーカ）、さらに警報接点付ヒユーズ５２
のショート回路５３を配置して、直流電源が故障を検出
すると、ショート回路５３をトリガし、ヒユーズを溶断
（またはブレーカをトリップ）させ、その警報接点によ
り機械的にラッチさせることによって、直流電源自身の
故障による出力電圧低下を端子す、ｃから通知していた
。
トリガ回路を内蔵する直流電源５４の前に絶縁トランス
５０、二次側整流平滑回路５１、警報接点付ヒユーズ５
２（またはブレーカ）、さらに警報接点付ヒユーズ５２
のショート回路５３を配置して、直流電源が故障を検出
すると、ショート回路５３をトリガし、ヒユーズを溶断
（またはブレーカをトリップ）させ、その警報接点によ
り機械的にラッチさせることによって、直流電源自身の
故障による出力電圧低下を端子す、ｃから通知していた
。
一般に直流電源の故障には、過電圧、過電流。
不足電圧などがあり、これらが発生すると直流電源自身
に内蔵された保護回路により出力電圧をオフ（断）させ
ている。
に内蔵された保護回路により出力電圧をオフ（断）させ
ている。
しかし、第６図に示す従来の回路では、不足電圧の場合
にショート回路５３を動作させるようにすると、電源投
入時や瞬断または停電時も故障として検出してしまうた
め、過電圧、過電流の、みを検出してショート回路を動
作させていた。
にショート回路５３を動作させるようにすると、電源投
入時や瞬断または停電時も故障として検出してしまうた
め、過電圧、過電流の、みを検出してショート回路を動
作させていた。
一方、交流電圧の断は、二次側整流平滑回路５１とは別
に設けた一次側整流平滑回路５６の出力電圧を入力した
ＡＣ断検出回路５７により検出し、端子ｄｉｅから通知
していた。
に設けた一次側整流平滑回路５６の出力電圧を入力した
ＡＣ断検出回路５７により検出し、端子ｄｉｅから通知
していた。
［発明が解決しようとする課題］
上述した従来の回路では、直流電源が過電圧。
過電流以外の原因で出力電圧の低下を招いた場合は検出
できないという欠点があった。もちろん、電源投入時や
瞬断時の不足電圧検出をインヒビットすれば、不足電圧
故障きいう要因も検出可能であるが、そのためのインヒ
ビット回路が、さらに必要になるという欠点が生じた。
できないという欠点があった。もちろん、電源投入時や
瞬断時の不足電圧検出をインヒビットすれば、不足電圧
故障きいう要因も検出可能であるが、そのためのインヒ
ビット回路が、さらに必要になるという欠点が生じた。
さらに上述した従来の回路は、直流電源５４が過電圧ま
たは過電流により断となり、制御回路５５が働かない状
態においても、ＤＣ異常信号を送出し続けなければなら
ない。そのために、ヒユーズまたはブレーカによる機械
的ラッチを利用しているが、そのショート回路５３は、
二次側に発生する出力電圧または出力電流の異常を検出
して送出されるトリガ信号によってトリガされるこきに
なるので、二次側に設けなければならず、したがって絶
縁トランスが必要となり、物理的に大きくなる、重い、
そして高価になるという欠点もある。
たは過電流により断となり、制御回路５５が働かない状
態においても、ＤＣ異常信号を送出し続けなければなら
ない。そのために、ヒユーズまたはブレーカによる機械
的ラッチを利用しているが、そのショート回路５３は、
二次側に発生する出力電圧または出力電流の異常を検出
して送出されるトリガ信号によってトリガされるこきに
なるので、二次側に設けなければならず、したがって絶
縁トランスが必要となり、物理的に大きくなる、重い、
そして高価になるという欠点もある。
［課題を解決するための手段］
本発明の電源監視回路は、交流電圧を整流平滑して出力
する整流平滑回路の正出力端子に接続される第一の正端
子に一端を接続し、第二の正端子に他端を接続した第一
の抵抗と、 一端を前記第二の正端子に接続した第二の抵抗、前記整
流平滑回路の負出力端子に接続される第一の負端子にア
ノードを接続し、カソードを前記第二の抵抗の多端に接
続した第一のツェナーダイオード、 ベースを前記第一のツェナーダイオードのカソードに接
続した第一のＰＮＰ トランジスタ、一端を前記第二の
正端子に接続した第三の抵抗、前記第三の抵抗の他端と
前記第一のＰＮＰ トランジスタのエミッタにエミッタ
を接続した第二のＰＮＰトランジスタ、 摺動端子を前記第二のＰＮＰ トランジスタのベースに
接続し固定端子をそれぞれ前記第二の正端子および前記
第一の負端子に接続した第一の可変抵抗、 アノードを前記第二のＰＮＰ トランジスタのコレクタ
に接続しカソードを前記第一の負端子に接続した第一の
ホト・ダイオード、および、この第一のホト中ダイオー
ドに結合する第一のホト中トランジスタからなる第一の
ホト・カプラを有し、前記交流電圧が前記第一の可変抵
抗によって設定された規定値よりも下ったことを知らせ
るＡＣ異常信号を、前記第一のホト・トランジスタによ
り送出するＡＣ断検出回路と、 前記交流電圧の入力により動作を開始する直流電源の直
流出力端子の負端子に接続される第二の負端子にエミッ
タを接続した第三のＮＰＮトランジスタ、 前記直流電源の直流出力の正端子に接続される第三の正
端子にカソードを接続した第二のツェナーダイオード、 前記第二のツェナーダイオードのアノードに一端を接続
し他端を前記第三のＮＰＮトランジスタのベースに接続
した第四の抵抗を有するＤＣ断検出回路と、 前記第三の正端子にエミッタを接続した第四のＰＮＰ
トランジスタ、 前記第三の正端子に一端を接続した第一のコンデンサ、 前記第一のコンデンサの他端に一端を接続し他端を前記
第三のＮＰＮトランジスタのコレクタに接続した第五の
抵抗、 カソードを前記第四のＰＮＰ トランジスタのベースに
接続しアノードを前記第一のコンデンサの他端に接続し
た第三のツェナーダイオード、前記第四のＰＮＰトラン
ジスタのコレクタにアノードを接続した、第一のホト・
サイリスタのホト・ダイオード、 前記第一のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し他端を前記第二の負端子に接続した
第六の抵抗を有する遅延回路と、前記第二の負端子にエ
ミッタを接続した第五のＮＰＮトランジスタ、 前記第三のＮＰＮトランジスタのコレクタにカソードを
接続した第一のダイオード、 前記第五のＮＰＮトランジスタのベースにカソードを接
続し前記第一のダイオードのアノードにアノードを接続
した第二のダイオード、 前記第三の正端子に一端を接続し前記第一のダイオード
のアノードに他端を接続した第七の抵抗、前記第三の正
端子にアノードを接続した、第二のホト・サイリスタの
ホト・ダイオード、前記第二のホト・サイリスタのホト
・ダイオードのカソードに一端を接続し前記第五のＮＰ
Ｎトランジスタのコレクタに他端を接続した第八の抵抗
を有するホト・サイリスタ・ドライブ回路と、前記第一
のＰＮＰ トランジスタのコレクタにベースを接続し前
記第一の負端子にエミッタを接続した第六のＮＰＮトラ
ンジスタ、 前記第二の正端子にエミッタを接続した第七のＰＮＰト
ランジスタ、 前記第六のＮＰＮ トランジスタのコレクタにカソード
を接続した第一のホト・サイリスタ、前記第一のホト・
サイリスタのアノードに一端を接続し前記第七のＰＮＰ
トランジスタのベースに他端を接続した第九の抵抗、 前記第七のＰＮＰ トランジスタのコレクタに一端を接
続した第十の抵抗、 前記第十の抵抗の他端にアノードを接続した第二のホト
・ダイオード、および、この第二のホト・ダイオードと
結合する第二のホト・トランジスタからなる第二のホト
・カプラ、 前記第一の負端子にカソードを接続し前記第二のホト・
ダイオードのカソードにアノードを接続した第二のホト
・サイリスタを有し、前記交流電圧が規定値以上あるに
もかかわらず前記直流電源の直流出力が規定値以下とな
って、前記直流電源の直流出力電圧で動作する制御部が
動作不能となったことを知らせるＤＣ異常信号を、前記
第二のホ ゛トφトランジスタにより送出するＤＣ異常
ラッチ回路と を具備することを特徴とする。
する整流平滑回路の正出力端子に接続される第一の正端
子に一端を接続し、第二の正端子に他端を接続した第一
の抵抗と、 一端を前記第二の正端子に接続した第二の抵抗、前記整
流平滑回路の負出力端子に接続される第一の負端子にア
ノードを接続し、カソードを前記第二の抵抗の多端に接
続した第一のツェナーダイオード、 ベースを前記第一のツェナーダイオードのカソードに接
続した第一のＰＮＰ トランジスタ、一端を前記第二の
正端子に接続した第三の抵抗、前記第三の抵抗の他端と
前記第一のＰＮＰ トランジスタのエミッタにエミッタ
を接続した第二のＰＮＰトランジスタ、 摺動端子を前記第二のＰＮＰ トランジスタのベースに
接続し固定端子をそれぞれ前記第二の正端子および前記
第一の負端子に接続した第一の可変抵抗、 アノードを前記第二のＰＮＰ トランジスタのコレクタ
に接続しカソードを前記第一の負端子に接続した第一の
ホト・ダイオード、および、この第一のホト中ダイオー
ドに結合する第一のホト中トランジスタからなる第一の
ホト・カプラを有し、前記交流電圧が前記第一の可変抵
抗によって設定された規定値よりも下ったことを知らせ
るＡＣ異常信号を、前記第一のホト・トランジスタによ
り送出するＡＣ断検出回路と、 前記交流電圧の入力により動作を開始する直流電源の直
流出力端子の負端子に接続される第二の負端子にエミッ
タを接続した第三のＮＰＮトランジスタ、 前記直流電源の直流出力の正端子に接続される第三の正
端子にカソードを接続した第二のツェナーダイオード、 前記第二のツェナーダイオードのアノードに一端を接続
し他端を前記第三のＮＰＮトランジスタのベースに接続
した第四の抵抗を有するＤＣ断検出回路と、 前記第三の正端子にエミッタを接続した第四のＰＮＰ
トランジスタ、 前記第三の正端子に一端を接続した第一のコンデンサ、 前記第一のコンデンサの他端に一端を接続し他端を前記
第三のＮＰＮトランジスタのコレクタに接続した第五の
抵抗、 カソードを前記第四のＰＮＰ トランジスタのベースに
接続しアノードを前記第一のコンデンサの他端に接続し
た第三のツェナーダイオード、前記第四のＰＮＰトラン
ジスタのコレクタにアノードを接続した、第一のホト・
サイリスタのホト・ダイオード、 前記第一のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し他端を前記第二の負端子に接続した
第六の抵抗を有する遅延回路と、前記第二の負端子にエ
ミッタを接続した第五のＮＰＮトランジスタ、 前記第三のＮＰＮトランジスタのコレクタにカソードを
接続した第一のダイオード、 前記第五のＮＰＮトランジスタのベースにカソードを接
続し前記第一のダイオードのアノードにアノードを接続
した第二のダイオード、 前記第三の正端子に一端を接続し前記第一のダイオード
のアノードに他端を接続した第七の抵抗、前記第三の正
端子にアノードを接続した、第二のホト・サイリスタの
ホト・ダイオード、前記第二のホト・サイリスタのホト
・ダイオードのカソードに一端を接続し前記第五のＮＰ
Ｎトランジスタのコレクタに他端を接続した第八の抵抗
を有するホト・サイリスタ・ドライブ回路と、前記第一
のＰＮＰ トランジスタのコレクタにベースを接続し前
記第一の負端子にエミッタを接続した第六のＮＰＮトラ
ンジスタ、 前記第二の正端子にエミッタを接続した第七のＰＮＰト
ランジスタ、 前記第六のＮＰＮ トランジスタのコレクタにカソード
を接続した第一のホト・サイリスタ、前記第一のホト・
サイリスタのアノードに一端を接続し前記第七のＰＮＰ
トランジスタのベースに他端を接続した第九の抵抗、 前記第七のＰＮＰ トランジスタのコレクタに一端を接
続した第十の抵抗、 前記第十の抵抗の他端にアノードを接続した第二のホト
・ダイオード、および、この第二のホト・ダイオードと
結合する第二のホト・トランジスタからなる第二のホト
・カプラ、 前記第一の負端子にカソードを接続し前記第二のホト・
ダイオードのカソードにアノードを接続した第二のホト
・サイリスタを有し、前記交流電圧が規定値以上あるに
もかかわらず前記直流電源の直流出力が規定値以下とな
って、前記直流電源の直流出力電圧で動作する制御部が
動作不能となったことを知らせるＤＣ異常信号を、前記
第二のホ ゛トφトランジスタにより送出するＤＣ異常
ラッチ回路と を具備することを特徴とする。
［実施例コ
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図であり、第２図は第
１図の電源監視回路を含む電源装置のブロック図である
。第２図に示す電源装置は、交流電圧の入力により動作
を開始する直流電源２と、この直流電源の直流出力電圧
（以下、Ｖｏｏと記す）で動作する制御部３と、交流電
圧の整流平滑回路４と、この整流平滑回路の出力電圧お
よびＶ。０を入力してＤＣ異常信号またはＡＣ異常信号
を送出する電源監視回路１とを具備する。
１図の電源監視回路を含む電源装置のブロック図である
。第２図に示す電源装置は、交流電圧の入力により動作
を開始する直流電源２と、この直流電源の直流出力電圧
（以下、Ｖｏｏと記す）で動作する制御部３と、交流電
圧の整流平滑回路４と、この整流平滑回路の出力電圧お
よびＶ。０を入力してＤＣ異常信号またはＡＣ異常信号
を送出する電源監視回路１とを具備する。
第１図に示す電源監視回路は、ＡＣ断検出回路１０と、
ＤＣ断検出回路１２と、遅延回路１３と、ホト・サイリ
スタ・ドライブ回路１４と、ＤＣ異常ラッチ回路１１と
を具備する。
ＤＣ断検出回路１２と、遅延回路１３と、ホト・サイリ
スタ・ドライブ回路１４と、ＤＣ異常ラッチ回路１１と
を具備する。
ここで、第３図に示す交流電圧投入時のタイム書チャー
ト、および第４図に示すＡＣ異常信号送出時のタイム・
チャートを参照して詳細に説明する。
ト、および第４図に示すＡＣ異常信号送出時のタイム・
チャートを参照して詳細に説明する。
先ず、第３図に示すように時刻ｔ。で交流電圧が投入さ
れると、第１図に示す整流平滑回路４は充電を開始し、
したがって第２図に示す抵抗Ｒ１により分圧されたＡＣ
（＋）とＡＣ（−）間電圧（以下Ｖｘと記す）も、第３
図に示すように上昇を始める。そして、ＶｘがＰホト・
カブラＰＣＩのホト・ダイオードの順電圧ＶｐｏｔとＰ
ＮＰ トランジスタＱ２のコレクタ・エミッタ間電圧Ｖ
。６１との和（Ｖｐｏ１＋ＶＣＥ１ ） Ｔｏ、 ツェ
ナー・ダイオードＤＺＩのツェナー電圧Ｖ２１とトラン
ジスタＱ１のベース・エミッタ間電圧ＶＢＥＩ との和
（Ｖ ｚｓ ＋ Ｖ ＢＥＩ ）との間にある時刻ｔ１
からｔ２の間は、第２図に示すＡＣ断検出回路１０のト
ランジスタＱ２がオンし、したがってホト・カプラＰＣ
１もオンして、ＡＣ異常信号が端子ｄ、ｅから送出され
る。
れると、第１図に示す整流平滑回路４は充電を開始し、
したがって第２図に示す抵抗Ｒ１により分圧されたＡＣ
（＋）とＡＣ（−）間電圧（以下Ｖｘと記す）も、第３
図に示すように上昇を始める。そして、ＶｘがＰホト・
カブラＰＣＩのホト・ダイオードの順電圧ＶｐｏｔとＰ
ＮＰ トランジスタＱ２のコレクタ・エミッタ間電圧Ｖ
。６１との和（Ｖｐｏ１＋ＶＣＥ１ ） Ｔｏ、 ツェ
ナー・ダイオードＤＺＩのツェナー電圧Ｖ２１とトラン
ジスタＱ１のベース・エミッタ間電圧ＶＢＥＩ との和
（Ｖ ｚｓ ＋ Ｖ ＢＥＩ ）との間にある時刻ｔ１
からｔ２の間は、第２図に示すＡＣ断検出回路１０のト
ランジスタＱ２がオンし、したがってホト・カプラＰＣ
１もオンして、ＡＣ異常信号が端子ｄ、ｅから送出され
る。
しかし、Ｖｃｃがツェナー・ダイオードＺ２のツェナー
電圧Ｖ ｚ□とトランジスタＱ３のベース書エミッタ間
電圧ＶＢＥ３との和（Ｖ ｚ□＋ＶＢ＋！３）まで立ち
上った後、さらに一定時間（通常５０ｍ５位）後に解除
されるパワーオン・リセット信号によって、制御部３は
動作を開始するため、このＡＣ異常信号は、無視される
。したがって、交流電圧投入時におけるＡＣ異常信号送
出のインヒビットは不要である。
電圧Ｖ ｚ□とトランジスタＱ３のベース書エミッタ間
電圧ＶＢＥ３との和（Ｖ ｚ□＋ＶＢ＋！３）まで立ち
上った後、さらに一定時間（通常５０ｍ５位）後に解除
されるパワーオン・リセット信号によって、制御部３は
動作を開始するため、このＡＣ異常信号は、無視される
。したがって、交流電圧投入時におけるＡＣ異常信号送
出のインヒビットは不要である。
次に、時刻ｔ２でＶｘが規定値（ＶＺ１＋ＶＢＥ１ ）
を越えると、トランジスタＱ２はオフ、トランジスタＱ
１はオンし、したがってトランジスタＱｅはオンするが
、その時点ではホトＯサイリスタＰＳＣＲＩはオフして
いるためトランジスタＱ７もオフとなり、ＤＣ異常信号
は送出されない。
を越えると、トランジスタＱ２はオフ、トランジスタＱ
１はオンし、したがってトランジスタＱｅはオンするが
、その時点ではホトＯサイリスタＰＳＣＲＩはオフして
いるためトランジスタＱ７もオフとなり、ＤＣ異常信号
は送出されない。
その後、Ｖｃｃが時刻ｔ３で規定値 （Ｖ、。＋ＶＢＥ
３）に達すると、第２図に示すＤＣ断検出回路１２のト
ランジスタＱ３は、そのベース電流がツェナー・ダイオ
ードＺ２．抵抗Ｒ４を通して流れるためオンする。この
時点から、遅延回路１３のコンデンサＣ１は時定数Ｃ１
・Ｒ５テ、Ｖ ｃｃカらトランジスタＱ３のコレクタ・
エミ、ｙり間型圧Ｖ ｃＥ３を差し引いた電圧値（Ｖｃ
ｃ Ｖｃｇ３）をめざして充電を開始する。
３）に達すると、第２図に示すＤＣ断検出回路１２のト
ランジスタＱ３は、そのベース電流がツェナー・ダイオ
ードＺ２．抵抗Ｒ４を通して流れるためオンする。この
時点から、遅延回路１３のコンデンサＣ１は時定数Ｃ１
・Ｒ５テ、Ｖ ｃｃカらトランジスタＱ３のコレクタ・
エミ、ｙり間型圧Ｖ ｃＥ３を差し引いた電圧値（Ｖｃ
ｃ Ｖｃｇ３）をめざして充電を開始する。
そして、時間ｔ４において、コンデンサ １の両端電圧
Ｖ。１は、ツェナー・ダイオードＺ３のツェナー電圧Ｖ
Ｚ３と、トランジスタＱ４のベース・エミッタ間電圧ｖ
ＢＥ４トノ和（Ｖ Ｚ３ ＋ Ｖ Ｂｉ２ ） ニクラ
ンプされ、その直後トランジスタＱ４はそのベース電流
がツェナー・ダイオードＺ３．抵抗Ｒ５を通して流れる
ためオンし、したがってトランジスタＱ４のコレクタ電
流がホト・サイリスタＰＳＣＲＩのホト・ダイオードに
流れて、ホト・サイリスタＰＳＣＲＩがオンする。コレ
クタによってトランジスタＱ７のベース電流が抵抗Ｒ９
，ホト・サイリスタＰＳＣＲＩそしてトランジスタＱ６
を通して流れ、トランジスタＱ７はオンする。
Ｖ。１は、ツェナー・ダイオードＺ３のツェナー電圧Ｖ
Ｚ３と、トランジスタＱ４のベース・エミッタ間電圧ｖ
ＢＥ４トノ和（Ｖ Ｚ３ ＋ Ｖ Ｂｉ２ ） ニクラ
ンプされ、その直後トランジスタＱ４はそのベース電流
がツェナー・ダイオードＺ３．抵抗Ｒ５を通して流れる
ためオンし、したがってトランジスタＱ４のコレクタ電
流がホト・サイリスタＰＳＣＲＩのホト・ダイオードに
流れて、ホト・サイリスタＰＳＣＲＩがオンする。コレ
クタによってトランジスタＱ７のベース電流が抵抗Ｒ９
，ホト・サイリスタＰＳＣＲＩそしてトランジスタＱ６
を通して流れ、トランジスタＱ７はオンする。
ここで、遅延時間Ｔ。について説明する。時刻ｔ３にお
いて、トランジスタＱ３が非飽和の場合があり、この場
合トランジスタＱ５は、完全にはオフされないため、こ
の状態でトランジスタＱ７がオンしていると、トランジ
スタＱ５のオンによって、ホト・サイリスタＰＳＣＲ２
がドライブされＤＣ異常信号が誤って送出されてしまう
ことがある。これを防止するため、トランジスタＱ３が
完全に飽和する（すなわち、トランジスタＱ５を完全に
オフ状態にする）のを待ってトランジスタＱ７がオンさ
れるように遅延時間ｔ。をもたせているのである。
いて、トランジスタＱ３が非飽和の場合があり、この場
合トランジスタＱ５は、完全にはオフされないため、こ
の状態でトランジスタＱ７がオンしていると、トランジ
スタＱ５のオンによって、ホト・サイリスタＰＳＣＲ２
がドライブされＤＣ異常信号が誤って送出されてしまう
ことがある。これを防止するため、トランジスタＱ３が
完全に飽和する（すなわち、トランジスタＱ５を完全に
オフ状態にする）のを待ってトランジスタＱ７がオンさ
れるように遅延時間ｔ。をもたせているのである。
次に、第４図に示すように直流電源の故障でＶＣＣが断
となり、時刻ｔ５で規定値（Ｖ２□＋ＶＢＩＥ３）を下
まわるとＤＣ断検出回路１２のトランジスタＱ３はオフ
し、トランジスタＱ５のベース電流が抵抗Ｒ７およびダ
イオードＤ２を通して流れ、その結果トランジスタＱ５
がオンしてホト・サイリスタＰＳＣＲ２がドライブされ
る。この時、ｖＸは規定値（Ｖｚ１＋ ＶａＥｔ ）
以上ア’Ｑ、シタ力ってトランジスタＱｌ、Ｑ８．Ｑ７
がオンしているため、ホト轡サイリスタＰＳＣＲ２のオ
ンによりホト・カプラＰＣ２がオンしてＤＣ異常信号が
端子す、ｃから送出される。
となり、時刻ｔ５で規定値（Ｖ２□＋ＶＢＩＥ３）を下
まわるとＤＣ断検出回路１２のトランジスタＱ３はオフ
し、トランジスタＱ５のベース電流が抵抗Ｒ７およびダ
イオードＤ２を通して流れ、その結果トランジスタＱ５
がオンしてホト・サイリスタＰＳＣＲ２がドライブされ
る。この時、ｖＸは規定値（Ｖｚ１＋ ＶａＥｔ ）
以上ア’Ｑ、シタ力ってトランジスタＱｌ、Ｑ８．Ｑ７
がオンしているため、ホト轡サイリスタＰＳＣＲ２のオ
ンによりホト・カプラＰＣ２がオンしてＤＣ異常信号が
端子す、ｃから送出される。
その後、直流電源の故障が回復して時刻ｔ７で規定値（
Ｖ ｚ□＋ＶＢＥ３）を上回っても、Ｖｘが規定値（Ｖ
ｚ□＋ＶＢＥＩ）以上ある限りＤＣ異常ラッチ回路１
１が働き、ＤＣ異常信号は送出され続ける。したがって
、この場合も含め故障した直流電源を特定化できる。
Ｖ ｚ□＋ＶＢＥ３）を上回っても、Ｖｘが規定値（Ｖ
ｚ□＋ＶＢＥＩ）以上ある限りＤＣ異常ラッチ回路１
１が働き、ＤＣ異常信号は送出され続ける。したがって
、この場合も含め故障した直流電源を特定化できる。
次に、第５図に示すように直流電源は正常であるが、交
流電圧が瞬断または停電によりｔ８において断となると
、第１図に示す整流平滑回路４は放電を開始し、したが
って、Ｖｘも下降をはじめる。モしてＶｘが（Ｖ ｚｚ
＋ Ｖ ＢＥＩ ）と（ＶＰＤＩ ＋ＶＣ！□）と間
にある時刻ｔ、。から１１１の間は、第２図に示すＡＣ
断検出回路１０とトランジスタＱ２がオンし、したがっ
てホト・カプラＰＣＩもオンしてＡＣ異常信号が端子ｄ
、ｅから送出される。
流電圧が瞬断または停電によりｔ８において断となると
、第１図に示す整流平滑回路４は放電を開始し、したが
って、Ｖｘも下降をはじめる。モしてＶｘが（Ｖ ｚｚ
＋ Ｖ ＢＥＩ ）と（ＶＰＤＩ ＋ＶＣ！□）と間
にある時刻ｔ、。から１１１の間は、第２図に示すＡＣ
断検出回路１０とトランジスタＱ２がオンし、したがっ
てホト・カプラＰＣＩもオンしてＡＣ異常信号が端子ｄ
、ｅから送出される。
一般に、直流電源は一定時間（通常１０ｍ５以上）の瞬
断耐力があるため、制御部３はその間も動作可能であり
、このＡＣ異常信号を認識し上位装置へ通知したり、あ
るいはラッチング・リレーを動作させて保持することも
可能である。
断耐力があるため、制御部３はその間も動作可能であり
、このＡＣ異常信号を認識し上位装置へ通知したり、あ
るいはラッチング・リレーを動作させて保持することも
可能である。
その後、直流電源の瞬断耐力がなくなって出力電圧Ｖ。
０が下降し、時刻ｔ□２において規定値（Ｖ２゜＋ＶＢ
Ｅ３）を下回ると、再びＤＣ断検出回路のトランジスタ
Ｑ３がオフし、抵抗Ｒ７，ダイオードＤ２を通してトラ
ンジスタＱ５にベース電流が流れるため、トランジスタ
Ｑ５はオンしてホト・サイリスタＰＳＣＲ２をドライブ
することになるが、この時すてにＶｘは規定値（Ｖｚ１
＋ＶＩｌＥＩ）を下回っており、トランジスタＱｌ、Ｑ
６、Ｑｌがオフしているためホト・カブラＰＣ２はオフ
したままとなり、ＤＣ異常信号が送出されることはない
。
Ｅ３）を下回ると、再びＤＣ断検出回路のトランジスタ
Ｑ３がオフし、抵抗Ｒ７，ダイオードＤ２を通してトラ
ンジスタＱ５にベース電流が流れるため、トランジスタ
Ｑ５はオンしてホト・サイリスタＰＳＣＲ２をドライブ
することになるが、この時すてにＶｘは規定値（Ｖｚ１
＋ＶＩｌＥＩ）を下回っており、トランジスタＱｌ、Ｑ
６、Ｑｌがオフしているためホト・カブラＰＣ２はオフ
したままとなり、ＤＣ異常信号が送出されることはない
。
なお、抵抗Ｒ１３はトランジスタＱ３がツェナーΦダイ
オードｚ２の漏れ電流によって、抵抗Ｒ１４はトランジ
スタＱ４がツェナー・ダイオードＺ３およびトランジス
タＱ３の漏れ電流によって、抵抗Ｒ１Ｂはトランジスタ
Ｑ６がトランジスタＱ１の漏れ電流によって、抵抗Ｒ１
７はトランジスタＱ７がトランジスタＱ６およびホト・
サイリスタＰＳＣＲＩの漏れ電流によって、誤ってオン
するのを防止するためのバイパス抵抗である。抵抗Ｒ１
５は、トランジスタＱ５のベース蓄積電荷の放電用抵抗
である。
オードｚ２の漏れ電流によって、抵抗Ｒ１４はトランジ
スタＱ４がツェナー・ダイオードＺ３およびトランジス
タＱ３の漏れ電流によって、抵抗Ｒ１Ｂはトランジスタ
Ｑ６がトランジスタＱ１の漏れ電流によって、抵抗Ｒ１
７はトランジスタＱ７がトランジスタＱ６およびホト・
サイリスタＰＳＣＲＩの漏れ電流によって、誤ってオン
するのを防止するためのバイパス抵抗である。抵抗Ｒ１
５は、トランジスタＱ５のベース蓄積電荷の放電用抵抗
である。
また、Ｃ２，Ｒ１８およびＣ３，Ｒ１９は、ホト・サイ
リスタＰＳＣＲＩ、ＰＳＣＲ２が誤点弧するのを防止す
るためのコンデンサおよび抵抗である。
リスタＰＳＣＲＩ、ＰＳＣＲ２が誤点弧するのを防止す
るためのコンデンサおよび抵抗である。
［発明の効果］
以上説明したように本発明は、電源投入時においては、
直流電源が立ち上った後一定時間、ＤＣ異常信号送出を
インヒビットし、瞬断または停電時においては、ＡＣ断
検出回路によりＤＣ異常信号送出をインヒビットすると
ともにＡＣ異常信号を送出する構成としたので、直流電
源出力電圧の直接監視により、その直流電源の故障を検
出できるようになり、したがって直流電源のすべての故
障（過電圧、過電流、不足電圧など）と、交流入力電圧
断（瞬断、停電など）とを区別して検出できるという効
果を奏する。
直流電源が立ち上った後一定時間、ＤＣ異常信号送出を
インヒビットし、瞬断または停電時においては、ＡＣ断
検出回路によりＤＣ異常信号送出をインヒビットすると
ともにＡＣ異常信号を送出する構成としたので、直流電
源出力電圧の直接監視により、その直流電源の故障を検
出できるようになり、したがって直流電源のすべての故
障（過電圧、過電流、不足電圧など）と、交流入力電圧
断（瞬断、停電など）とを区別して検出できるという効
果を奏する。
さらに、本発明は電子部品のみで構成することができ、
小型、軽量そして安価に構成できるという効果を奏する
。
小型、軽量そして安価に構成できるという効果を奏する
。
図 面 の 簡 単 な 説 明第１図
は本発明の一実施例の回路図、第２図は第１図の電源監
視回路を含む電源装置のブロック図、第３図乃至第５図
は第１図の動作を示すタイムチャート、第６図は従来例
の電源装置のブロック図である。
は本発明の一実施例の回路図、第２図は第１図の電源監
視回路を含む電源装置のブロック図、第３図乃至第５図
は第１図の動作を示すタイムチャート、第６図は従来例
の電源装置のブロック図である。
１・・・電源監視回路、２・・・直流電源、３・・・制
御部、４・・・整流平滑回路、１０・・・ＡＣ断検出回
路、１１・・・ＤＣ異常ラッチ回路、１２・・・ＤＣ断
検出回路、１３・・・遅延回路、１４・・・ホト・サイ
リスタ・ドライブ回路、５０・・・絶縁トランス、５１
・・・二次側整流平滑回路、５２・・・警報接点付ヒユ
ーズ、５３・・・ショート回路、５４・・・直流電源、
５５・・・制御回路、５６・・・−次側整流平滑回路、
５７・・・ＡＣ断検出回路、ＰＳＣＲＩ、ＰＳＣＲ２・
・・ホト・サイリスタ、Ｐｃｔ、ＰＯ２・・・ホト−カ
プラ、Ｑｌ、Ｑ２．Ｑ４．Ｑｌ・・・ＰＮＰ トランジ
スタ、Ｑ３．Ｑ５．ＱＢ、Ｑｌ・・・ＮＰＮトランジス
タ、Ｚ１〜Ｚ３・・・ツェナー・ダイオ−トメ、Ｄｌ。
御部、４・・・整流平滑回路、１０・・・ＡＣ断検出回
路、１１・・・ＤＣ異常ラッチ回路、１２・・・ＤＣ断
検出回路、１３・・・遅延回路、１４・・・ホト・サイ
リスタ・ドライブ回路、５０・・・絶縁トランス、５１
・・・二次側整流平滑回路、５２・・・警報接点付ヒユ
ーズ、５３・・・ショート回路、５４・・・直流電源、
５５・・・制御回路、５６・・・−次側整流平滑回路、
５７・・・ＡＣ断検出回路、ＰＳＣＲＩ、ＰＳＣＲ２・
・・ホト・サイリスタ、Ｐｃｔ、ＰＯ２・・・ホト−カ
プラ、Ｑｌ、Ｑ２．Ｑ４．Ｑｌ・・・ＰＮＰ トランジ
スタ、Ｑ３．Ｑ５．ＱＢ、Ｑｌ・・・ＮＰＮトランジス
タ、Ｚ１〜Ｚ３・・・ツェナー・ダイオ−トメ、Ｄｌ。
Ｄ２・・・ダイオード、０１〜Ｃ３・・・コンデンサ、
Ｒ１〜ＲＩＯ，Ｒ１３〜Ｒ１９・・・抵抗、ＲＶｌ・・
・可変抵抗。
Ｒ１〜ＲＩＯ，Ｒ１３〜Ｒ１９・・・抵抗、ＲＶｌ・・
・可変抵抗。
Claims (1)
- 【特許請求の範囲】 交流電圧を整流平滑して出力する整流平滑回路の正出力
端子に接続される第一の正端子に一端を接続し、第二の
正端子に他端を接続した第一の抵抗と、 一端を前記第二の正端子に接続した第二の抵抗、前記整
流平滑回路の負出力端子に接続される第一の負端子にア
ノードを接続し、カソードを前記第二の抵抗の多端に接
続した第一のツェナーダイオード、 ベースを前記第一のツェナーダイオードのカソードに接
続した第一のＰＮＰトランジスタ、 一端を前記第二の正端子に接続した第三の抵抗、前記第
三の抵抗の他端と前記第一のＰＮＰトランジスタのエミ
ッタにエミッタを接続した第二のＰＮＰトランジスタ、 摺動端子を前記第二のＰＮＰトランジスタのベースに接
続し固定端子をそれぞれ前記第二の正端子および前記第
一の負端子に接続した第一の可変抵抗、 アノードを前記第二のＰＮＰトランジスタのコレクタに
接続しカソードを前記第一の負端子に接続した第一のホ
ト・ダイオード、および、この第一のホト・ダイオード
に結合する第一のホト・トランジスタからなる第一のホ
ト・カプラを有し、前記交流電圧が前記第一の可変抵抗
によって設定された規定値よりも下ったことを知らせる
ＡＣ異常信号を、前記第一のホト・トランジスタにより
送出するＡＣ断検出回路と、 前記交流電圧の入力により動作を開始する直流電源の直
流出力端子の負端子に接続される第二の負端子にエミッ
タを接続した第三のＮＰＮトランジスタ、 前記直流電源の直流出力の正端子に接続される第三の正
端子にカソードを接続した第二のツェナーダイオード、 前記第二のツェナーダイオードのアノードに一端を接続
し他端を前記第三のＮＰＮトランジスタのベースに接続
した第四の抵抗を有するＤＣ断検出回路と、 前記第三の正端子にエミッタを接続した第四のＰＮＰト
ランジスタ、 前記第三の正端子に一端を接続した第一のコンデンサ、 前記第一のコンデンサの他端に一端を接続し他端を前記
第三のＮＰＮトランジスタのコレクタに接続した第五の
抵抗、 カソードを前記第四のＰＮＰトランジスタのベースに接
続しアノードを前記第一のコンデンサの他端に接続した
第三のツェナーダイオード、 前記第四のＰＮＰトランジスタのコレクタにアノードを
接続した、第一のホト・サイリスタのホト・ダイオード
、 前記第一のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し他端を前記第二の負端子に接続した
第六の抵抗を有する遅延回路と、前記第二の負端子にエ
ミッタを接続した第五のＮＰＮトランジスタ、 前記第三のＮＰＮトランジスタのコレクタにカソードを
接続した第一のダイオード、 前記第五のＮＰＮトランジスタのベースにカソードを接
続し前記第一のダイオードのアノードにアノードを接続
した第二のダイオード、 前記第三の正端子に一端を接続し前記第一のダイオード
のアノードに他端を接続した第七の抵抗、前記第三の正
端子にアノードを接続した、第二のホト・サイリスタの
ホト・ダイオード、 前記第二のホト・サイリスタのホト・ダイオードのカソ
ードに一端を接続し前記第五のＮＰＮトランジスタのコ
レクタに他端を接続した第八の抵抗を有するホト・サイ
リスタ・ドライブ回路と、前記第一のＰＮＰトランジス
タのコレクタにベースを接続し前記第一の負端子にエミ
ッタを接続した第六のＮＰＮトランジスタ、 前記第二の正端子にエミッタを接続した第七のＰＮＰト
ランジスタ、 前記第六のＮＰＮトランジスタのコレクタにカソードを
接続した第一のホト・サイリスタ、 前記第一のホト・サイリスタのアノードに一端を接続し
前記第七のＰＮＰトランジスタのベースに他端を接続し
た第九の抵抗、 前記第七のＰＮＰトランジスタのコレクタに一端を接続
した第十の抵抗、 前記第十の抵抗の他端にアノードを接続した第二のホト
・ダイオード、および、この第二のホト・ダイオードと
結合する第二のホト・トランジスタからなる第二のホト
・カプラ、 前記第一の負端子にカソードを接続し前記第二のホト・
ダイオードのカソードにアノードを接続した第二のホト
・サイリスタを有し、前記交流電圧が規定値以上あるに
もかかわらず前記直流電源の直流出力が規定値以下とな
って、前記直流電源の直流出力電圧で動作する制御部が
動作不能となったことを知らせるＤＣ異常信号を、前記
第二のホト・トランジスタにより送出するＤＣ異常ラッ
チ回路と を具備することを特徴とする電源監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305243A JP2538713B2 (ja) | 1990-11-09 | 1990-11-09 | 電源監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305243A JP2538713B2 (ja) | 1990-11-09 | 1990-11-09 | 電源監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177174A true JPH04177174A (ja) | 1992-06-24 |
| JP2538713B2 JP2538713B2 (ja) | 1996-10-02 |
Family
ID=17942758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2305243A Expired - Lifetime JP2538713B2 (ja) | 1990-11-09 | 1990-11-09 | 電源監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538713B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610307A (zh) * | 2019-08-30 | 2019-12-24 | 江苏能电科技有限公司 | 电闸管理系统和方法 |
-
1990
- 1990-11-09 JP JP2305243A patent/JP2538713B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610307A (zh) * | 2019-08-30 | 2019-12-24 | 江苏能电科技有限公司 | 电闸管理系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538713B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531812B2 (ja) | 電源異常監視回路 | |
| US11223192B2 (en) | Leakage current protection device with automatic or manual reset after power outage | |
| CN109560529B (zh) | 电源电路及音响设备 | |
| CN106602517A (zh) | 一种稳压器自我保护方法 | |
| US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
| CA1205520A (en) | Battery charger failure alarm circuit | |
| JPH04177174A (ja) | 電源監視回路 | |
| US3339081A (en) | Battery transfer system | |
| EP0342550A2 (en) | Switching regulator | |
| JP2776644B2 (ja) | 電源異常監視回路 | |
| JPH02193520A (ja) | 過電流検出装置による電源遮断方法 | |
| JPH04368421A (ja) | 電源監視回路 | |
| CN113791271A (zh) | 电流检测电路和设备 | |
| CN217010337U (zh) | 二总线的短路隔离电路和二总线的短路保护系统 | |
| JPH04101658A (ja) | 電源監視回路 | |
| CN100367592C (zh) | 线路异常工作时检测保护的装置 | |
| JP2504125B2 (ja) | 電源監視回路 | |
| JP3463724B2 (ja) | 電気機器における保護回路 | |
| CN216560832U (zh) | 接地检测电路及电器 | |
| CN216434212U (zh) | 电流检测电路和设备 | |
| FI74566B (fi) | Foerfarande och anordning i en telefonvaexel foer eliminering av stoerningar. | |
| JPH086674A (ja) | 電源検出回路 | |
| CN115833081A (zh) | 门禁电锁电源电路及门禁系统 | |
| JPH0628912Y2 (ja) | 過電圧保護回路 | |
| JPH0480408B2 (ja) |