JP2537786B2 - デイジタル情報処理装置 - Google Patents
デイジタル情報処理装置Info
- Publication number
- JP2537786B2 JP2537786B2 JP60296704A JP29670485A JP2537786B2 JP 2537786 B2 JP2537786 B2 JP 2537786B2 JP 60296704 A JP60296704 A JP 60296704A JP 29670485 A JP29670485 A JP 29670485A JP 2537786 B2 JP2537786 B2 JP 2537786B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- main memory
- code
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル情報処理装置に係り、特に、あ
るルーチンを、そのルーチンとは異なるビット長を扱う
オブジェクト・コードで書かれているルーチンがコール
可能なディジタル情報処理装置に関するものである。
るルーチンを、そのルーチンとは異なるビット長を扱う
オブジェクト・コードで書かれているルーチンがコール
可能なディジタル情報処理装置に関するものである。
従来の技術 従来のディジタル情報処理装置としては、例えば日経
マグロウヒル社 日経エレクトロニクス1985年11月４日
発行（No.381）P276〜P310に示されているものがある。
マグロウヒル社 日経エレクトロニクス1985年11月４日
発行（No.381）P276〜P310に示されているものがある。
第５図は、この従来のディジタル情報処理装置である
インテル・コーポレーションiAPX386（以下、i386とす
る）で実行されている。32ビットを扱うオブジェクト・
コード（以下、32ビット・コードとする）と16ビットを
扱うオブジェクト・コード（以下、16ビット・コードと
する）間におけるコール・リターンのシーケンスを、ス
タックを用いて示すものである。i386は、特別な指定の
ない場合のオペランドと実効アドレスの長さを２通り持
ち、一方は、32ビット、もう一方は16ビットである（以
下、32ビット・モード、16ビット・モードとする）。30
は、32ビット・コード中のコール命令が行われる前の主
記憶上のスタックである。31は、両コード間で引き渡さ
れるパラメータである。32は、コール命令が行われた後
のスタックである。33は、コール側のコード・セグメン
トを指しているセグメント・ディスクリプタを指す16ビ
ットのアドレスである（以下、oldCSとする）。34は、
コール側のコード・セグメントのベース・アドレスから
の32ビットのオフセットである（以下oldIPとする）。
インテル・コーポレーションiAPX386（以下、i386とす
る）で実行されている。32ビットを扱うオブジェクト・
コード（以下、32ビット・コードとする）と16ビットを
扱うオブジェクト・コード（以下、16ビット・コードと
する）間におけるコール・リターンのシーケンスを、ス
タックを用いて示すものである。i386は、特別な指定の
ない場合のオペランドと実効アドレスの長さを２通り持
ち、一方は、32ビット、もう一方は16ビットである（以
下、32ビット・モード、16ビット・モードとする）。30
は、32ビット・コード中のコール命令が行われる前の主
記憶上のスタックである。31は、両コード間で引き渡さ
れるパラメータである。32は、コール命令が行われた後
のスタックである。33は、コール側のコード・セグメン
トを指しているセグメント・ディスクリプタを指す16ビ
ットのアドレスである（以下、oldCSとする）。34は、
コール側のコード・セグメントのベース・アドレスから
の32ビットのオフセットである（以下oldIPとする）。
第６図は、第５図のコール・リターンのシーケンスを
詳しく説明するために32ビット・コードと16ビット・コ
ードの関係を示す図である。35は、主記憶上の32ビット
・コードのコード・セグメントである。36は、主記憶上
の16ビット・コードのコード・セグメントである。
詳しく説明するために32ビット・コードと16ビット・コ
ードの関係を示す図である。35は、主記憶上の32ビット
・コードのコード・セグメントである。36は、主記憶上
の16ビット・コードのコード・セグメントである。
第７図は、第５図のセグメント・ディスクリプタを詳
しく説明するための図である。37は、コール側（32ビッ
ト・コード）のコード・セグメント35を定義するコード
・セグメント・ディスクリプタである。38は、被コール
側（16ビット・コード）のコード・セグメント36を定義
するコード・セグメント・ディスクリプタである。39
は、コード・セグメントのベース・アドレスを示すセグ
メント・ベース・アドレスである。40は、コード・セグ
メントの大きさを設定するセグメント・リミットであ
る。41は、コード・セグメントの保護機能などの情報を
示すセグメント属性である。42は、セグメント属性内で
32ビット・モードと16ビット・モードを示すＤビットで
ある（Ｄ＝１の場合32ビット・モード、Ｄ＝０の場合16
ビット・モード）。
しく説明するための図である。37は、コール側（32ビッ
ト・コード）のコード・セグメント35を定義するコード
・セグメント・ディスクリプタである。38は、被コール
側（16ビット・コード）のコード・セグメント36を定義
するコード・セグメント・ディスクリプタである。39
は、コード・セグメントのベース・アドレスを示すセグ
メント・ベース・アドレスである。40は、コード・セグ
メントの大きさを設定するセグメント・リミットであ
る。41は、コード・セグメントの保護機能などの情報を
示すセグメント属性である。42は、セグメント属性内で
32ビット・モードと16ビット・モードを示すＤビットで
ある（Ｄ＝１の場合32ビット・モード、Ｄ＝０の場合16
ビット・モード）。
以下、i386における32ビット・コードが16ビット・コ
ードをコールし、再び32ビット・コードへのリターンす
るシーケンスを説明する。
ードをコールし、再び32ビット・コードへのリターンす
るシーケンスを説明する。
（１） 現在、i386は32ビット・モードで動いており、
コード・セグメント35内の32ビット・コードを実行して
いる。スタック・ポインタSP9（以下、SP9とする）はス
タック・トップを指している。
コード・セグメント35内の32ビット・コードを実行して
いる。スタック・ポインタSP9（以下、SP9とする）はス
タック・トップを指している。
（２） SP9が指しているスタック30の位置からコール
側が被コール側に引き渡すパラメータ31を格納する。全
てのパラメータ31を格納後、SP9はSP10の位置に移動す
る。
側が被コール側に引き渡すパラメータ31を格納する。全
てのパラメータ31を格納後、SP9はSP10の位置に移動す
る。
（３） コール側（32ビット・コードのコード・セグメ
ント35）より同一プロセスかつ同一レベル内で使用され
る被コール側（16ビット・コードのコード・セグメント
36）へセグメントを越えてコールするファー・コール命
令が出される。両者において使用されるスタックは、同
一プロセス、同一レベルという条件より同一スタック30
である。
ント35）より同一プロセスかつ同一レベル内で使用され
る被コール側（16ビット・コードのコード・セグメント
36）へセグメントを越えてコールするファー・コール命
令が出される。両者において使用されるスタックは、同
一プロセス、同一レベルという条件より同一スタック30
である。
（４） このコール命令が出されると、i386は、コール
側が被コール側をコール可能か、つまりアクセス権をコ
ード・セグメント・ディスクリプタを用いてチェッタを
用いてチェックする。同様にコード・セグメント・ディ
スクリプタ中のＤビットをチェックし、オブジェクト・
コードを32ビット・モードないし16ビット・モードで実
行するかを判断する。次に現在使用しているコード・セ
グメントを示すコード・セグメント・レジスタ（以下、
CSとする）の内容（つまりコール側のコード・セグメン
ト・ディスクリプタのアドレス）をスタック30のSP10の
位置よりoldCS33として格納する。SP10はSP11に移動す
る。続いて、インストラクション・ポインタ（以下、IP
とする）の内容（つまりコール側のコード・セグメント
へのベース・アドレスからの32ビットのオフセット）を
スタック32上にoldIP34として格納する。SP11はSP12に
移動する。次に被コール側のコード・セグメント・ディ
スクリプタのアドレスをCSに格納する。続いて、被コー
ル側のコード・セグメントへのベース・アドレスからの
オフセットをIPに格納する。Ｄビットによりi386は16ビ
ット・モードに切り替り、制御は16ビット・コードに移
る。
側が被コール側をコール可能か、つまりアクセス権をコ
ード・セグメント・ディスクリプタを用いてチェッタを
用いてチェックする。同様にコード・セグメント・ディ
スクリプタ中のＤビットをチェックし、オブジェクト・
コードを32ビット・モードないし16ビット・モードで実
行するかを判断する。次に現在使用しているコード・セ
グメントを示すコード・セグメント・レジスタ（以下、
CSとする）の内容（つまりコール側のコード・セグメン
ト・ディスクリプタのアドレス）をスタック30のSP10の
位置よりoldCS33として格納する。SP10はSP11に移動す
る。続いて、インストラクション・ポインタ（以下、IP
とする）の内容（つまりコール側のコード・セグメント
へのベース・アドレスからの32ビットのオフセット）を
スタック32上にoldIP34として格納する。SP11はSP12に
移動する。次に被コール側のコード・セグメント・ディ
スクリプタのアドレスをCSに格納する。続いて、被コー
ル側のコード・セグメントへのベース・アドレスからの
オフセットをIPに格納する。Ｄビットによりi386は16ビ
ット・モードに切り替り、制御は16ビット・コードに移
る。
（５） 16ビット・コードのリターン命令の前まで実行
され、スタック・トップをSP12が指している。ここでリ
ターン命令が実行される。リターン命令はスタック32上
よりoldIP34をIPへ格納する。なおi386は、16ビットモ
ードで動いているので、IPへは16ビットのみ格納する。
続いて、CSにデータを格納するが、SPがSPの位置に移動
していないため、本来格納したいoldCS33は格納せず、
ことなったデータを格納する。
され、スタック・トップをSP12が指している。ここでリ
ターン命令が実行される。リターン命令はスタック32上
よりoldIP34をIPへ格納する。なおi386は、16ビットモ
ードで動いているので、IPへは16ビットのみ格納する。
続いて、CSにデータを格納するが、SPがSPの位置に移動
していないため、本来格納したいoldCS33は格納せず、
ことなったデータを格納する。
（６） IPには、32ビット・コードにおけるリターン・
アドレスのうち16ビットしか有効なデータが存在せず、
かつCSにもoldCS33が存在しないため、i386が16ビット
・モードから32ビット・モードに切り替わっても、最初
実行されていた32ビット・コードは実行できない。
アドレスのうち16ビットしか有効なデータが存在せず、
かつCSにもoldCS33が存在しないため、i386が16ビット
・モードから32ビット・モードに切り替わっても、最初
実行されていた32ビット・コードは実行できない。
以上のように、i386では、32ビット・コードと16ビッ
ト・コードを混在した状況で実行させることは不可能で
ある。ただ、i386では、直後の１命令に対してのみ有効
でＤビットの状態を反転するように作用するプレフィッ
クス命令、“DATA"（オペランドの長さを指定）と“ADD
RESS"（実行アドレスの長さを指定）が存在する。これ
を用いてコードを書き換えることにより、両コードを混
在した状況で実行させることが可能となる。
ト・コードを混在した状況で実行させることは不可能で
ある。ただ、i386では、直後の１命令に対してのみ有効
でＤビットの状態を反転するように作用するプレフィッ
クス命令、“DATA"（オペランドの長さを指定）と“ADD
RESS"（実行アドレスの長さを指定）が存在する。これ
を用いてコードを書き換えることにより、両コードを混
在した状況で実行させることが可能となる。
発明が解決しようとする問題点 しかしながら上記のような構成では、32ビット・コー
ドと16ビット・コードを混在した状況で実行させようと
した時、IPとCSに正しいデータを格納できず、従来存在
するコードを書き換えない限り実行できないという問題
点を有していた。
ドと16ビット・コードを混在した状況で実行させようと
した時、IPとCSに正しいデータを格納できず、従来存在
するコードを書き換えない限り実行できないという問題
点を有していた。
本発明はかかる点に鑑み、あるルーチンを、そのルー
チンとは異なるビット長を扱うオブジェクト・コードで
書かれているルーチンがコールする場合、どちらのルー
チンも全く書き換えることなく実行可能なディジタル情
報処理装置を提供することを目的とする。
チンとは異なるビット長を扱うオブジェクト・コードで
書かれているルーチンがコールする場合、どちらのルー
チンも全く書き換えることなく実行可能なディジタル情
報処理装置を提供することを目的とする。
問題点を解決するための手段 本発明は主記憶とプログラム・カウンタ間でデータを
転送出来るデータ・アクセス回路とデータ・アクセス回
路を制御するデータ長指定回路を備えたディジタル情報
処理装置である。
転送出来るデータ・アクセス回路とデータ・アクセス回
路を制御するデータ長指定回路を備えたディジタル情報
処理装置である。
作用 本発明は前記した構成により、データアクセス回路が
プログラム・カウンタから主記憶へデータを格納すると
きは、データ長指定回路が、格納するデータ長を示す情
報を生成し、データと共に主記憶へ格納し、データ・ア
クセス回路が主記憶からプログラム・カウンタへデータ
を格納するときは、データ長指定回路が、主記憶上の情
報より格納すべきデータのデータ長を指定し、そのサイ
ズでデータを格納することにより、あるルーチンを、そ
のルーチンとは異なるビット長を扱うオブジェクト・コ
ードで書かれているルーチンがコールする場合、どちら
のルーチンも全く書き換えることなく、混在した状況で
実行できる。
プログラム・カウンタから主記憶へデータを格納すると
きは、データ長指定回路が、格納するデータ長を示す情
報を生成し、データと共に主記憶へ格納し、データ・ア
クセス回路が主記憶からプログラム・カウンタへデータ
を格納するときは、データ長指定回路が、主記憶上の情
報より格納すべきデータのデータ長を指定し、そのサイ
ズでデータを格納することにより、あるルーチンを、そ
のルーチンとは異なるビット長を扱うオブジェクト・コ
ードで書かれているルーチンがコールする場合、どちら
のルーチンも全く書き換えることなく、混在した状況で
実行できる。
実 施 例 第１図は、本発明の実施例におけるディジタル情報処
理装置の構成図を示すものである。本発明の実施例にお
けるディジタル情報処理装置は、64ビットを扱う命令
（以下、64ビット命令とする）と32ビットを扱う命令
（以下、32ビット命令とする）を共有し、64ビット・コ
ード、32ビット・コード共に実行可能である。第１図に
おいて、１は、16ビットのワード・アライメントがあ
り、かつリトル・エンディアン方式（メモリ上の多バイ
ト・データについて、データのLSBのほうがアドレスの
小さい方に格納されている方式）でデータを格納する、
264のアドレス空間を持つ主記憶である。２は、主記憶
１上で次に実行されるべき命令を指す64ビットのプログ
ラム・カウンタ（以下、PCとする）である。３は、主記
憶１上にあるスタックの先頭アドレスを示す64ビットの
スタック・ポインタ（以下、SPとする）である。４は、
主記憶１からPC2が指している命令をフェッチする命令
フェッチ回路である。５は、命令フェッチ回路４でフェ
ッチした命令を解読し、各部分を制御する命令解読回路
である。６は、PC2より有効なデータを取り込み、デー
タとともにそのデータ長を示す１ビットも主記憶１上へ
格納し、また、主記憶１上より64ビット・データを取り
込み、その中の１ビットにより指定されたサイズのデー
タをPC2に書き込むデータ・アクセス回路である。７
は、データ・アクセス回路６で必要とするデータ長を示
す１ビットの指定、およびその１ビットより有効なサイ
ズのデータを指定するデータ長指定回路である。８は、
主記憶１と命令フェッチ回路４を接続するデータ・バス
である。９は、命令フェッチ回路４とプログラム・カウ
ンタ２を接続するアドレス・バスである。10は、主記憶
１とデータ・アクセス回路６を接続するデータ・バスで
ある。11は、データ・アクセス回路６とスタック・ポイ
ンタ３を接続するアドレス・バスである。12は、プログ
ラム・カウンタ２とデータ・アクセス回路６を接続する
アドレス・バスである。13は、データ・アクセス回路６
とデータ長指定回路７を接続するデータ・バスである。
14は、命令解読回路５と命令フェッチ回路４を接続する
データ・バスである。
理装置の構成図を示すものである。本発明の実施例にお
けるディジタル情報処理装置は、64ビットを扱う命令
（以下、64ビット命令とする）と32ビットを扱う命令
（以下、32ビット命令とする）を共有し、64ビット・コ
ード、32ビット・コード共に実行可能である。第１図に
おいて、１は、16ビットのワード・アライメントがあ
り、かつリトル・エンディアン方式（メモリ上の多バイ
ト・データについて、データのLSBのほうがアドレスの
小さい方に格納されている方式）でデータを格納する、
264のアドレス空間を持つ主記憶である。２は、主記憶
１上で次に実行されるべき命令を指す64ビットのプログ
ラム・カウンタ（以下、PCとする）である。３は、主記
憶１上にあるスタックの先頭アドレスを示す64ビットの
スタック・ポインタ（以下、SPとする）である。４は、
主記憶１からPC2が指している命令をフェッチする命令
フェッチ回路である。５は、命令フェッチ回路４でフェ
ッチした命令を解読し、各部分を制御する命令解読回路
である。６は、PC2より有効なデータを取り込み、デー
タとともにそのデータ長を示す１ビットも主記憶１上へ
格納し、また、主記憶１上より64ビット・データを取り
込み、その中の１ビットにより指定されたサイズのデー
タをPC2に書き込むデータ・アクセス回路である。７
は、データ・アクセス回路６で必要とするデータ長を示
す１ビットの指定、およびその１ビットより有効なサイ
ズのデータを指定するデータ長指定回路である。８は、
主記憶１と命令フェッチ回路４を接続するデータ・バス
である。９は、命令フェッチ回路４とプログラム・カウ
ンタ２を接続するアドレス・バスである。10は、主記憶
１とデータ・アクセス回路６を接続するデータ・バスで
ある。11は、データ・アクセス回路６とスタック・ポイ
ンタ３を接続するアドレス・バスである。12は、プログ
ラム・カウンタ２とデータ・アクセス回路６を接続する
アドレス・バスである。13は、データ・アクセス回路６
とデータ長指定回路７を接続するデータ・バスである。
14は、命令解読回路５と命令フェッチ回路４を接続する
データ・バスである。
第２図は、64ビット・コード・ルーチンが64ビット・
コード・ルーチンをコールし、再び64ビット・コード・
ルーチンにリターンするプロセデュアにおいて、第１図
の主記憶１の内部で実現されるスタック領域とコード領
域のシーケンスについて詳しく説明するための図であ
る。第２図において、15は、主記憶上のスタックであ
る。16は、コール側（64ビット・コード・ルーチン）が
被コール側（64ビット・コード・ルーチン）をコールす
る際に、コール側のリターン・アドレスとしてスタック
に格納する64ビットのIPである。17は、IP16のLSBの１
ビットである。18は、コード領域内の64ビット・コード
・ルーチンである。19は、コード領域内の64ビット・コ
ード・ルーチンである。
コード・ルーチンをコールし、再び64ビット・コード・
ルーチンにリターンするプロセデュアにおいて、第１図
の主記憶１の内部で実現されるスタック領域とコード領
域のシーケンスについて詳しく説明するための図であ
る。第２図において、15は、主記憶上のスタックであ
る。16は、コール側（64ビット・コード・ルーチン）が
被コール側（64ビット・コード・ルーチン）をコールす
る際に、コール側のリターン・アドレスとしてスタック
に格納する64ビットのIPである。17は、IP16のLSBの１
ビットである。18は、コード領域内の64ビット・コード
・ルーチンである。19は、コード領域内の64ビット・コ
ード・ルーチンである。
第３図は、32ビット・コード・ルーチンが32ビット・
コード・ルーチンをコールし、再び32ビットコールド・
ルーチンへリターンするプロセデュアにおいて、第１図
の主記憶１の内部で実現されるスタック領域とコード領
域のシーケンスについて詳しく説明するための図であ
る。第３図において、20は、主記憶上のスタックであ
る。21は、コール側（32ビット・コード・ルーチン）が
被コール側（32ビット・コード・ルーチン）をコールす
る際に、コール側のリターン・アドレスとしてスタック
に格納する32ビットのIPである。22は、IP21のLSBの１
ビットである。23は、コード領域内の32ビット・コード
・ルーチンである。24は、コード領域内の32ビット・コ
ード・ルーチンである。
コード・ルーチンをコールし、再び32ビットコールド・
ルーチンへリターンするプロセデュアにおいて、第１図
の主記憶１の内部で実現されるスタック領域とコード領
域のシーケンスについて詳しく説明するための図であ
る。第３図において、20は、主記憶上のスタックであ
る。21は、コール側（32ビット・コード・ルーチン）が
被コール側（32ビット・コード・ルーチン）をコールす
る際に、コール側のリターン・アドレスとしてスタック
に格納する32ビットのIPである。22は、IP21のLSBの１
ビットである。23は、コード領域内の32ビット・コード
・ルーチンである。24は、コード領域内の32ビット・コ
ード・ルーチンである。
第４図は、64ビット・コード・ルーチンが32ビット・
コード・ルーチンをコールし、再び64ビット・コード・
ルーチンへリターンするプロセデュアにおいて、第１図
の主記憶１の内部で実現されるスタック領域とコード領
域のシーケンスについて詳しく説明するための図であ
る。第４図において、25は、主記憶上のスタックであ
る。26は、コール側（64ビット・コード・ルーチン）が
被コール側（32ビット・コード・ルーチン）をコールす
る際に、コール側のリターン・アドレスとしてスタック
に格納する64ビットのIPである。27は、IP26のLSBの１
ビットである。28は、コード領域内の64ビット・コード
・ルーチンである。29は、コード領域内の32ビット・コ
ード・ルーチンである。
コード・ルーチンをコールし、再び64ビット・コード・
ルーチンへリターンするプロセデュアにおいて、第１図
の主記憶１の内部で実現されるスタック領域とコード領
域のシーケンスについて詳しく説明するための図であ
る。第４図において、25は、主記憶上のスタックであ
る。26は、コール側（64ビット・コード・ルーチン）が
被コール側（32ビット・コード・ルーチン）をコールす
る際に、コール側のリターン・アドレスとしてスタック
に格納する64ビットのIPである。27は、IP26のLSBの１
ビットである。28は、コード領域内の64ビット・コード
・ルーチンである。29は、コード領域内の32ビット・コ
ード・ルーチンである。
まず、以上のように構成された本実施例のディジタル
情報処理装置について、64ビット・コード・ルーチンが
64ビット・コード・ルーチンをコールし、再び64ビット
・コード・ルーチンへリターンする動作を説明する。
情報処理装置について、64ビット・コード・ルーチンが
64ビット・コード・ルーチンをコールし、再び64ビット
・コード・ルーチンへリターンする動作を説明する。
（１） 現在、このディジタル情報処理装置では64ビッ
ト・コード・ルーチン18が実行されており、ちょうどSP
0がスタック・トップを指している。
ト・コード・ルーチン18が実行されており、ちょうどSP
0がスタック・トップを指している。
（２） SP0が指しているスタック15の位置より、コー
ル側（64ビット・コード・ルーチン18）が被コール側
（64ビット・コード・ルーチン19）引き渡すパラメータ
を格納していく。すべてのパラメータを格納後、SP0はS
P1の位置に変化する。
ル側（64ビット・コード・ルーチン18）が被コール側
（64ビット・コード・ルーチン19）引き渡すパラメータ
を格納していく。すべてのパラメータを格納後、SP0はS
P1の位置に変化する。
（３） ここで64ビット・コード・ルーチン18が64ビッ
ト・コード・ルーチン19をコールする。データ・アクセ
ス回路６がPC2より64ビットのIP（コール側（64ビット
・コード・ルーチン18）がリターン命令で再び実行され
始めるべきアドレス、つまりold IP）を取り込む。次
に、データ長指定回路７が取り込んだIPのLSB1ビットに
１を格納する。そしてデータ・アクセス回路６は、デー
タ長指定回路７によってかきかえられたIPを、スタック
15のSP1が指している位置に格納する。SP2はスタック・
トップを指している。
ト・コード・ルーチン19をコールする。データ・アクセ
ス回路６がPC2より64ビットのIP（コール側（64ビット
・コード・ルーチン18）がリターン命令で再び実行され
始めるべきアドレス、つまりold IP）を取り込む。次
に、データ長指定回路７が取り込んだIPのLSB1ビットに
１を格納する。そしてデータ・アクセス回路６は、デー
タ長指定回路７によってかきかえられたIPを、スタック
15のSP1が指している位置に格納する。SP2はスタック・
トップを指している。
（４） PC2には、被コール側（64ビット・コード・ル
ーチン19）の最初に実行されるIPが書き込まれる。その
後、この装置の制御は64ビット・コード・ルーチン19に
移る。
ーチン19）の最初に実行されるIPが書き込まれる。その
後、この装置の制御は64ビット・コード・ルーチン19に
移る。
（５） 64ビット・コード・ルーチン19のリターン命令
の前まで実行されスタック・トップをSP2が指してい
る。ここでリターン命令が実行される。データ・アクセ
ス回路６はスタック15上よりSP2が指している位置より3
2ビット・データを読み出す。そして、データ長指定回
路７は32ビット・データのLSB1ビット17を判断し、その
内容が１であることにより、リターン・アドレスは、64
ビット必要であることがわかる。よって、データ・アク
セス回路６は、引き続いてスタック15より32ビットのデ
ータを読み出してくる。その後、データ・アクセス回路
６は、64ビットのIP16をPC2へ格納する。SP2は64ビット
分変化し、SP1を指すようになる。
の前まで実行されスタック・トップをSP2が指してい
る。ここでリターン命令が実行される。データ・アクセ
ス回路６はスタック15上よりSP2が指している位置より3
2ビット・データを読み出す。そして、データ長指定回
路７は32ビット・データのLSB1ビット17を判断し、その
内容が１であることにより、リターン・アドレスは、64
ビット必要であることがわかる。よって、データ・アク
セス回路６は、引き続いてスタック15より32ビットのデ
ータを読み出してくる。その後、データ・アクセス回路
６は、64ビットのIP16をPC2へ格納する。SP2は64ビット
分変化し、SP1を指すようになる。
（６） PC2には、64ビット・コード・ルーチン18にお
けるコール命令の次に実行されるIPが書かれている。よ
って、再び64ビット・コード・ルーチン18に制御が移
る。
けるコール命令の次に実行されるIPが書かれている。よ
って、再び64ビット・コード・ルーチン18に制御が移
る。
次に、以上のように構成された本実施例のディジタル
情報処理装置について、32ビット・コード・ルーチンが
32ビット・コード・ルーチンをコールし、再び32ビット
・コード・ルーチンへリターンする動作を説明する。
情報処理装置について、32ビット・コード・ルーチンが
32ビット・コード・ルーチンをコールし、再び32ビット
・コード・ルーチンへリターンする動作を説明する。
（１） 現在、このディジタル情報処理装置では32ビッ
ト・コード・ルーチン23が実行されており、ちょうどSP
3がスタック・トップを指している。
ト・コード・ルーチン23が実行されており、ちょうどSP
3がスタック・トップを指している。
（２） SP3が指しているスタック20の位置より、コー
ル側（32ビット・コード・ルーチン23）が被コール側
（32ビット・コード・ルーチン24）に引き渡すパラメー
タを格納していく。すべてのパラメータを格納後、SP3
はSP4の位置に変化する。
ル側（32ビット・コード・ルーチン23）が被コール側
（32ビット・コード・ルーチン24）に引き渡すパラメー
タを格納していく。すべてのパラメータを格納後、SP3
はSP4の位置に変化する。
（３） ここで32ビット・コード・ルーチン23が32ビッ
ト・コード・ルーチン24をコールする。データ・アクセ
ス回路６がPC2より32ビットのIP（コール側（32ビット
・コード・ルーチン23）がリターン命令で再び実行され
始めるべきアドレス、つまりoldIP）を取り込む。次
に、データ長指定回路７が取り込んだIPのLSB1ビットに
０を格納する。そしてデータ・アクセス回路６は、デー
タ長指定回路７によってかきかえられたIPを、スタック
20のSP4が指している位置に格納する。SP5はスタック・
トップを指している。
ト・コード・ルーチン24をコールする。データ・アクセ
ス回路６がPC2より32ビットのIP（コール側（32ビット
・コード・ルーチン23）がリターン命令で再び実行され
始めるべきアドレス、つまりoldIP）を取り込む。次
に、データ長指定回路７が取り込んだIPのLSB1ビットに
０を格納する。そしてデータ・アクセス回路６は、デー
タ長指定回路７によってかきかえられたIPを、スタック
20のSP4が指している位置に格納する。SP5はスタック・
トップを指している。
（４） PC2には、被コール側（32ビット・コード・ル
ーチン24）の最初に実行されるIPが書き込まれる。その
後、この装置の制御は32ビット・コード・ルーチン24に
移る。
ーチン24）の最初に実行されるIPが書き込まれる。その
後、この装置の制御は32ビット・コード・ルーチン24に
移る。
（５） 32ビット・コード・ルーチン24のリターン命令
の前まで実行されスタック・トップをSP5が指してい
る。ここでリターン命令が実行される。データ・アクセ
ス回路６はスタック20上よりSP5が指している位置より3
2ビット・データを読み出す。そして、データ長指定回
路７は32ビット・データのLSB1ビット22を判断し、その
内容が０であることにより、リターン・アドレスは、32
ビットで十分なことがわかる。その後、データ・アクセ
ス回路６は、32ビットのIP21をPC2へ格納する。SP5は32
ビット分変化し、SP4を指すようになる。
の前まで実行されスタック・トップをSP5が指してい
る。ここでリターン命令が実行される。データ・アクセ
ス回路６はスタック20上よりSP5が指している位置より3
2ビット・データを読み出す。そして、データ長指定回
路７は32ビット・データのLSB1ビット22を判断し、その
内容が０であることにより、リターン・アドレスは、32
ビットで十分なことがわかる。その後、データ・アクセ
ス回路６は、32ビットのIP21をPC2へ格納する。SP5は32
ビット分変化し、SP4を指すようになる。
（６） PC2には、32ビット・コード・ルーチン23にお
けるコール命令の次に実行されるIPが書かれている。よ
って、再び32ビット・コード・ルーチン23に制御が移
る。
けるコール命令の次に実行されるIPが書かれている。よ
って、再び32ビット・コード・ルーチン23に制御が移
る。
最後に、以上のように構成された本実施例のディジタ
ル情報処理装置について、64ビット・コード・ルーチン
が32ビット・コード・ルーチンをコールし、再び64ビッ
ト・コード・ルーチンへリターンする動作を説明する。
ル情報処理装置について、64ビット・コード・ルーチン
が32ビット・コード・ルーチンをコールし、再び64ビッ
ト・コード・ルーチンへリターンする動作を説明する。
（１） 現在、このディジタル情報処理装置では64ビッ
ト・コード・ルーチン28が実行されており、ちょうどSP
6がスタック・トップを指している。
ト・コード・ルーチン28が実行されており、ちょうどSP
6がスタック・トップを指している。
（２） SP6が指しているスタック25の位置より、コー
ル側（64ビット・コード・ルーチン28）が被コール側
（32ビット・コード・ルーチン29）引き渡すパラメータ
を格納していく。すべてのパラメータを格納後、SP6はS
P7の位置に変化する。
ル側（64ビット・コード・ルーチン28）が被コール側
（32ビット・コード・ルーチン29）引き渡すパラメータ
を格納していく。すべてのパラメータを格納後、SP6はS
P7の位置に変化する。
（３） ここで64ビット・コード・ルーチン28が32ビッ
ト・コード・ルーチン29をコールする。データ・アクセ
ス回路６がPC2より64ビットのIP（コール側（64ビット
・コード・ルーチン28）がリターン命令で再び実行され
始めるべきアドレス、つまりoldIP）を取り込む。次
に、データ長指定回路７が取り込んだIPのLSB1ビットに
１を格納する。そしてデータ・アクセス回路６は、デー
タ長指定回路７によってかきかえられたIPを、スタック
25のSP7が指している位置に格納する。SP6はスタック・
トップを指している。
ト・コード・ルーチン29をコールする。データ・アクセ
ス回路６がPC2より64ビットのIP（コール側（64ビット
・コード・ルーチン28）がリターン命令で再び実行され
始めるべきアドレス、つまりoldIP）を取り込む。次
に、データ長指定回路７が取り込んだIPのLSB1ビットに
１を格納する。そしてデータ・アクセス回路６は、デー
タ長指定回路７によってかきかえられたIPを、スタック
25のSP7が指している位置に格納する。SP6はスタック・
トップを指している。
（４） PC2には、被コール側（32ビット・コード・ル
ーチン29）の最初に実行されるIPが書き込まれる。その
後、この装置の制御は32ビット・コード・ルーチン29に
移る。
ーチン29）の最初に実行されるIPが書き込まれる。その
後、この装置の制御は32ビット・コード・ルーチン29に
移る。
（５） 32ビット・コード・ルーチン29のリターン命令
の前まで実行されスタック・トップをSP8が指してい
る。ここでリターン命令が実行される。データ・アクセ
ス回路６はスタック25上よりSP8が指している位置より3
2ビット・データを読み出す。そして、データ長指定回
路７は32ビット・データのLSB1ビット27を判断し、その
内容が１であることにより、リターン・アドレスは、64
ビット必要であることがわかる。よって、データ・アク
セス回路６は、引き続いてスタック25より32ビットのデ
ータを読み出してくる。その後、データ・アクセス回路
６は、64ビットのIP26をPC2へ格納する。SP8は64ビット
分変化し、SP7を指すようになる。
の前まで実行されスタック・トップをSP8が指してい
る。ここでリターン命令が実行される。データ・アクセ
ス回路６はスタック25上よりSP8が指している位置より3
2ビット・データを読み出す。そして、データ長指定回
路７は32ビット・データのLSB1ビット27を判断し、その
内容が１であることにより、リターン・アドレスは、64
ビット必要であることがわかる。よって、データ・アク
セス回路６は、引き続いてスタック25より32ビットのデ
ータを読み出してくる。その後、データ・アクセス回路
６は、64ビットのIP26をPC2へ格納する。SP8は64ビット
分変化し、SP7を指すようになる。
（６） PC2には、64ビット・コード・ルーチン28にお
けるコール命令の次に実行されるIPが書かれている。よ
って、再び64ビット・コード・ルーチン28に制御が移
る。
けるコール命令の次に実行されるIPが書かれている。よ
って、再び64ビット・コード・ルーチン28に制御が移
る。
以上のように、本実施例によれば、主記憶内の指定の
ビットを判定することにより取り出すデータのデータ長
を決定する選択回路を設けることにより、あるルーチン
をコールする複数ルーチンが、そのルーチンとは異なる
ビット長を扱うオブジェクト・コードで書かれていて
も、そのルーチンを書き換えることなく実行することが
できる。
ビットを判定することにより取り出すデータのデータ長
を決定する選択回路を設けることにより、あるルーチン
をコールする複数ルーチンが、そのルーチンとは異なる
ビット長を扱うオブジェクト・コードで書かれていて
も、そのルーチンを書き換えることなく実行することが
できる。
なお、本実施例において、ディジタル情報処理装置は
64ビット命令と32ビット命令を共有し、64ビット・コー
ド、32ビット・コード共に実行可能であるとしたが、64
ビット命令（または32ビット命令）だけでモードの切り
替えにより64ビット・コード、32ビット・コード共に実
行可能とすることができる。
64ビット命令と32ビット命令を共有し、64ビット・コー
ド、32ビット・コード共に実行可能であるとしたが、64
ビット命令（または32ビット命令）だけでモードの切り
替えにより64ビット・コード、32ビット・コード共に実
行可能とすることができる。
発明の効果 以上説明したように、本発明によれば、あるルーチン
を、そのルーチンとは異なるビット長を扱うオブジェク
ト・コードで書かれているルーチンがコールする場合、
そのルーチンを書き換えることなく実行することがで
き、その実用的効果は大きい。
を、そのルーチンとは異なるビット長を扱うオブジェク
ト・コードで書かれているルーチンがコールする場合、
そのルーチンを書き換えることなく実行することがで
き、その実用的効果は大きい。
第１図は本発明における実施例のディジタル情報処理装
置の構成図、第２図は同実施例のサブルーチン・コール
におけるスタック領域とコード領域の説明図、第３図は
同実施例のサブルーチン・コールにおけるスタック領域
とコード領域の説明図、第４図は同実施例のサブルーチ
ン・コールにおけるスタック領域とコード領域の説明
図、第５図は従来のディジタル情報処理装置のサブルー
チン・コールにおけるスタックの説明図、第６図は同実
施例のサブルーチン・コールにおけるコード・セグメン
トの説明図、第７図は同実施例のセグメント・ディスク
リプタの説明図である。 １……主記憶、２……プログラム・カウンタ、３……ス
タック・ポインタ、４……命令フェッチ回路、５……命
令解読回路、６……データ・アクセス回路、７……デー
タ長指定回路、8,10,13,14……データ・バス、9,11,12
……アドレス・バス・15,20,25,30,32……スタック、1
6,21,26,34……oldIP、17,22,27……oldIPのLSB1ビッ
ト、18,19,28……64……ビット・コード・ルーチン、2
3,24,29……32ビット・コード・ルーチン、31……パラ
メータ、33……oldCS、35……32ビット・コード・セグ
メント、36……16ビット・コード・セグメント、37,38
……コード・セグメント、ディスクリプタ、39……セグ
メント・ベース・アドレス、40……セグメント・リミッ
ト・41……セグメント属性、42……Ｄビット。
置の構成図、第２図は同実施例のサブルーチン・コール
におけるスタック領域とコード領域の説明図、第３図は
同実施例のサブルーチン・コールにおけるスタック領域
とコード領域の説明図、第４図は同実施例のサブルーチ
ン・コールにおけるスタック領域とコード領域の説明
図、第５図は従来のディジタル情報処理装置のサブルー
チン・コールにおけるスタックの説明図、第６図は同実
施例のサブルーチン・コールにおけるコード・セグメン
トの説明図、第７図は同実施例のセグメント・ディスク
リプタの説明図である。 １……主記憶、２……プログラム・カウンタ、３……ス
タック・ポインタ、４……命令フェッチ回路、５……命
令解読回路、６……データ・アクセス回路、７……デー
タ長指定回路、8,10,13,14……データ・バス、9,11,12
……アドレス・バス・15,20,25,30,32……スタック、1
6,21,26,34……oldIP、17,22,27……oldIPのLSB1ビッ
ト、18,19,28……64……ビット・コード・ルーチン、2
3,24,29……32ビット・コード・ルーチン、31……パラ
メータ、33……oldCS、35……32ビット・コード・セグ
メント、36……16ビット・コード・セグメント、37,38
……コード・セグメント、ディスクリプタ、39……セグ
メント・ベース・アドレス、40……セグメント・リミッ
ト・41……セグメント属性、42……Ｄビット。
Claims (2)
- 【請求項１】主記憶と、前記主記憶中の命令を指すプロ
グラム・カウンタと、前記主記憶に接続され前記プログ
ラム・カウンタが指す命令を前記主記憶よりフェッチす
る命令フェッチ回路と、前記命令フェッチ回路に接続さ
れ前記命令フェッチ回路がフェッチした命令を解読する
命令解読回路と、前記主記憶中のスタック領域のスタッ
ク・トップを指すスタック・ポインタと、前記プログラ
ム・カウンタおよび前記主記憶に接続され前記プログラ
ム・カウンタから有効リターン・アドレスを読みだし前
記有効リターン・アドレスと前記有効リターン・アドレ
スのアドレス長を示す有効アドレス長情報を前記主記憶
中のスタック領域へ書き込みまた前記主記憶中のスタッ
ク領域から有効アドレス長情報と有効リターン・アドレ
スを読みだし前記有効リターン・アドレスを前記プログ
ラム・カウンタへ書き込むデータ・アクセス回路と、前
記データ・アクセス回路に接続され前記データ・アクセ
ス回路が前記プログラム・カウンタから読みだし前記主
記憶中のスタック領域へ書き込む前記有効リターン・ア
ドレスの有効アドレス長を前記データ・アクセス回路に
指定すると共に前記アドレス長情報を生成し前記データ
・アクセス回路に出力を行いまた前記データ・アクセス
回路が前記主記憶中のスタック領域から読みだした前記
有効アドレス長情報を用いて前記主記憶中のスタック領
域から読みだし前記プログラム・カウタへ書き込む前記
有効リターン・アドレスの有効アドレス長を前記データ
・アクセス回路に指定するデータ長指定回路とを備えた
ことを特徴とするディジタル情報処理装置。 - 【請求項２】主記憶中のコード領域がワード・アライメ
ントを持つ場合には、データ長を示す情報はデータ内の
ビットとする特許請求の範囲第１項記載のディジタル情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296704A JP2537786B2 (ja) | 1985-12-27 | 1985-12-27 | デイジタル情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296704A JP2537786B2 (ja) | 1985-12-27 | 1985-12-27 | デイジタル情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62154144A JPS62154144A (ja) | 1987-07-09 |
| JP2537786B2 true JP2537786B2 (ja) | 1996-09-25 |
Family
ID=17837003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296704A Expired - Lifetime JP2537786B2 (ja) | 1985-12-27 | 1985-12-27 | デイジタル情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537786B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3804491A1 (de) * | 1987-12-02 | 1989-06-15 | Olympus Optical Co | Vorrichtung fuer die gehirnchirurgie |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261125A (ja) * | 1985-09-12 | 1987-03-17 | Matsushita Electric Ind Co Ltd | デ−タ処理装置 |
-
1985
- 1985-12-27 JP JP60296704A patent/JP2537786B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3804491A1 (de) * | 1987-12-02 | 1989-06-15 | Olympus Optical Co | Vorrichtung fuer die gehirnchirurgie |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62154144A (ja) | 1987-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3649470B2 (ja) | データ処理装置 | |
| US6453365B1 (en) | Direct memory access controller having decode circuit for compact instruction format | |
| US5887189A (en) | Microcontroller system for performing operations of multiple microcontrollers | |
| EP0138419B1 (en) | Central processing unit for a digital computer | |
| US4454580A (en) | Program call method and call instruction execution apparatus | |
| EP0330226B1 (en) | Apparatus of and method for executing subprogram in bank switching data processing system | |
| JP3203401B2 (ja) | データ処理装置 | |
| KR100413651B1 (ko) | 복수레지스터의데이터전송을워드길이가짧은명령으로실현하는정보처리장치및그정보처리방법 | |
| US4347566A (en) | Data processor with register file and arithmetic logic circuit on one chip and register means directly connected to the chip | |
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| JPS645330B2 (ja) | ||
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JP2537786B2 (ja) | デイジタル情報処理装置 | |
| US5404471A (en) | Method and apparatus for switching address generation modes in CPU having plural address generation modes | |
| JPS6212529B2 (ja) | ||
| KR920006611B1 (ko) | 정보처리장치 | |
| JPS6217773B2 (ja) | ||
| JPH09505428A (ja) | ページアドレスモードを有するマイクロコントローラ | |
| US5463747A (en) | Microprogram data processor processing operand address calculation and instruction execution with common hardware | |
| US7073049B2 (en) | Non-copy shared stack and register file device and dual language processor structure using the same | |
| JPS622332B2 (ja) | ||
| CA1250666A (en) | Central processing unit for a digital computer | |
| WO1996008763A2 (en) | Method, apparatus and instruction for performing a double jump register indirect operation transfer in a microcontroller | |
| JPH03204029A (ja) | 情報処理装置 | |
| JPS5920047A (ja) | マイクロプログラム制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |