JP2535933B2 - 自己ル−チング多重化方式 - Google Patents
自己ル−チング多重化方式Info
- Publication number
- JP2535933B2 JP2535933B2 JP62191198A JP19119887A JP2535933B2 JP 2535933 B2 JP2535933 B2 JP 2535933B2 JP 62191198 A JP62191198 A JP 62191198A JP 19119887 A JP19119887 A JP 19119887A JP 2535933 B2 JP2535933 B2 JP 2535933B2
- Authority
- JP
- Japan
- Prior art keywords
- communication information
- routing
- self
- line
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル情報の多重化を行う方式に関
し、特に自己ルーチング通話路を用いる自己ルーチング
多重化方式に関する。
し、特に自己ルーチング通話路を用いる自己ルーチング
多重化方式に関する。
従来、多重化方式としては、第4図に示す如くN個の
入力が入力線311〜31Nにあったとき、それぞれ時間Tず
つの間隔を空けて入力させ、多重化装置(セレクタ)30
0で、各回線毎にタイミング回路301からの制御線情報に
基づいて入力を選択し、出力線320上に多重化して送出
する方式が用いられていた。
入力が入力線311〜31Nにあったとき、それぞれ時間Tず
つの間隔を空けて入力させ、多重化装置(セレクタ)30
0で、各回線毎にタイミング回路301からの制御線情報に
基づいて入力を選択し、出力線320上に多重化して送出
する方式が用いられていた。
上記従来技術では、タイミング回路301をハードウェ
ア理論で構成していたため、情報の入力タイミング、更
には、出力線320上の情報の並び等が固定的で、複数方
路には出力させようとしても不可能であること、また、
タイミング回路301を変更するのが困難であること等、
多重化方式として柔軟性に欠けるという問題があった。
ア理論で構成していたため、情報の入力タイミング、更
には、出力線320上の情報の並び等が固定的で、複数方
路には出力させようとしても不可能であること、また、
タイミング回路301を変更するのが困難であること等、
多重化方式として柔軟性に欠けるという問題があった。
本発明は上記事情に鑑みてなされたもので、その目的
とするところは、従来の多重化方式における上述の如き
問題を解消した、新規な多重化方式を提供することにあ
る。
とするところは、従来の多重化方式における上述の如き
問題を解消した、新規な多重化方式を提供することにあ
る。
本発明は上述の目的は、N(=2K、K:自然数)本の入
回線と、N本の出回線を収容し、特定の入回線から特定
の出回線へ通信情報の転送を行うm(=k/t、m,t:自然
数)段の通話路段を備え、各通話路段は各回線に対応し
てN個の通信情報蓄積回路を有し、各第i(1≦i≦
m)番目の通話路段は、予め、通話路段数mに応じて最
上位側(または、最下位側)からm個の部分ビット列
{Si}に分割された2進表現ビット列を入力し、前記通
信情報蓄積回路間で移動させSiの大きさに応じた時間だ
け遅延させてなる自己ルーチング通話路の前段に、入回
線番号と接続先回線番号の差分の2進表現ビット列を前
記通信情報に付与するヘッダ付与回路を設けるととも
に、前記自己ルーチング通話路内またはその後段に、前
記通信情報に付与された2進表現ビット列を除去するヘ
ッダ除去回路を設けて、到着間隔がNTでビット長がTで
ある通信情報を、前記ヘッダ付与回路を介してM本(1
≦M≦N)の入回線に同時刻に入力し、前記自己ルーチ
ング通話路の各通話路段iでは、最上位側(または、最
下位側)から数えて、{(i−1)t+1}ビット目か
ら(it)ビット目までのtビットから成る部分ビット列
Siに基づいて、前記通信情報をSi・2K-it(最下位側か
らの場合は、Si・2(i-1)t)だけ、前記通信情報蓄積回
路間で、時刻T毎に一つずつ通信情報の格納位置を移動
させた後、次段の通話路段へ転送し、L本(1≦L≦
M)の出回線上に多重化して出力することを特徴とする
自己ルーチング多重化方式、または、前述の通話路段を
1段備え、該通話路段は各回線に対応してN個の通信情
報蓄積回路およびアドレス識別回路を有し、2進表現ビ
ット例Xiが前記アドレス識別回路で識別され、一致した
ときは出力し、不一致のときは、次の通信情報蓄積回路
に転送し、一致するまでこの動作を繰り返す自己ルーチ
ング通話路の前段に、接続先回線番号の2進表現ビット
列を前記通信情報に付与するヘッダ付与回路を設けると
ともに、前記自己ルーチング通話路内またはその後段
に、前記通信情報に付与された2進表現ビット列を除去
するヘッダ除去回路を設けて、到着間隔がNTでビット長
がTである通信情報を、前記ヘッダ付与回路を介してM
本(1≦M≦N)の入回線に同時刻に入力し、前記自己
ルーチング通話路の通話路段では、前記通信情報に付与
された接続先回線番号の2進表現ビット列Xiに従って、
一致したときは出力し、不一致のときは時刻T毎に一つ
ずつ通信情報の格納位置を移動させて一致するまでこの
動作を繰り返し、L本(1≦L≦N)の出回線上に多重
化して出力することを特徴とする自己ルーチング多重化
方式により達成される。
回線と、N本の出回線を収容し、特定の入回線から特定
の出回線へ通信情報の転送を行うm(=k/t、m,t:自然
数)段の通話路段を備え、各通話路段は各回線に対応し
てN個の通信情報蓄積回路を有し、各第i(1≦i≦
m)番目の通話路段は、予め、通話路段数mに応じて最
上位側(または、最下位側)からm個の部分ビット列
{Si}に分割された2進表現ビット列を入力し、前記通
信情報蓄積回路間で移動させSiの大きさに応じた時間だ
け遅延させてなる自己ルーチング通話路の前段に、入回
線番号と接続先回線番号の差分の2進表現ビット列を前
記通信情報に付与するヘッダ付与回路を設けるととも
に、前記自己ルーチング通話路内またはその後段に、前
記通信情報に付与された2進表現ビット列を除去するヘ
ッダ除去回路を設けて、到着間隔がNTでビット長がTで
ある通信情報を、前記ヘッダ付与回路を介してM本(1
≦M≦N)の入回線に同時刻に入力し、前記自己ルーチ
ング通話路の各通話路段iでは、最上位側(または、最
下位側)から数えて、{(i−1)t+1}ビット目か
ら(it)ビット目までのtビットから成る部分ビット列
Siに基づいて、前記通信情報をSi・2K-it(最下位側か
らの場合は、Si・2(i-1)t)だけ、前記通信情報蓄積回
路間で、時刻T毎に一つずつ通信情報の格納位置を移動
させた後、次段の通話路段へ転送し、L本(1≦L≦
M)の出回線上に多重化して出力することを特徴とする
自己ルーチング多重化方式、または、前述の通話路段を
1段備え、該通話路段は各回線に対応してN個の通信情
報蓄積回路およびアドレス識別回路を有し、2進表現ビ
ット例Xiが前記アドレス識別回路で識別され、一致した
ときは出力し、不一致のときは、次の通信情報蓄積回路
に転送し、一致するまでこの動作を繰り返す自己ルーチ
ング通話路の前段に、接続先回線番号の2進表現ビット
列を前記通信情報に付与するヘッダ付与回路を設けると
ともに、前記自己ルーチング通話路内またはその後段
に、前記通信情報に付与された2進表現ビット列を除去
するヘッダ除去回路を設けて、到着間隔がNTでビット長
がTである通信情報を、前記ヘッダ付与回路を介してM
本(1≦M≦N)の入回線に同時刻に入力し、前記自己
ルーチング通話路の通話路段では、前記通信情報に付与
された接続先回線番号の2進表現ビット列Xiに従って、
一致したときは出力し、不一致のときは時刻T毎に一つ
ずつ通信情報の格納位置を移動させて一致するまでこの
動作を繰り返し、L本(1≦L≦N)の出回線上に多重
化して出力することを特徴とする自己ルーチング多重化
方式により達成される。
本発明は、自己ルーチング通話路を用いて自己ルーチ
ング多重化方式を実現するものであり、通信情報毎にヘ
ッダを付与し、それに従って通信情報が移動するため、
自由に出方路選択ができる柔軟性があり、また、任意の
複数の入力から任意の一つ以上の出力へ多重化情報を送
出することが可能となる。
ング多重化方式を実現するものであり、通信情報毎にヘ
ッダを付与し、それに従って通信情報が移動するため、
自由に出方路選択ができる柔軟性があり、また、任意の
複数の入力から任意の一つ以上の出力へ多重化情報を送
出することが可能となる。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第1図は、本発明の一実施例を示すN:1の自己ルーチ
ング多重化装置のブロック図である。図において、100
は通信情報に、後述する自己ルーチング通話路101の入
回線番号と接続先回線番号との差分の2進表現ビット列
を与えるヘッダ付与回路、102は上記ヘッダを除去する
ヘッダ除去回路である。また、111〜11Nは、上記ヘッダ
付与回路100への通信情報の入力線、121〜12Nは上記自
己ルーチング通話路101への入力線、131は上記自己ルー
チング通話路101の出力線である。
ング多重化装置のブロック図である。図において、100
は通信情報に、後述する自己ルーチング通話路101の入
回線番号と接続先回線番号との差分の2進表現ビット列
を与えるヘッダ付与回路、102は上記ヘッダを除去する
ヘッダ除去回路である。また、111〜11Nは、上記ヘッダ
付与回路100への通信情報の入力線、121〜12Nは上記自
己ルーチング通話路101への入力線、131は上記自己ルー
チング通話路101の出力線である。
上記自己ルーチング通話路101の詳細な構成を第2図
に示す。図において、21,‥‥,2i,‥‥・2mはそれぞれ
通話路段、IN1,IN2,‥‥,INnは入回線、OUT1,OUT2,‥
‥,OUTnは出回線、L1,1,L1,2,‥‥,Li,1,Li,2,‥‥はい
ずれも各段の出力線、Li-1,1,‥‥,Lm-1,1,‥‥はいず
れも各段の入力線である。
に示す。図において、21,‥‥,2i,‥‥・2mはそれぞれ
通話路段、IN1,IN2,‥‥,INnは入回線、OUT1,OUT2,‥
‥,OUTnは出回線、L1,1,L1,2,‥‥,Li,1,Li,2,‥‥はい
ずれも各段の出力線、Li-1,1,‥‥,Lm-1,1,‥‥はいず
れも各段の入力線である。
第i(1≦i≦m)段目の通話路段には、n本の入力
線(Li-1,1〜Li-1,n)とn本の出力線(Li,1〜Li,n)と
が接続される。また、各段i内には、各入力線対応に合
計n個のエレメント(2i1,2i2,‥‥2in)が設けられ、
それぞれ入力線と出力線が1対ずつ接続されている。更
に、各エレメント間は、単一方向に巡回形に接続されて
いる。すなわち、エレメント2i1→2i2→‥‥→2in→2i1
の如く順次接続される。なお、エレメント2i1〜2inは、
それぞれフリップフロップとゲートを内蔵して切替え機
能を有するものである。
線(Li-1,1〜Li-1,n)とn本の出力線(Li,1〜Li,n)と
が接続される。また、各段i内には、各入力線対応に合
計n個のエレメント(2i1,2i2,‥‥2in)が設けられ、
それぞれ入力線と出力線が1対ずつ接続されている。更
に、各エレメント間は、単一方向に巡回形に接続されて
いる。すなわち、エレメント2i1→2i2→‥‥→2in→2i1
の如く順次接続される。なお、エレメント2i1〜2inは、
それぞれフリップフロップとゲートを内蔵して切替え機
能を有するものである。
次に、上述の如く構成された自己ルーチング通話路の
一般的な動作を説明する。
一般的な動作を説明する。
まず、各入力線IN1,IN2,‥‥,INnには、前記ヘッダ付
与回路100で付与された、通信情報を出力すべき出回線
位置(O)と、その入回線位置(I)との差分を示すヘ
ッダ情報(H)を含む通信情報が入力される。なおヘッ
ダ情報は、次の式で表わされる。
与回路100で付与された、通信情報を出力すべき出回線
位置(O)と、その入回線位置(I)との差分を示すヘ
ッダ情報(H)を含む通信情報が入力される。なおヘッ
ダ情報は、次の式で表わされる。
H=(O−I)mod n ‥‥(1) ここで、記号modは、モジュロ関数を示す。すなわ
ち、 である。
ち、 である。
第i段目の通話路段2iの動作は、以下の通りである。
各エレメント2i1〜2inは、入力線から入力されるヘッ
ダ情報の中の、最上位(または、最下位)から{(i−
1)t+1}ビット目から(it)ビット目までのtビッ
トで構成される部分ビット列Siに基づいて、前記入力線
から入力される通信情報を、前記巡回形で単一方向に接
続されたエレメント間で、Si・2K-it(最下位側からの
場合は、Si・2i-1t)だけ移動させた後、最後に到達し
たエレメント2i1〜2inに接続された出力線Li,1〜Li,nに
出力する。
ダ情報の中の、最上位(または、最下位)から{(i−
1)t+1}ビット目から(it)ビット目までのtビッ
トで構成される部分ビット列Siに基づいて、前記入力線
から入力される通信情報を、前記巡回形で単一方向に接
続されたエレメント間で、Si・2K-it(最下位側からの
場合は、Si・2i-1t)だけ移動させた後、最後に到達し
たエレメント2i1〜2inに接続された出力線Li,1〜Li,nに
出力する。
この動作は、第1段目〜第m段目の通話路段において
同じであり、エレメント間の移動および通話路間の移動
は、すべて同期して行われる。この結果、入回線から入
力される通信情報は、出回線位置とその入回線位置との
差分を示す前記ヘッダ情報に基づいて、第1段〜第m段
の通話路段で構成される自己ルーチング通話路により、
出力位置を移動させられ、目的の出回線OUT1,OUT2,‥
‥,OUTnに出力される。
同じであり、エレメント間の移動および通話路間の移動
は、すべて同期して行われる。この結果、入回線から入
力される通信情報は、出回線位置とその入回線位置との
差分を示す前記ヘッダ情報に基づいて、第1段〜第m段
の通話路段で構成される自己ルーチング通話路により、
出力位置を移動させられ、目的の出回線OUT1,OUT2,‥
‥,OUTnに出力される。
話を第1図に戻して、上述の如き機能を有する自己ル
ーチング通話路において、出回線を一つに限定した場合
を説明する。入回線111〜11Nに入力された通信情報は、
前記ヘッダ付与回路100でヘッダ情報を付与された後、
上記自己ルーチング通話路101に入力される。自己ルー
チング通話路101内における上記通信情報の移動に基づ
く遅延は、前述の如く入回線番号と接続先回線番号の差
分に比例するので、入回線111〜11Nに入力された通信情
報を同時刻に自己ルーチング通話路101内に入力するこ
とによって、欠落なく、また、重畳もなしに出力線131
に多重化して出力される。なお、この出力線131上の通
信情報の順序も、入力線位置と出力線位置との関係を変
更することによって、任意に設定することが可能であ
る。
ーチング通話路において、出回線を一つに限定した場合
を説明する。入回線111〜11Nに入力された通信情報は、
前記ヘッダ付与回路100でヘッダ情報を付与された後、
上記自己ルーチング通話路101に入力される。自己ルー
チング通話路101内における上記通信情報の移動に基づ
く遅延は、前述の如く入回線番号と接続先回線番号の差
分に比例するので、入回線111〜11Nに入力された通信情
報を同時刻に自己ルーチング通話路101内に入力するこ
とによって、欠落なく、また、重畳もなしに出力線131
に多重化して出力される。なお、この出力線131上の通
信情報の順序も、入力線位置と出力線位置との関係を変
更することによって、任意に設定することが可能であ
る。
第3図は本発明の他の実施例を示すもので、先に示し
た実施例との相異は、先に示した実施例がN:1の多重化
を行うものであったのに対して、N:2の多重化を行うよ
うにした点にある。図において、200,201,202は、それ
ぞれ先に示した実施例のヘッダ付与回路100,自己ルーチ
ング通話路101,ヘッダ除去回路102に対応しており、ま
た、211〜21N,221〜22Nおよび231,232は、それぞれ先に
示した実施例のヘッダ付与回路100への通信情報の入力
線111〜11N,自己ルーチング通話路101への入力線121〜1
2Nおよび自己ルーチング通話路101の出力線131に対応し
ているものである。
た実施例との相異は、先に示した実施例がN:1の多重化
を行うものであったのに対して、N:2の多重化を行うよ
うにした点にある。図において、200,201,202は、それ
ぞれ先に示した実施例のヘッダ付与回路100,自己ルーチ
ング通話路101,ヘッダ除去回路102に対応しており、ま
た、211〜21N,221〜22Nおよび231,232は、それぞれ先に
示した実施例のヘッダ付与回路100への通信情報の入力
線111〜11N,自己ルーチング通話路101への入力線121〜1
2Nおよび自己ルーチング通話路101の出力線131に対応し
ているものである。
本実施例においても、先に示した実施例と同様に、入
回線211〜21Nに入力された通信情報は、前記ヘッダ付与
回路200でヘッダ情報を付与された後、上記自己ルーチ
ング通信路201に入力される。自己ルーチング通話路201
内における上記通信情報の移動に基づく遅延は、前述の
如く入回線番号と接続先回線番号の差分に比例するの
で、入回線211〜21Nに入力された通信情報を同時刻に自
己ルーチング通話線201内に入力することによって、欠
落なく、また、重畳もなしに出力線231および232に多重
化して出力される。なお、この出力線231および232上の
通信情報の順序は、入力線位置と出力線位置との関係を
変更することによって任意に設定することが可能である
点は、前述の実施例と同様である。
回線211〜21Nに入力された通信情報は、前記ヘッダ付与
回路200でヘッダ情報を付与された後、上記自己ルーチ
ング通信路201に入力される。自己ルーチング通話路201
内における上記通信情報の移動に基づく遅延は、前述の
如く入回線番号と接続先回線番号の差分に比例するの
で、入回線211〜21Nに入力された通信情報を同時刻に自
己ルーチング通話線201内に入力することによって、欠
落なく、また、重畳もなしに出力線231および232に多重
化して出力される。なお、この出力線231および232上の
通信情報の順序は、入力線位置と出力線位置との関係を
変更することによって任意に設定することが可能である
点は、前述の実施例と同様である。
また、本実施例には、この他に、例えば、二つの出力
線231,232を交換機に二重に接続しておき、その一方が
輻輳した場合に、新たに発生する呼を他方の交換機に送
るというような利用方法にも有効であるという効果もあ
る。
線231,232を交換機に二重に接続しておき、その一方が
輻輳した場合に、新たに発生する呼を他方の交換機に送
るというような利用方法にも有効であるという効果もあ
る。
なお、本発明は上記実施例に限定されるべきものでは
なく、例えば、自己ルーチング通話路の構成方式が異な
るもの等、他の実施態様が可能であることは言うまでも
ない。
なく、例えば、自己ルーチング通話路の構成方式が異な
るもの等、他の実施態様が可能であることは言うまでも
ない。
以上詳細に述べた如く、本発明によれば、自己ルーチ
ング通話路を利用して多重化を行う方式において、宛先
アドレスをヘッダとして通信情報毎に付与し、ある入力
条件を与えたとき、上記ヘッダを付与された通信情報が
ヘッダに従ってルーチングすることにより、自己ルーチ
ング多重化機能に基づく自己ルーチング多重化方式を実
現でき、また、柔軟性に富んだ自己ルーチング多重化方
式を実現できるという効果を奏するものである。
ング通話路を利用して多重化を行う方式において、宛先
アドレスをヘッダとして通信情報毎に付与し、ある入力
条件を与えたとき、上記ヘッダを付与された通信情報が
ヘッダに従ってルーチングすることにより、自己ルーチ
ング多重化機能に基づく自己ルーチング多重化方式を実
現でき、また、柔軟性に富んだ自己ルーチング多重化方
式を実現できるという効果を奏するものである。
【図面の簡単な説明】 第1図は本発明の一実施例を示すN:1の自己ルーチング
多重化装置のブロック図、第2図は自己ルーチング通話
路の詳細な構成を示す図、第3図は本発明の他の実施例
を示すN:2の自己ルーチング多重化装置のブロック図、
第4図は従来の多重化方式の一例を示すブロック図であ
る。 100,200:ヘッダ付与回路、101,201:自己ルーチング通話
路、102,202:ヘッダ除去回路、111〜11N,211〜21N:ヘッ
ダ付与回路への入力線、121〜12N,221〜22N:自己ルーチ
ング通話路への入力線、131,231,232:自己ルーチング通
話路の出力線。
多重化装置のブロック図、第2図は自己ルーチング通話
路の詳細な構成を示す図、第3図は本発明の他の実施例
を示すN:2の自己ルーチング多重化装置のブロック図、
第4図は従来の多重化方式の一例を示すブロック図であ
る。 100,200:ヘッダ付与回路、101,201:自己ルーチング通話
路、102,202:ヘッダ除去回路、111〜11N,211〜21N:ヘッ
ダ付与回路への入力線、121〜12N,221〜22N:自己ルーチ
ング通話路への入力線、131,231,232:自己ルーチング通
話路の出力線。
Claims (2)
- 【請求項1】N(=2K、K:自然数)本の入回線と、N本
の出回線を収容し、特定の入回線から特定の出回線へ通
信情報の転送を行うm(=k/t、m,t:自然数)段の通話
路段を備え、各通話路段は各回線に対応してN個の通信
情報蓄積回路を有し、各第i(1≦i≦m)番目の通話
路段は、予め通話路段数mに応じて最上位側(または、
最下位側)からm個の部分ビット列{Si}に分割された
2進表現ビット列を入力し、前記通信情報蓄積回路間で
移動させSiの大きさに応じた時間だけ遅延させてなる自
己ルーチング通話路の前段に、入回線番号と接続先回線
番号の差分の2進表現ビット列を前記通信情報に付与す
るヘッダ付与回路を設けるとともに、前記自己ルーチン
グ通話路内またはその後段に、前記通信情報に付与され
た2進表現ビット列を除去するヘッダ除去回路を設け
て、到着間隔がNTでビット長がTである通信情報を、前
記ヘッダ付与回路を介してM本(1≦M≦N)の入回線
に同時刻に入力し、前記自己ルーチング通話路の各通話
路段iでは、最上位側(または、最下位側)から数え
て、{(i−1)t+1}ビット目から(it)ビット目
までのtビットから成る部分ビット列Siに基づいて、前
記通信情報をSi・2K-it(最下位側からの場合は、Si・2
(i-1)t)だけ、前記通信情報蓄積回路間で、時刻T毎に
一つずつ通信情報の格納位置を移動させた後、次段の通
話路段へ転送し、L本(1≦L≦N)の出回線上に多重
化して出力することを特徴とする自己ルーチング多重化
方式。 - 【請求項2】N(=2K、K:自然数)本の入回線と、N本
の出回線を収容し、特定の入回線から特定の出回線へ通
信情報の転送を行う通話路段を1段備え、該通話路段は
各回線に対応してN個の通信情報蓄積回路およびアドレ
ス識別回路を有し、2進表現ビット例Xiが前記アドレス
識別回路で識別され、一致したときは出力し、不一致の
ときは、次の通信情報蓄積回路に転送し、一致するまで
この動作を繰り返す自己ルーチング通話路の前段に、接
続先回線番号の2進表現ビット列を前記通信情報に付与
するヘッダ付与回路を設けるとともに、前記自己ルーチ
ング通話路内またはその後段に、前記通信情報に付与さ
れた2進表現ビット列を除去するヘッダ除去回路を設け
て、到着間隔がNTでビット長がTである通信情報を、前
記ヘッダ付与回路を介してM本(1≦M≦N)の入回線
に同時刻に入力し、前記自己ルーチング通話路の通話路
段では、前記通信情報に付与された接続先回線番号の2
進表現ビット列Xiに従って、一致したときは出力し、不
一致のときは時刻T毎に一つずつ通信情報の格納位置を
移動させて一致するまでこの動作を繰り返し、L本(1
≦L≦N)の出回線上に多重化して出力することを特徴
とする自己ルーチング多重化方式。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62191198A JP2535933B2 (ja) | 1987-07-30 | 1987-07-30 | 自己ル−チング多重化方式 |
US07/121,967 US4864558A (en) | 1986-11-29 | 1987-11-17 | Self-routing switch |
CA000552247A CA1279718C (en) | 1986-11-29 | 1987-11-19 | Self-routing switch |
FR8716483A FR2607647A1 (fr) | 1986-11-29 | 1987-11-27 | Commutateur a auto-routage |
DE19873740338 DE3740338A1 (de) | 1986-11-29 | 1987-11-27 | Selbstleitweglenkender schalter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62191198A JP2535933B2 (ja) | 1987-07-30 | 1987-07-30 | 自己ル−チング多重化方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6436192A JPS6436192A (en) | 1989-02-07 |
JP2535933B2 true JP2535933B2 (ja) | 1996-09-18 |
Family
ID=16270538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62191198A Expired - Fee Related JP2535933B2 (ja) | 1986-11-29 | 1987-07-30 | 自己ル−チング多重化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2535933B2 (ja) |
-
1987
- 1987-07-30 JP JP62191198A patent/JP2535933B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6436192A (en) | 1989-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5099475A (en) | Switching system | |
JP2962673B2 (ja) | 通信制御装置 | |
US4926416A (en) | Method and facilities for hybrid packet switching | |
EP1500239B1 (en) | Method and arrangement for local synchronization in master-slave distributed communication systems | |
US5184346A (en) | Switching system | |
EP0155025B1 (en) | Digital switching network for switching signals of different bit rates | |
SE470039B (sv) | Sätt att i en paketväljare åstadkomma länkgruppering | |
JP2964457B2 (ja) | 通信処理装置 | |
US5612952A (en) | Packet switch and buffer for storing and processing packets routing to different ports | |
EP0405530B1 (en) | Cell exchange apparatus | |
JPH02198246A (ja) | セル交換装置 | |
US5268896A (en) | Communication switching element | |
US6982975B1 (en) | Packet switch realizing transmission with no packet delay | |
JP2535933B2 (ja) | 自己ル−チング多重化方式 | |
CA1335609C (en) | Communication switching element | |
JP3204996B2 (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
AU667602B2 (en) | Multiplexing arrangement | |
JP2550616B2 (ja) | 自己ルーチング通話路 | |
JP2786246B2 (ja) | 自己ルーチング通話路 | |
JP2751832B2 (ja) | Atm網および網構成装置 | |
JPH0865318A (ja) | 非同期転送モード・データ・セル・ルーティング装置 | |
JP2739070B2 (ja) | パケット交換システム | |
JPS62248337A (ja) | パケツト伝送方式 | |
JP3011572B2 (ja) | 自己ルーチングスイッチ装置 | |
JPH06132976A (ja) | Atmスイッチエレメントおよびatmスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |