JP2535148B2 - Contact hole forming method - Google Patents
Contact hole forming methodInfo
- Publication number
- JP2535148B2 JP2535148B2 JP61138781A JP13878186A JP2535148B2 JP 2535148 B2 JP2535148 B2 JP 2535148B2 JP 61138781 A JP61138781 A JP 61138781A JP 13878186 A JP13878186 A JP 13878186A JP 2535148 B2 JP2535148 B2 JP 2535148B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- glass layer
- coated glass
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置におけるコンタクトホールの形
成方法に関する。The present invention relates to a method for forming a contact hole in a semiconductor device.
〈従来の技術〉 集積回路の高密度化に伴い、コンタクトホールの形成
即ち絶縁層の開口において、サイドエッチが少ないので
スペースマージンを縮小できる異方性エッチング手段、
すなわち反応性イオンエッチング、平行平板型プラズマ
エッチング等が活用されている。しかし、異方性エッチ
ングによれば絶縁層は垂直に蝕刻されるので、形成され
たコンタクトホールの上縁角部は急俊となり、アルミニ
ウムなどの電極層を配したとき断線を起こし易い。<Prior Art> An anisotropic etching means capable of reducing a space margin because there is little side etching in the formation of a contact hole, that is, an opening of an insulating layer as the density of an integrated circuit becomes higher,
That is, reactive ion etching, parallel plate type plasma etching, etc. are utilized. However, since the insulating layer is vertically etched by anisotropic etching, the upper edge corner of the formed contact hole becomes steep, and disconnection is likely to occur when an electrode layer such as aluminum is provided.
そこでコンタクトホールにおけるステッパカバレッジ
を良好にするため、等方性と異方性のエッチング手段を
組み合わせて上縁がテーパ形状となったコンタクトホー
ルの形成が行われている。例えば特開昭57-10936号公報
にみられるように酸化シリコン膜上に窒化シリコン膜を
形成し、バターニングしたレジスト層をマスクとして窒
化シリコン膜を等方性エッチングした後、同じマスクで
酸化シリコン膜を異方性エッチングするものである。Therefore, in order to improve the stepper coverage in the contact hole, a contact hole having a tapered upper edge is formed by combining isotropic and anisotropic etching means. For example, as disclosed in Japanese Patent Application Laid-Open No. 57-10936, a silicon nitride film is formed on a silicon oxide film, and the silicon nitride film is isotropically etched using the patterned resist layer as a mask. The film is anisotropically etched.
この方法は開口する絶縁層を二層にするので、単層の
絶縁膜を等方性と異方性のエッチング手法を組み合わせ
て蝕刻する場合に比べるとエッチング条件の制御が簡便
でウエハの各部で均一なテーパを形成できる利点があ
る。In this method, since the opening insulating layer is made into two layers, the control of the etching conditions is simple and it is easier to control the etching conditions in each part of the wafer compared to the case of etching a single-layer insulating film by combining isotropic and anisotropic etching methods. There is an advantage that a uniform taper can be formed.
〈発明が解決しようとする問題点〉 しかしながら、前記特開昭57−10936号公報に開示さ
れた技術では、絶縁層の開口に際し、等方性と異方性の
エッチング手法を併用するので工程数が多くそれだけエ
ッチング条件の制御も依然として煩雑である。<Problems to be Solved by the Invention> However, in the technique disclosed in JP-A-57-10936, since the isotropic and anisotropic etching methods are used together when opening the insulating layer, the number of steps is reduced. However, the control of etching conditions is still complicated.
本発明の目的は少ない工程でステップカバレッジの良
好となる微細なコンタクトホールを高精度に形成するこ
とである。It is an object of the present invention to form a fine contact hole with high accuracy with good step coverage in a small number of steps.
〈課題を解決するための手段〉 本発明に係るコンタクトホールの形成方法では、絶縁
層上に400〜450℃で塗布ガラス層を形成する工程と、前
記塗布ガラス層上に所望のパターンの透孔を有するレジ
スト層を形成する工程と、前記レジスト層をマスクとし
て反応性イオンエッチングにより前記塗布ガラス層と絶
縁層とを除去する工程とを備えており、前記反応性イオ
ンエッチングは、塗布ガラス層をエッチャントガスとの
化学反応により等方的にエッチングし、かつ絶縁層を異
方的にエッチングするように、真空度を10-1〜10-3Torr
に保ちながらフロン系ガスを加速電圧500〜1000Vで10〜
30分間照射することによって行う。<Means for Solving the Problems> In the method for forming a contact hole according to the present invention, a step of forming a coated glass layer at 400 to 450 ° C. on an insulating layer, and a through hole having a desired pattern on the coated glass layer. And a step of removing the coating glass layer and the insulating layer by reactive ion etching using the resist layer as a mask, the reactive ion etching, the coating glass layer. The vacuum degree is 10 -1 to 10 -3 Torr so that the chemical reaction with the etchant gas isotropically etches the insulating layer anisotropically.
Fluorocarbon gas with acceleration voltage of 500 to 1000 V
It is performed by irradiating for 30 minutes.
〈作用〉 塗布ガラス層はエッチャントガスとの化学反応により
等方的にエッチングされるが、絶縁層はマスクパターン
に相応して異方性にエッチングされる。これにより一種
のエッチング工程で上縁がテーパ状のコンタクトホール
が形成され、このときテーパ形状は絶縁層と塗布ガラス
層の膜厚により制御できる。<Operation> The coated glass layer is isotropically etched by the chemical reaction with the etchant gas, while the insulating layer is anisotropically etched according to the mask pattern. As a result, a contact hole having a tapered upper edge is formed by a kind of etching process. At this time, the tapered shape can be controlled by the film thicknesses of the insulating layer and the coated glass layer.
〈実施例〉 第１図（ａ）乃至（ｄ）は本発明の実施例を示す各段
階の工程説明図である。<Embodiment> FIGS. 1 (a) to (d) are process explanatory diagrams of respective steps showing an embodiment of the present invention.
（ａ）トランジスタなどの回路素子を構成する不純物領
域が形成されたSi基板１上にはCVDにより厚さ3000Åの
絶縁膜としての酸化シリコン膜２が形成されている（第
１図（ａ）参照）。(A) A silicon oxide film 2 as an insulating film having a thickness of 3000Å is formed by CVD on a Si substrate 1 on which an impurity region forming a circuit element such as a transistor is formed (see FIG. 1 (a)). ).
（ｂ）酸化シリコン膜２の上にスピン塗布法でシラノー
ル系化合物にソルベントとしてアルコール系有機溶剤を
加えた塗布液を2000〜3000rpmで塗布し、400〜450℃、3
0分間の熱処理により有機溶剤を蒸発させるとともにガ
ラス化を施して膜厚2000〜2500Åの塗布ガラス層３を形
成する（第１図（ｂ）参照）。この塗布ガラス層３の誘
電率は約3.8であり、窒化シリコンの７〜８と比べても
小さいので、静電容量を低減するためにテーパの形成に
必要な厚さ以上に積層する必要はない。(B) A coating solution of a silanol-based compound and an alcohol-based organic solvent as a solvent is applied on the silicon oxide film 2 at 2000 to 3000 rpm by a spin coating method, and the temperature is 400 to 450 ° C.
The organic solvent is evaporated and vitrified by heat treatment for 0 minutes to form a coated glass layer 3 having a film thickness of 2000 to 2500Å (see FIG. 1 (b)). Since the dielectric constant of the coated glass layer 3 is about 3.8, which is smaller than that of silicon nitride 7-8, it is not necessary to stack more than the thickness necessary for forming the taper in order to reduce the electrostatic capacitance. .
（ｃ）塗布ガラス層３上にレジスト層４を被着し、ホト
リソグラフィで所望パターンの透孔５を形成する（第１
図（ｃ）参照）。(C) A resist layer 4 is deposited on the coated glass layer 3 and a through hole 5 having a desired pattern is formed by photolithography (first).
See FIG. (C)).
（ｄ）レジスト層４をマスクとして反応性イオンエッチ
ング法所謂RIEにより透孔５の下部領域の塗布ガラス層
３および酸化シリコン膜２を除去する（第１図（ｄ）参
照）。このときのエッチング条件は真空度を10-1〜10-3
Torrに保ちながらエッチャントガスとしてのフロン系ガ
スを加速電圧500〜1000Vで10〜30分間照射するものであ
る。(D) The coated glass layer 3 and the silicon oxide film 2 in the lower region of the through hole 5 are removed by the reactive ion etching method so-called RIE using the resist layer 4 as a mask (see FIG. 1 (d)). The etching condition at this time is that the degree of vacuum is 10 -1 to 10 -3.
While maintaining at Torr, a CFC-based gas as an etchant gas is irradiated at an acceleration voltage of 500 to 1000 V for 10 to 30 minutes.
すなわち、この工程で行われるRIEは、塗布ガラス層
３はエッチントガスであるフロン系ガスとの化学反応に
より等方的にエッチングされ、かつ酸化シリコン膜２は
異方性にエッチングされるのである。これにより、コン
タクトホールは、第１図（ｄ）に示すように、塗布ガラ
ス層３の部分ではテーパ状に開口され、一方、酸化シリ
コン膜２の部分では垂直状に開口されるのである。That is, in the RIE performed in this step, the coated glass layer 3 is isotropically etched by the chemical reaction with the fluorocarbon gas which is an etchant gas, and the silicon oxide film 2 is anisotropically etched. . As a result, as shown in FIG. 1 (d), the contact hole is opened in a tapered shape in the coated glass layer 3 and is formed in a vertical shape in the silicon oxide film 2.
このようにしてコンタクトホールを形成しレジスト層
４を除去した後、アルミニウム等の金属層を蒸着し、パ
ターニングを施して電極または配線層を配する。After forming the contact hole and removing the resist layer 4 in this manner, a metal layer such as aluminum is vapor-deposited and patterned to dispose an electrode or a wiring layer.
なお、コンタクトホールを形成後、リフローを行って
塗布ガラス層を融解させてテーパ部を滑らかにすること
も容易に行える。After forming the contact hole, reflowing may be performed to melt the coated glass layer and smooth the tapered portion.
〈発明の効果〉 本発明に係るコンタクトホールの形成方法は、絶縁層
上に400〜450℃で塗布ガラス層を形成する工程と、前記
塗布ガラス層上に所望のパターンの透孔を有するレジス
ト層を形成する工程と、前記レジスト層をマスクとして
反応性イオンエッチングにより前記塗布ガラス層と絶縁
層とを除去する工程とを備えており、前記反応性イオン
エッチングは、塗布ガラス層をエッチャントガスとの化
学反応により等方的にエッチングし、かつ絶縁層を異方
的にエッチングするように、真空度を10-1〜10-3Torrに
保ちながらフロン系ガスを加速電圧500〜1000Vで10〜30
分間照射することによって行う。このため、形成される
コンタクトホールは、塗布ガラス層３の部分ではテーパ
状に開口され、一方、酸化シリコン膜２の部分では垂直
状に開口される。換言すれば、上縁がテーパ状のステッ
プカバレッジの良好となるコンタクトホールを１回のエ
ッチング工程で形成することができる。<Effects of the Invention> The method of forming a contact hole according to the present invention comprises a step of forming a coating glass layer on an insulating layer at 400 to 450 ° C., and a resist layer having a through hole of a desired pattern on the coating glass layer. And a step of removing the coated glass layer and the insulating layer by reactive ion etching using the resist layer as a mask, the reactive ion etching, the coated glass layer with an etchant gas. In order to etch isotropically by a chemical reaction and anisotropically etch the insulating layer, the chlorofluorocarbon gas is accelerated at 10 to 30 at an acceleration voltage of 500 to 1000 V while maintaining the vacuum degree at 10 -1 to 10 -3 Torr.
This is done by irradiating for a minute. Therefore, the formed contact hole is formed in a tapered shape in the coated glass layer 3 portion and is formed in a vertical shape in the silicon oxide film 2 portion. In other words, it is possible to form a contact hole having a tapered upper edge and good step coverage in a single etching process.
第１図は本発明の実施例を示す説明図である。 ２……酸化シリコン膜（絶縁膜） ３……塗布ガラス層 ４……レジスト層 FIG. 1 is an explanatory view showing an embodiment of the present invention. 2 ... Silicon oxide film (insulating film) 3 ... Coating glass layer 4 ... Resist layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−256743（ＪＰ，Ａ) 特開 昭51−102558（ＪＰ，Ａ) 特開 昭58−98948（ＪＰ，Ａ) 特開 昭62−204545（ＪＰ，Ａ) 特開 昭62−156835（ＪＰ，Ａ) 特開 昭57−170550（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-61-256743 (JP, A) JP-A-51-102558 (JP, A) JP-A-58-98948 (JP, A) JP-A-62- 204545 (JP, A) JP 62-156835 (JP, A) JP 57-170550 (JP, A)
Claims (1)
成する工程と、前記塗布ガラス層上に所望のパターンの
透孔を有するレジスト層を形成する工程と、前記レジス
ト層をマスクとして反応性イオンエッチングにより前記
塗布ガラス層と絶縁層とを除去する工程とを具備してお
り、前記反応性イオンエッチングは、塗布ガラス層をエ
ッチャントガスとの化学反応により等方的にエッチング
し、かつ絶縁層を異方的にエッチングするように、真空
度を10-1〜10-3Torrに保ちながらフロン系ガスを加速電
圧500〜1000Vで10〜30分間照射することによって行うこ
とを特徴とするコンタクトホールの形成方法。1. A step of forming a coated glass layer on an insulating layer at 400 to 450 ° C., a step of forming a resist layer having a desired pattern of through holes on the coated glass layer, and a mask of the resist layer. As a step comprising removing the coating glass layer and the insulating layer by reactive ion etching, the reactive ion etching isotropically etching the coating glass layer by a chemical reaction with an etchant gas, In addition, it is performed by irradiating a CFC-based gas at an acceleration voltage of 500 to 1000 V for 10 to 30 minutes while maintaining the degree of vacuum at 10 -1 to 10 -3 Torr so that the insulating layer is anisotropically etched. Method for forming contact hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61138781A JP2535148B2 (en) | 1986-06-14 | 1986-06-14 | Contact hole forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61138781A JP2535148B2 (en) | 1986-06-14 | 1986-06-14 | Contact hole forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295438A JPS62295438A (en) | 1987-12-22 |
| JP2535148B2 true JP2535148B2 (en) | 1996-09-18 |
Family
ID=15230053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61138781A Expired - Lifetime JP2535148B2 (en) | 1986-06-14 | 1986-06-14 | Contact hole forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535148B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027225A (en) * | 1998-10-27 | 2000-05-15 | 김영환 | Method of forming a contact hole of a semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717550A (en) * | 1980-07-07 | 1982-01-29 | Matsushita Electronics Corp | High pressure sodium lamp |
| JPS59184548A (en) * | 1983-04-05 | 1984-10-19 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1986
- 1986-06-14 JP JP61138781A patent/JP2535148B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62295438A (en) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
| JP2535148B2 (en) | Contact hole forming method | |
| JPH09172079A (en) | Semiconductor device and its manufacture | |
| JPH0313744B2 (en) | ||
| JPH1056021A (en) | Semiconductor device and manufacture thereof | |
| US5658821A (en) | Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage | |
| JP2715877B2 (en) | Method for manufacturing semiconductor device | |
| JP3550276B2 (en) | Method for manufacturing semiconductor device | |
| JPS60115255A (en) | Semiconductor device and manufacture thereof | |
| JPH01117342A (en) | Formation of contact hole | |
| JPH04317357A (en) | Manufacture of semiconductor device | |
| JP3104388B2 (en) | Dry etching method | |
| JPH0745551A (en) | Forming method of contact hole | |
| JP2639402B2 (en) | Oxide layer taper etching method | |
| JP2548177B2 (en) | Dry etching method | |
| JPS6240723A (en) | Manufacture of semiconductor device | |
| JPS60254733A (en) | Pattern forming method | |
| JPH05206083A (en) | Production of semiconductor device | |
| JPH06124944A (en) | Semiconductor device | |
| JPH08124907A (en) | Fabrication of semiconductor device | |
| JPS5933849A (en) | Semiconductor device and manufacture thereof | |
| JPH0448751A (en) | Semiconductor device | |
| JPH0737869A (en) | Manufacture of semiconductor device | |
| JPH0414501B2 (en) |