JP2532398C - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は高画質の再生画像を得るための画像処理装置に関するものである。 〔従来技術〕 従来デイザ法や濃度パターン法を用いて中間調画像を再現することが考えられ
ている。しかし、いずれの場合も小さいサイズの閾値マトリックスではドットサ
イズによる十分な階調が得られず、大きいサイズの閾値マトリックスを用いなけ
ればならない。この結果解像力の低下やマトリックスの周期構造によりテキスチ
ャー構造が目立つ等が原因で高品位出力を得ることが出来ない。 上記の欠点を除去するためにデイザ法においては、複数のデイザマトリックス
を使用してドットサイズを更に改良（多値化）する方法も考えられる。しか しこのような方法においては各デイザマトリックスの同期をとる為に複雑な回路
構成が必要となり、システムとしては大型、複雑かつ低速とならざるを得ない。
従って複数のデイザマトリックスによる多値化にも限界がある。 又、特開昭５０−２５１１２号公報には従来のスクリーニングプロセスを改良
した方法が開示されている。 しかしながら上記公報に開示された方法を画像再生のための装置に用いたとして
も、装置のレスポンスの遅延が原因で階調再現の精度が低下することがある。 又、上記公報の従来技術（第６７頁左下欄第１９行〜同頁右下欄第１３行まで
）には、アナログビデオ信号をパルス幅変調信号に線形的に変換することの開示
がある。 しかしながらプリント装置の分野において知られている様に、中間調プリント
プロセスにおいては非線形ひずみ（ｎｏｎ−ｌｉｎｅａｒ ｄｉｓｔｏｒｔｉｏ
ｎｓ）が用いられているため、上記線形変換を用いたとしても（特に上記線形変
換をレーザビームプリントエンジンに使用した場合は）良好な結果を得ることが
できない。 従って高画質の中間調プリントを得るためには、非線形変換の方法を捜す必要
があるが、上記公報に開示されている方法では、非線形変換を行うべく連続的な
走査において異なる三角波を使用せねばならず構成が複雑となるものであった。 又、特開昭５７−１７２６５号公報には、ガンマ変換をデジタル的に行ってか
らパルス幅変調すること、特開昭５２−５５６４２号公報には、一画像期間のア
ナログ画像信号を鋸波ではなく三角波のパターン信号と比較してパルス幅変調す
る技術、更に、特開昭５７−９９８６６号公報には、デジタル画像信号に対して
、デジタルコンパレータを用いてパルス幅変調する技術が開示されている。 しかしながら、従来技術においては入力画像信号に対して十分有効に階調再現
することに対して考慮されていなかった。 〔目的〕 本発明の目的は上述した従来技術の欠点を除去した画像処理装置の提供にあ る。 更に詳細に言えば、一画素について複数ビットのディジタル入力信号に応答す
る画像処理装置であって、一連の連続した走査ラインを発生するためのラスタ走
査プリント部と、前記ディジタル入力信号をアナログビデオ信号に変換する変換
手段と、前記ディジタル入力信号の複数画素を一周期とするアナログパターン信
号を発生するパターン信号発生手段を具備し、前記変換手段からのアナログビデ
オ信号と前記パターン信号発生手段からのアナログパターン信号とを入力とし、
複数画素の夫々に対応するアナログビデオ信号と一周期分のアナログパターン信
号とを順次比較演算してパルス幅変調信号を発生するためのパルス幅変調信号出
力手段と、パルス幅変調信号を前記プリント部に供給し、前記プリント部から、
パルス幅変調信号によって制御された長さのラインセグメントの連続として前記
各走査ラインを発生せしめる手段とを具備した画像処理装置の提供を目的として
いる。 〔実施例〕 以下図面を参照して本発明の実施例を詳細に説明する。 第１図は本実施例における画像処理装置の概略図を示すものであり、図におい
て１はディジタルデータ出力装置であり、図示されないＣＣＤセンサやビデオカ
メラからのアナログ画像データをＡ／Ｄ（アナログ／ディジタル）変換し、濃度
情報を持った所定ビットのディジタルビデオ信号を出力する。このディジタルビ
デオ信号は一旦メモリーにストアされていても構わないし通信等により外部機器
から入力しても良い。このディジタルデータ出力装置１からの信号はγ補正のた
めのディジタルルックアップテーブル９のアドレスとして使用される。ルックア
ップテーブル９からの出力（本例においては後述する様に２５６階調のレベルを
表わすＯＯＨ〜ＦＦＨのレンジである８ビットが用いられる。）はディジタル−
アナログ変換器（Ｄ／Ａ変換器）２によって、画素毎にアナログ信号に変換され
１つ１つの絵素が順次比較回路４の一方の端子に入力される。同時にパターン信
号発生器３からは中間調スクリーンの所望のピッチに対応した周期で、三角波の
アナログ基準パターン信号が発生され比較回路４の他方の端子に入力する。また
水平同期信号発生回路５から各ライン毎に発生する水平 同期信号に同期して、オシレータ（基準クロック発生回路）６からの基準クロッ
ク（ｍａｓｔｅｒ ｃｌｏｃｋ）はタイミング信号発生回路７によって例えば４
分の１周期にカウントダウンされ、ディジタルビデオ信号の転送クロック及びＤ
／Ａ変換器２のラッチタイミングに使用される。尚、本実施例においては水平同
期信号は、本装置がレーザビームプリンタに適用されるものであるので、周知の
ビームディテクト（ＢＤ）信号に相当する。比較回路４ではアナログ変換された
アナログビデオ信号のレベルと三角波のパターン信号のレベルとがコンパレート
され、パルス幅変調信号が出力される。そしてこのパルス幅変調信号は、例えば
レーザビームを変調するためのラスター走査プリント部８のレーザー変調回路へ
入力される。この結果パルス幅に応じてレーザビームはオン／オフされラスター
走査プリント部８の記録媒体上に中間調画像が形成される。 第２図は第１図の装置の各部の信号波形を説明するための図である。第２図（
ａ）はオシレータ６の基準クロックであり、第２図（ｂ）は前述した水平同期信
号である。又、第２図（ｃ）はオシレータ６の基準クロックをタイミング信号発
生回路７でカウントダウンした画素クロック（ＰＩＸＥＬ−ＣＬＫ）を示す。す
なわち第２図（ｃ）の画素クロックは水平同期信号と同期を取りタイミング信号
発生回路７により基準クロックを４分の１周期にカウントダウンした信号であり
、Ｄ／Ａコンバータ２に入力されディジタルビデオ信号の転送クロックとして用
いられる。第２図（ｄ）は水平同期信号と同期をとり基準クロックをタイミング
信号発生回路７によって１２分の１周期にカウントダウンして得られた３画像ク
ロックに１回の周期のパターン信号同期クロック（スクリーンクロック（ＳＣＲ
ＥＥＮ−ＣＬＫ））を示す。すなわち第２図（ｄ）のスクリーンクロックはパタ
ーン信号発生の為の同期信号として用いられるものであり、パターン信号発生器
３に入力される。又、第２図（ｅ）はディジタルビデオ信号（コードデータ）で
あり、ディジタルデータ出力装置１から出力される。第２図（ｆ）はＤ／Ａコン
バータ２によりＤ／Ａ変換されたアナログビデオ信号を示すものであり、図から
わかる様に画素クロックに同期してアナログレベルの各画素データが出力される
。尚、図に示される如くアナログビデオ信 号のレベルが上に行く程濃度は高く（黒く）なるものとする。 一方、パターン信号発生器３の出力（比較回路の入力）は第２図（ｇ）の実線
で示される様に第２図（ｄ）のクロックに同期して発生し、比較回路４に入力さ
れる。尚第２図（ｇ）の破線は第２図（ｆ）のアナログ化された画像データ（ア
ナログビデオ信号）であり、このアナログビデオ信号は比較回路４でパターン信
号発生器からの三角波（パターン信号）とコンパレートされ、第２図（ｈ）に示
すようにパルス幅変調信号に変換される。 この様に本実施例においてはディジタル画像信号を一旦アナログ画像信号に変
換した後、所定周期の三角波信号と比較することによりほぼ連続的なあるいはリ
ニアなパルス幅変調が可能となり、高階調の画像出力が得られるものである。 又、本実施例によればパターン信号（例えば三角波）発生の為のパターン信号
同期クロックの周波数より高い周波数の基準クロックを用いて水平同期信号に同
期したパターン信号同期クロック（スクリーンクロック）を形成しているので、
パターン信号発生回路３から発生するパターン信号のゆらぎ（ジッタ）、例えば
１ライン目と２ライン目のパターン信号のずれ（オフセット）は本実施例ではパ
ターン信号の周期の１２分の１以下となる。この精度は各ライン毎にラインスク
リーンがむらなくかつ滑らかに形成された高画質の中間調再生を保証するため必
要とされるものである。 従ってゆらぎの少ないパターン信号を用いて濃淡情報を正確にパルス幅変調し
ているので高品位の再生画像を得ることができる。 第４図に本発明が適用できるレーザビームプリンタ（ラスタ走査プリント部）
の走査光学系の概略的な斜視図を示す。図において走査系は、前述したパルス幅
変調信号に従って変調されたレーザビームを出射する半導体レーザを有す。半導
体レーザ２１により変調された光ビームはコリメートレンズ２０によりコリメー
トされ、複数の反射面を持った回転多面鏡（印加手段）２２によって光偏向を受
ける。偏向された光ビームはｆθレンズと呼ばれる結像レンズ２３により感光ド
ラム１２ａ上に像を結びビーム走査を行う。このビーム走査に際して、光ビーム
の１ライン走査の先端をミラー２４により反射させビームデイテ クター（検出器）２５に光を導く。このビームデイテクター２５からのビーム検
出（ＢＤ）信号はよく知られているような走査方向Ｈ（水平方向）の水平同期信
号として用いられる。本例においては水平同期信号はこのＢＤ信号によって構成
される。 従ってこのＢＤ信号はレーザビームのライン走査毎に検出されるものであり、
パルス幅変調信号を半導体レーザへ送出するためのタイミング信号となる。 尚、本明細書中に使用される“ラインセグメント”とは記録媒体上に形成され
るドットを意味するものであり、前記ドットの長さ（サイズ）はパルス幅変調信
号のパルス幅に従って変化するものである。 次に第３Ａ図及び第３Ｂ図を用いて本実施例の画像処理装置の各部について更
に詳細に説明する。第３Ａ図及び第３Ｂ図は第１図の装置を更に詳細に説明した
ものである。 前述した様に本実施例においては水平同期信号として、ＢＤ信号を用いている
。 しかし、このＢＤ信号は本質的には画素クロックとは非同期の信号であるた
め、水平方向のジッター原因となる。そこで本実施例においては画素クロックの
４倍の周波数の基準クロック（７２Ｍ−ＣＬＫ、７２メガヘルツクロック）を発
生するオシレータ１００を用いてジッターを１画素の幅の１／４以下におさえて
いる。 ＢＤ同期回路２００はこのための回路である。原発振器１００からの基準クロ
ック（７２Ｍ−ＣＬＫ）はバッファ１０１を介してＤラッチ２０１・２０２・２
０３に供給される。一方ＢＤ信号は端子２００ａを介してＤラッチ２０１のデー
タ端子Ｄに入力され、基準クロックと同期がとられる。さらにＢＤ信号はＤラッ
チ２０２，２０３によって２基準クロックパルス分遅延される。この遅延された
ＢＤ信号はＮＯＲゲート１０３の一方の入力端子に入力され、ＮＯＲゲート１０
３の他方の入力端子にはＤラッチ２０１の反転出力が入力される。又、ＮＯＲゲ
ート１０３の出力はＮＯＲゲート１０４の一方の入力端子に入力され、ＮＯＲゲ
ート１０４の他方の入力端子にはフリップフロップ回路１０２の出力が入力され
る。 以上の構成によりフリップフロップ回路１０２からは基準クロックを１／２ に分周したクロック（３６Ｍ−ＣＬＫ、３６メガヘルツ）が出力される。従って
フリップフロップ回路１０２からの出力（３６Ｍ−ＣＬＫ）はクロック７２Ｍ−
ＣＬＫの１周期内でＢＤ信号に同期したクロックとなる。 又、Ｄラッチ２０３の出力はＤラッチ２０４，２０５，２０６によって、フリ
ップフロップ回路１０２の出力である３６Ｍ−ＣＬＫ３クロックパルス分遅延さ
れる。さてＤラッチ２０１の反転出力とＤラッチ２０６の出力がＮＯＲゲート２
０７に入力され、基準クロックと同期のとれた（１周期内で）内部水平同期信号
ＢＤ−Ｐｕｌｓｅが形成される。第５図はＢＤ同期回路２００の各部の信号のタ
イミングを示したものである。図においてＡ−１はＢＤ信号、Ａ−２は原発振器
１００から発生する基準クロック（７２Ｍ−ＣＬＫ）である。Ａ−３はＤラッチ
２０１からの反転出力を表わし、ＢＤ信号を基準クロック（７２Ｍ−ＣＬＫ）で
同期をとった信号である。Ａ−４はＤラッチ２０３からの出力を表わし、Ａ−３
を２基準クロックパルス分遅延した信号である。Ａ−５はフリップフロップ１０
２から出力されるクロック（３６Ｍ−ＣＬＫ）である。Ａ−６はＡ−４をさらに
３６Ｍ−ＣＬＫ３クロック分遅延した信号であり、Ｄラッチ２０６から出力され
る。又、Ａ−７は内部水平同期信号ＢＤ−Ｐｕｌｓｅである。Ａ−７に示した通
り、内部水平同期信号ＢＤ−ＰｕｌｓｅはＢＤ信号が立上ってから、最初の基準
クロック（７２Ｍ−ＣＬＫ）の立上りと同期して立上り、基準クロック８クロッ
ク分、すなわち２画素分“１”の状態になる信号である。この内部水平同期信号
（ＢＤ−Ｐｕｌｓｅ）は本回路の水平方向の基準となる信号である。 再び第３図を用いてビデオ信号について説明する。画素クロック（ＰＩＸＥＬ
−ＣＬＫ）は、Ｊ−Ｋフリップフロップ回路１０５によってクロック３６Ｍ−Ｃ
ＬＫを１／２に分周して形成される。６ビットのディジタルビデオ信号は画素ク
ロック（ＰＩＸＥＬ−ＣＬＫ）によってＤラッチ１０でラッチされ、Ｄラッチ１
０の出力はγ変換のためＲＯＭ１２に入力される。ＲＯＭ１２によってγ変換さ
れた８ビットのビデオ信号はＤ／Ａコンバータ１３によって更にアナログ信号に
変換され、後述する様に三角波と比較するためコンパレータ１５の一方の入力端
子に入力される。比較の結果出力されるパルス幅変調信号はラ スタ走査プリント部のレーザドライバーに入力される。 ３００はスクリーンクロック発生回路である。スクリーンクロック発生回路３
００から発生するスクリーンクロック（アナログ基準パターン信号同期クロック
）は三角波を形成するための基準クロックとなるものである。 カウンタ３０１はフリップフロップ回路１０２から発生する３６Ｍ−ＣＬＫを
分周する分周器にして使われている。カウンタ３０１は入力端子Ａ，Ｂ，Ｃ，Ｄ
を有するものであり、スイッチ３０３によりカウンタ３０１の端子Ａ〜Ｄに所定
のデータがプリセットされる。これらの入力端子Ａ〜Ｄにセットされる値によっ
て分周比が決められる。例えばＡ：１，Ｂ：０，Ｃ：１，Ｄ：１にセットした場
合は３６Ｍ−ＣＬＫは１／３に分周される。またＮＯＲゲート３０２およびＢＤ
−Ｐｕｌｓｅ信号により水平方向の同期がとられる。カウンタ３０１により分周
された信号はＪ−Ｋフリップフロップ回路３０４によって更に１／２に分周され
、デューティ比が５０％のスクリーンクロックが形成される。このスクリーンク
ロック（ＳＣＲＥＥＮ−ＣＬＫ）を基に三角波発生回路５００で三角波が発生さ
れる。第６図はスクリーンクロック発生回路３００各部の波形を示したものであ
る。 Ｂ−１は内部水平同期信号ＢＤ−Ｐｕｌｓｅ、Ｂ−２はクロック３６Ｍ−
ＣＬＫ，Ｂ−３はカウンタ３０１の端子Ｄ，Ｃ，Ｂ，Ａに“１”，“１”，“１
”，“０”がセットされた場合のスクリーンクロック（ＳＣＲＥＥＮ−ＣＬＫ）
、Ｂ−４はスクリーンクロックＢ−３を基準にした場合の三角波、Ｂ−５はカウ
ンタ３０１の入力端子Ｄ，Ｃ，Ｂ，Ａに“１”，“１”，“０”，“１”がセッ
トされた場合のスクリーンクロック（ＳＣＲＥＥＮ−ＣＬＫ）、Ｂ−６はスクリ
ーンクロックＢ−５を基準にした場合の三角波である。つまりＢ−４に示す三角
波の１周期は２画素に対応しており、Ｂ−６に示す三角形の１周期は４画素に対
応している。このように三角波の周期はスイッチ３０３を切り換えることによっ
て任意に変えることができ、本実施例では１画素から１６画素に対応する周期の
三角波を発生させることができる。 次に、三角波発生回路５００について、第３図を用いて説明する。スクリーン
クロック（ＳＣＲＥＥＮ−ＣＬＫ）は一旦バッファ５０１で受けられ、可変抵抗
器５０２およびコンデンサ５０３で構成される積分器によって三角波が発 生される。さらに三角波はコンデンサ５０４、保護抵抗５０６およびバッファア
ンプ５０７を通してコンパレータ１５の一方の入力端子に入力される。 三角波発生回路５００は可変抵抗器を２つ有している。すなわち、可変抵抗器
５０２は三角波の振幅を調整するためのものであり、可変抵抗器５０５は三角波
のバイアス又はオフセットを調整するためのものである。第７図で上述の可変抵
抗器５０２及び５０５による三角波の振幅及びオフセットの調整について説明す
る。第７図（ａ）において実線で示した三角波Ｔｒｉ−１を未調整の三角波とす
る。可変抵抗器５０２を調整することによって三角波Ｔｒｉ−１を点線で示した
増幅された三角波Ｔｒｉ−２にすることができる。さらに可変抵抗器５０５を調
整して三角波をシフト、あるいはオフセットを調整して一点鎖線で示した三角波
Ｔｒｉ−３にすることができる。このように三角波発生回路５００は任意の振幅
及びオフセットを有した三角波を得ることができる。又、第７図（ｂ）で示した
ようにコンパレータ１５で比較される三角波信号とＤ／Ａコンバータ１３からの
出力（アナログビデオ信号）との関係は、Ｄ／Ａコンバータ１３のディジタル入
力値が最大レベル（ＦＦＨ、Ｈは１６進法を表わす）の時のＤ／Ａコンバータ１
３の出力レベルと三角波の極大値が同一レベルになり、Ｄ／Ａコンバータ１３の
ディジタル入力値が最小レベル（ＯＯＨ）の時のＤ／Ａコンバータ１３の出力レ
ベルと三角波の極小値が同一になることが望ましい。第３図の回路において三角
波の振幅とオフセット分を任意に調整できることでこの状態を容易に実現するこ
とができる。 しかし、本実施例においては、高階調出力を得るため次のような三角波の振幅
及びオフセットの調整を行っている。レーザビームを発光させるためのレーザド
ライバー（図示せず）は一般的に遅延時間を有している。またレーザの発光特性
カーブによりレーザが発光するまでの遅延時間が更に大きくなる傾向にある。こ
のためにレーザはドライバーに入力されるパルス信号（２値化データ）の幅があ
る程度以上ないとレーザビームの発光を開始しない。本実施例のように入力信号
が周期的なパルス信号の場合は、入力パルス信号のデューティ比がある程度（所
定値）以上でないとレーザは発光しないことになる。また逆にパルスのデューテ
ィ比がある程度（所定値）以上大きくなると、すなわち発光の 休止時間が短くなるとレーザはフル点灯の場合と同様常に発光状態となる。従っ
てもし第７図（ｂ）のような三角波の調整を行うとＤ／Ａコンバータ１３の入力
データ２５６階調のうち、ＯＯＨ（最小値）付近の部分とＦＦＨ（最大値）付近
の部分が失われて階調性を劣化させることになる。そこでＤ／Ａコンバータ１３
の入力データＯＯＨのレベルでレーザが発光を開始する直前のパルス幅になるよ
うに可変抵抗器５０２，５０５を調整し、同様にＤ／Ａコンバータ１３の入力デ
ータＦＦＨのレベルでレーザがフル点灯の状態となるパルス幅になるように可変
抵抗器５０２，５０５を調整している。このようすを第７図（ｃ）に示す。 第７図（ｃ）からわかる様に本実施例においては、Ｄ／Ａコンバータ１３に最
小の入力データＯＯＨが入力した場合、ある程度の幅をもったパルス（レーザが
点灯する直前のパルス幅）がコンパレータ１５から出力される様に構成している
。またＤ／Ａコンバータ１３に最大の入力データＦＦＨが入力した場合、コンパ
レータ１５から出力されるパルスのデューティ比は１００％とするものではなく
、レーザがフル点灯の状態となるデューティ比にパルス幅を設定している。 この結果、２５６階調の入力データはほぼ全域にわたりレーザの点灯時間を可
変させることができ、階調性の優れた再生画像を得ることができる。 尚、上述した方法はレーザプリンターに限定されるものではなく、インクジェ
ットプリンター、サーマルプリンター、あるいは他のラスター走査装置にも使用
できるものである。 ここでγ変換用のＲＯＭ１２について第８図を用いてさらに詳細に説明する。
γ変換用ＲＯＭ１２は高階調の再生画像を得るため用いられる。本実施例では容
量が２５６バイトのＲＯＭを用いているが、入力されるディジタルビデオ信号は
６ビットなので、本質的には６４バイトの容量があれば良い。第８図はγ変換用
ＲＯＭ１２のメモリマップである。前述したように本実施例ではＲＯＭ１２は２
５６バイトの容量があるので、４種類の変換テーブルが書ける。すなわちアドレ
スのＯＯＨ〜３ＦＨまでがＴＡＢＬＥ−１、アドレス４０Ｈ〜７ＦＨまでがＴＡ
ＢＬＥ−２、アドレス８０Ｈ〜ＢＦＨまでがＴＡＢＬＥ−３、ア ドレスＣＯＨ〜ＦＦＨまでがＴＡＢＬＥ−４である。 第９図は各変換テーブルによって得られる入力ビデオ信号−変換ビデオ信号の
入出力特性の具体例を示したもので、図からわかるように入力ビデオ信号の６４
レベルがそれぞれの変換テーブルに従って０〜２５５（ＯＯＨからＦＦＨ）のレ
ベルに変換される。変換テーブルの切り換えは、ＲＯＭ１２の上位アドレスＡ６
，Ａ７を変えることによって実現できる。本実施例においてはライン毎にこの切
り換えができるようになっている。第３図において４００がライン毎にテーブル
を切り換えるための回路である。内部水平同期信号ＢＤ−Ｐｕｌｓｅがカウンタ
４０１に入力され、カウンタ４０１のカウント値が端子ＱＡ、ＱＢからそれぞれ
ＲＯＭ１２の端子Ａ６，Ａ７に入力される。このカウンタ４０１はＲＣＯインバ
ータ４０２およびスイッチ４０３によってリングカウンタを構成しており、スイ
ッチ４０３の状態によって変換テーブルの切り換え周期が変えられるようになっ
ている。例えばスイッチ４０３が“１”（端子Ｂ），“１”（端子Ａ）の時は常
にＴＡＢＬＥ−４を選択し、スイッチ４０３が“１”（端子Ｂ），“０”（端子
Ａ）の時はＴＡＢＬＥ−４とＴＡＢＬＥ−３を交互に選択し、スイッチ４０３が
“０”（端子Ｂ）、“０”（端子Ａ）の時は第１０図（ａ）に示すようにＴＡＢ
ＬＥ−１〜ＴＡＢＬＥ−４を各ライン毎に選択させることができる。この様に変
換テーブルをライン毎に切り換えることによって階調性を向上させることができ
る。 一般的に電子写真法を用いて画像を再生する場合、暗い部分よりも明るい部分
の方が階調性が得にくい。そこで第９図に示した例では最適の階調性を得るべく
明るい部分のみを変えて暗い部分は共通の変換テーブルを用いている。 さらに本実施例においてはレーザビームによる主走査方向にもテーブルの切り
換えを行うことができる。スクリーンクロックをＪ−Ｋフリップフロップ回路４
０４で１／２に分周させ、この分周した信号をエクスクルーシブオア回路４０６
の一方の端子に入力させ、他方の端子にはカウンタ４０１の端子ＱＢを接続する
。 この様に構成することで、第１０図（ｂ）に示すように千鳥状に変換テーブル
を切り換えることができ、さらに階調性を向上させることができる。スイッ チ４０５は千鳥状に変換テーブルを切り換えるか否かを選択するためのスイッチ
であり“０”で“選択せず”、“１”で“選択”である。 尚、第１０図（ｂ）中の各枠内の数値は選択された変換テーブルのNo.（テー
ブル１〜テーブル４）を表わし、本例におけるスクリーンクロックの１周期は画
素クロックの３周期に対応するものである。 上述した説明から明らかな様に、ＲＯＭ１２の変換テーブルから出力されたデ
ータに従いレーザにより形成される各走査ラインは、連続的なラインセグメント
により構成される。 連続する走査ラインの各ラインセグメントが集合して複数のコラム（列）が形
成され、この複数のコラムによりラインスクリーンが形成されるものである。 第３図で示した回路で画像信号を処理し、レーザビームプリンタなどの再生手
段に出力した場合、再生画像は縦じま状の構造をもつ。（本例においてラインス
クリーンは前記縦じまによって構成されるものであり、前記縦じまは連続する走
査ラインの各ラインセグメントによって形成される。）これは三角波の位相がＢ
Ｄ−Ｐｕｌｓｅ信号（内部水平同期信号）に対して各ライン同一であるからであ
る。 本実施例の回路はＢＤ−Ｐｕｌｓｅ信号の立上りから、基準クロック１２クロ
ック分カウント（遅延）した後に三角波が形成されるものである。この三角波の
発生タイミングは各ライン全て同一であり、この結果各ラインの三角波の位相は
一致する。 又、画像データは前述した様にディジタルデータ出力装置１から出力されるも
のである。このディジタルデータ出力装置１はＢＤ−Ｐｕｌｓｅ信号と同時の信
号に同期して所定のタイミングで画像データを出力するものである。具体的に述
べるならば、データ出力装置１はＢＤ信号を入力した後基準クロックのカウント
を開始し、前記基準クロック所定数分カウントした後に画像データを送出するも
のである。この結果画像再生に必要な画像データの送出タイミングは全てのライ
ンにおいて一致し、画像ブレのない優れた再生画像が得られるものである。 又、全てのラインにおいて三角波の発生タイミングと、画像再生に必要な画 像データの送出タイミングとは同じ関係を有するので、再生画像は画像ブレのな
い縦じま状の構造をもつが、この構造は例えば特定のモアレ縞の軽減に役立つも
のである。前述した様にこの縦じま状の構造はラインスクリーンを形成し、この
ラインスクリーンはラスタ走査ラインと垂直な方向に角度で延びる縦線から成る
ものである。 又、三角波の位相をライン毎に少しづつずらすことによって、斜線スクリーン
構造をもった再生画像を得ることができる。このことは例えば網点原稿を読み取
り、処理した時に発生するモアレ縞の軽減に効果がある。斜線構造の角度は１ラ
イン毎にスクリーンクロックの位相を適宜何度づつかずらすことによって任意に
設定することができる。例えば３画素に対して１周期の三角波を発生させた場合
、一ライン毎に三角波を１画素分づつシフトする（すなわち１ライン毎にスクリ
ーンクロックを１２０°シフトする。）と、４５°の斜線構造を持つ再生画像が
得られる。第１１図は上述した斜線構造の再生画像を実現するための回路である
。第３図のスクリーンクロック発生回路３００の替りにこの回路を用いれば斜線
構造の再生画像を得ることができる。第１１図において内部水平同期信号（ＢＤ
−Ｐｕｌｓｅ）をＤラッチ３５６，３５７を使って画素クロック（ＰＩＸＥＬ−
ＣＬＫ）でラッチすることで３種類の位相の内部水平同期信号ＢＤ−Ｐｕｌｓｅ
を発生させている。カウンタ３５８，インバータ３５９，３６０及びゲート回路
３６１〜３６７を用いてライン毎に３種類のＢＤ−Ｐｕｌｓｅのうちの１つを選
択し、カウンタ３５１のＬＯＡＤ信号として入力させ、スクリーンクロックの位
相を各ライン毎にかえている。尚、カウンタ３５１は３６Ｍ−ＣＬＫを１／３に
分周し、Ｊ−Ｋフリップフロップ回路３５４はカウンタ３５１の出力を更に１／
２に分周するものである。この結果３画素に１回の割合でスクリーンクロックが
発生する。第１２図は第１１図の回路によって発生されたスクリーンクロックと
三角波のライン毎の発生タイミングを示したものである。第１２図に示された３
種の三角波は３ライン毎に順次発生する。 本実施例で説明したように基準パターン信号が複数の絵素と同期した周期で発
生する場合には、パターン信号の幅と等価な複数の走査ラインごとにパター ン信号発生の為の同期信号を基準パターン信号の半周期分ずつずらすことも可能
である。こうすることによりパルス幅の成長中心位置が前記複数の走査ライン毎
にずれて行き、出力画像は斜めに配列された網点のような画像となり目に自然に
見える。 尚、第３図の回路ではγ変換のためにＲＯＭ１２を用いているが、これをＳ−
ＲＡＭとして、さらにマイコンのバスラインと接続することによってソフトウエ
アでγ変換テーブルを任意に書き換えることができる。このことは例えば原稿の
種類によってγ変換カーブを変えたりすることができ、システムとしての柔軟性
を向上させることができる。 第１３図はこの１例を示したものであり、第３図のＲＯＭ１２の代わりにこの
回路を挿入すれば良い。 図において、１２ａはγ変換用Ｓ−ＲＡＭ、３０はデコーダ、３１はγ変換テ
ーブルを書き換えるためのマイクロコンピュータ、３２，３３はトライステート
バッファ、３４は双方向性トライステートバッファである。 また、第３図ではモード切り換え用にスイッチ３０３，４０３，４０５が使わ
れているが、これらのスイッチもマイクロコンピュータ３１によってコントロー
ルできるようにすることでシステムとしての拡張性を増すことができる。 〔効果〕 以上詳細したように、本発明に依れば、ディジタルビデオ信号の一画素のレベ
ルに応じたパルス幅を、高価なディジタル処理回路を用いることなくアナログ比
較により正確に得ることができると共に、複数画素一周期のパターン信号を用い
ているので、一画素を一つのパターン信号に対応させるのに比べて、ラインセグ
メントを長くできるので、階調性にとって特に有効である。

【図面の簡単な説明】 第１図は本実施例における画像処理装置の概略図、第２図は第１図に示す装置
の各部の波形を示す図、第３図は第３Ａ図と第３Ｂ図とのつなぎ状態を示す図、
第３Ａ図及び第３Ｂ図は第１図に示した画像処理装置の詳細図、第４図は本発明
が適用できるレーザビームプリンタの走査光学系の概略図、第５図は第３図に示
す回路の各部波形を示す図、第６図は第３図の回路において形成され る三角波を説明するための図、第７図（ａ）乃至第７図（ｃ）は三角波の調整方
法を説明するための図、第８図はγ変換用ＲＯＭ１２のルックアップテーブルを
説明するための図、第９図は入力ビデオ信号−変換ビデオ信号の特性図、第１０
図は各走査ラインと使用さこれるγ変換用テーブルの関係を示す図、第１１図は
各ライン毎に三角波の位相をずらすための回路図、第１２図は各ライン毎に位相
のずれた三角波を説明するための図、第１３図は他の実施例を説明するための図
である。 〔主要部分の符号の説明〕 １・・・ディジタルデータ出力装置、 ２、１３・・・Ｄ／Ａコンバータ、 ４、１５・・・コンパレータ、 ５・・・水平同期信号発生回路、 ３、５００・・・三角波発生回路、 ７・・・タイミング信号発生回路、 ８・・・ラスタ走査プリント部、 １２・・・ＲＯＭ、 ２１・・・半導体レーザ、 ３００・・・スクリーンクロック発生回路である。

Claims (1)

1. 【特許請求の範囲】 一画素について複数ビットのディジタル入力信号に応答する画像処理装置であ
   って、 一連の連続した走査ラインを発生するためのラスタ走査プリント部と、 前記ディジタル入力信号をアナログビデオ信号に変換する変換手段と、 前記ディジタル入力信号の複数画素を一周期とするアナログパターン信号を発
   生するパターン信号発生手段を具備し、前記変換手段からのアナログビデオ信号
   と前記パターン信号発生手段からのアナログパターン信号とを入力とし、複数画
   素の夫々に対応するアナログビデオ信号と一周期分のアナログパターン信号とを
   順次比較演算してパルス幅変調信号を発生するためのパルス幅変調信号出力手段
   と、 パルス幅変調信号を前記プリント部に供給し、前記プリント部から、パルス幅
   変調信号によって制御された長さのラインセグメントの連続として前記各走査ラ
   インを発生せしめる手段とを具備した画像処理装置。