JP2663963B2 - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JP2663963B2
JP2663963B2 JP6285068A JP28506894A JP2663963B2 JP 2663963 B2 JP2663963 B2 JP 2663963B2 JP 6285068 A JP6285068 A JP 6285068A JP 28506894 A JP28506894 A JP 28506894A JP 2663963 B2 JP2663963 B2 JP 2663963B2
Authority
JP
Japan
Prior art keywords
signal
image
pattern
circuit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6285068A
Other languages
English (en)
Other versions
JPH07184052A (ja
Inventor
竹内  昭彦
哲雄 斉藤
猪一郎 山本
行弘 大関
基 加藤
高広 井上
裕志 笹目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6285068A priority Critical patent/JP2663963B2/ja
Publication of JPH07184052A publication Critical patent/JPH07184052A/ja
Application granted granted Critical
Publication of JP2663963B2 publication Critical patent/JP2663963B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は画像処理装置に関し、特
に記録媒体上をライン走査することによって画像形成す
る装置のための画像処理装置に関するものである。 【0002】 【従来の技術】従来、ディザ法や濃度パターン法を用い
て、中間調画像を再現する方法が知られている。しか
し、いずれの場合でも、小さいサイズの閾値マトリクス
を用いたのでは、十分な階調性が得られない。このた
め、大きいサイズの閾値マトリクスを用いて階調性を表
現しようとすると、解像力が極端に低下してしまうとい
う問題があった。 【0003】一方これとは別に、比較的簡単な装置構成
で、高解像度を保ったまま階調性を表現する新規な手法
が本件出願人により提案されている。その手法とは、デ
ジタル画像信号を2値化してレーザビームプリンタ等で
画像形成する際に、中間調の階調性を得るために、入力
したデジタル画像信号をアナログ信号に変換し、この変
換した信号を、例えば三角波の様な周期的なパターン信
号と比較することでパルス幅変調をかけた2値化信号を
発生させるものである。 【0004】図2にこの手法を実現するための回路のブ
ロック図の一例を示す。 【0005】デジタル画像入力信号はビデオクロック1
1に同期してラッチ回路1にラッチされる。このビデオ
クロック11は、マスタクロック12をJ−Kフリップ
フロップ4で2分周したクロックである。なお、マスタ
クロック12は、水平同期信号13と予め同期がとられ
ているものとする。ここで水平同期信号13は、内部的
に発生してもよいし、外部から与えられるものであって
もよい。また、本装置がレーザビームプリンタに適用す
るものであれば、例えば周知のビームディテクト(B
D)信号であってもよい。ラッチ回路1のデジタル画像
信号はD/A変換器2でアナログ画像信号に変換され、
コンパレータ3の一方の入力端子に入力される。 【0006】一方、マスタクロック12は、分周器5及
び周期切換信号によって所定の周期に分周され、更にJ
−Kフリップフロップ8で2分周され、デューティ比5
0%のクロック信号14となる。このクロック信号14
とビデオクロック11の周期の比率は、分周器5の分周
比に相当している。また分周器5は、前述した水平同期
信号13と、分周器5のリップルキャリイアウト(RC
O)信号とのOR信号で分周比がロードされるため、画
像信号15とクロック信号14とは、各ライン毎に完全
に同期がとられている。クロック信号14はバッファ9
を通してパルスパターン発生器10に入力され、三角波
に変換されるとともに、画像信号15のダイナミックレ
ンジとのマッチングがとられる。なお、パルスパターン
発生器10は、例えば抵抗とコンデンサにより構成され
る周知の積分回路と、ダイナミックレンジ調整用のバッ
ファアンプ等から構成されている。そして、パルスパタ
ーン発生器10から出力された三角波のパターン信号
は、前述のコンパレータ3のもう一方の入力端子に入力
されてアナログ画像信号15と比較され、画像信号15
のパルス幅変調が行われる。 【0007】ここで、画像の画調、即ち文字画像のよう
に中間調よりも解像度を重視するか、写真画像のように
中間調の再現性を重視するかによって、分周器5に入力
する周期切換信号を切り換え、これによってクロック信
号14の周期を、例えば解像度重視の場合はビデオクロ
ック11と同周期に、中間調の再現性重視の場合はビデ
オクロック11の2〜4倍周期に切り換えている。 【0008】 【発明が解決しようとする課題】以上の手法を用いた装
置において、本件出願人が検討の結果、文字画像等の高
解像度を要求されるもの、或いは銀塩写真等の微妙な階
調性を要求される原稿に関しては、従来の2値処理やデ
ィザ法等による画像より数段優れた高解像な画像が得ら
れた。一方、アミ点画像等、特定方向に周期性を有する
画像を原稿とした場合、従来の2値処理やディザ法にお
いて大きな問題であった、いわゆるモアレ現象もまた大
幅に減少することが判明したが、条件によっては目立つ
場合があることもまた明らかとなった。この条件とは、
出力画像の周期性が強調される様な場合で、一例として
は、中間調の再現性を重視するために、クロック信号の
周期をビデオクロックの2倍以上とした様な場合であ
り、また他の例としては、解像度を重視する画像におい
て、特に細線をシャープに出すために、周知のエッジ強
調等の処理を行った様な場合に発生していた。 【0009】本発明は上記従来例に鑑みてなされたもの
で、高品位な再生画像が得られる画像処理装置を提供す
ることを目的とする。 【0010】 【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、記録媒体上をライン走査することによって画像形
成する装置のための画像処理装置であって、画像信号を
入力する入力手段と、前記入力手段により入力された画
像信号を、所定周期の第1のパターン信号或いは前記第
1のパターン信号より周期の長い第2のパターン信号に
応じて変調したパルス幅変調信号を選択的に出力するパ
ルス幅変調信号発生手段とを有し、前記パターン信号の
位相はライン単位で移相し、その移相量は前記第1のパ
ターン信号の方が前記第2のパターン信号より小さいこ
とを特徴とする。 【0011】 【作用】以上の構成により、画像信号のライン単位でそ
の位相が移相する第1と第2のパターン信号に応じて、
入力した画像信号をパルス幅変調して選択的に出力す
る。このとき、その移相量は第1のパターン信号の方
が、第1のパターン信号より周期の長い第2のパターン
信号より小さく設定されている。 【0012】 【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。 【0013】[パルス幅変調回路の説明 (図1)]図
1は本発明の一実施例を示す画像処理装置のパルス幅変
調回路のブロック図である。ここで図2と同一部分は同
一記号で示している。これら同一部分の説明は前述した
のと同じであるため省略する。 【0014】16は水平同期信号を入力し、これに複数
種類の異なる遅延をかけた複数(m個)の出力信号を出
力する遅延信号発生回路である。遅延信号発生回路16
はマスタクロック12を入力しているため、遅延時間は
マスタクロック12の整数倍、又は(整数+α)倍(0
<α<1)とすることができる。17は遅延信号発生回
路16より出力されたm個の遅延信号18のうちの1つ
の遅延信号を選択するアナログスイッチである。このア
ナログスイッチ17における選択指示は、セレクト信号
出力器19よりのセレクト信号20によってなされる。
セレクト信号出力器19は、水平同期信号13をカウン
トしており、プリセット回路25に設定されている値に
従って、カウント値に対応してセレクト信号20を決定
している。このようにプリセット回路25にはセレクト
信号20の種類と、その繰り返しパターンなどの情報が
セットされている。また24はデジタル画像信号の階調
を調整するためのD/D変換器で、例えば複数のγ変換
テーブルを有し、プリセット回路25と周期切換信号に
よって、1つのγ変換テーブルが選択されるようになっ
ている。なお、セレクト信号20はn種類(n≦m)の
コード又は信号レベルから成るものとし、水平同期信号
13に同期して順次切り換えられるものとする。 【0015】いま、遅延ゼロ、即ち水平同期信号13と
等しいタイミングの信号aと、遅延量がマスタクロック
12の3パルス分である信号bの2つの信号が発生され
る様に、遅延信号発生回路16に設定を行い、セレクト
信号出力器19には水平同期信号13が入力されるたび
に、信号aと信号bが交互に選択されるように、アナロ
グスイッチ17にセレクト信号20を出力する様に設定
する。次に同期切換信号により分周器5にて、マスタク
ロック12が3分周される様に設定する。 【0016】[タイミング説明 (図3)]上記の設定
のもとでの各々の信号のタイミングを図3に示す。 【0017】図3において信号a,bはそれぞれ前述し
た遅延信号発生回路16よりの遅延時間の異なる出力信
号で、信号bは信号aの立上りよりマスタクロックの3
パルス分遅れたタイミングT1で立上っている。マスタ
クロック12を3分周する分周器5の出力信号は、J−
Kフリップフロップ8により更に2分周され、デューテ
ィ比50%の信号となる。そして信号aが選択されたと
きのJ−Kフリップフロップ8の出力であるクロック信
号22はクロックa′で、信号bが選択されたときのク
ロック信号22はクロックb′で示されている。クロッ
クa′は信号aの立下り(水平同期信号13の立下り)
(タイミングT2)、クロックb′は信号bの立下り
(タイミングT3)でそれぞれ立上げられ、次に水平同
期信号13が入力されるまで、マスタクロック12の6
周期分の周期で、デューティ50%の方形波として出力
され続ける。 【0018】J−Kフリップフロップ4から出力される
ビデオクロック11は、図に示す如くマスタクロック1
2を2分周したクロックで、水平同期信号13によりリ
セットされ、タイミングT2で水平同期信号13が立下
がり、マスタクロック12が立上がることによってハイ
レベルとなり、以降、水平同期信号13が入力されるま
で、前述の周期をもつクロック信号として出力される。
このビデオクロック11に同期してD/A変換器2か
ら、例えば図3に示す様なアナログ画像信号15が出力
される。ここで、T0は水平同期信号13の発生より、
実際に描画がなされるまでの非画像領域である。 【0019】また信号aが選択されたときのパルスパタ
ーン発生器10の出力である三角波のパターン信号23
(23−1)と、信号bが選択されたときの三角波のパ
ターン信号23(23−2)もそれぞれ示されており、
それに対応した2値信号26の波形もそれぞれ示されて
いる。 【0020】前述した様に、セレクト信号出力器19よ
りのセレクト信号20は、水平ラインの1ライン毎にア
ナログスイッチ17を切り換えて、遅延信号発生回路1
6よりの信号aと信号bとを交互に出力するため、パタ
ーン信号23は1ライン毎に図3の三角波23−1と2
3−2のように変化する。従って、アナログ画像信号1
5が2ライン続けて図3のような波形となった場合、コ
ンパレータ3の出力の2値信号26は各三角波23−1
と23−2に対し、各々、出力信号30,31の様にな
る。 【0021】[画素の成長に関する説明 (図4〜図
7)]上述の動作を行った場合の画素の成長する様子を
図4及び図5に示す。 【0022】図4は図2の回路を使用した場合の画素の
成長を示す図で、図5は本実施例の図1の回路を使用し
た場合の再生画素の一例を示す図で、前述した通りのも
のである。いま、パターン信号23の周期はビデオクロ
ックの3倍であるため、各画素は各々の3画素分の中心
近傍の斜線で示した部分を中心に成長する。 【0023】ここで、図4の場合、垂直方向に3ドット
間隔で強い相関がラインとなって現れているのがわか
る。これに対し、図5では垂直方向の相関が弱められて
おり、斜方向に弱い相関が新たに現れているものの、全
体として強い相関が消滅しているのがわかる。 【0024】レーザビームプリンタによりアミ点画像を
再現した場合のモアレの程度を調べるために、実際に解
像度400(dpi)ドット/インチ(1インチ=2.
54cm)の画像リーダ及びレーザビームプリンタを用
い、新聞や公告で最も良く使われる75線の網点原稿の
画像を画像リーダで読み取り、レーザビームプリンタで
再生してみた。この結果、図2に示した回路を用いた時
は、副走査方向にほぼ15ドット間隔でライン状のモア
レが発生したが、本実施例の図1の回路を用いた時は、
実用上殆ど問題のないレベルであった。 【0025】なお、上記のモアレは、網点画像と出力画
素の同期性による、うなり現象が原因と思われるが、こ
のことを確かめるために図6及び図7に、コンパレータ
3の出力レベルで前述のことがらをシミュレーションし
た結果を示す。これらの図において、各円は75線の網
点原稿の1ドットを示し、各マス目は400dpiの解
像度で表された1画素を示している。 【0026】図6は図2に示された構成の回路によって
処理された時のコンパレータ3の出力レベルを示したも
ので、主走査方向の第1列目と第4列目という様に、4
列目毎に他のドット列に比べて幅の広いドットが出現し
ている。従って、このドット間隔でモアレが発生する。 【0027】一方、本実施例を適用した図7では、主走
査方向の各列のドットはほぼ同じ大きさを有し、各ドッ
ト間に殆ど相関がみられないのがわかる。 【0028】[他の画素成長例の説明 (図8〜図1
0、図11(A)〜(C))]図8〜図10は、図5の
場合とパターン信号23の発生タイミングを変えた場合
の画素成長の一例を示す図である。 【0029】図4に比べて、斜線で示した画素の成長中
心が分散し、モアレは減少している。しかし図9では、
副走査方向の相関が消えているが、この代りにやや弱め
られてはいるものの、斜め方向に左上から右下に向って
ラインが現れるため、これが原因となるモアレが生じ
る。従って、図8〜図10においては、図9の形よりは
図8又は図10の形の方がモアレが生じにくい傾向があ
る。 【0030】ところで、上記の検討において、次の事実
が判明した。すなわち、図4、図5及び図8〜図10に
示したように、各走査ライン毎のパターン信号のタイミ
ングをずらし、デジタル画像信号として同じ画像信号を
入力し、D/D変換器24のγテーブルも同一のものを
用いて画出しを行なうと、出力画像の階調性がそれぞれ
いずれの場合も異なってしまうという事実である。この
傾向は縦に強い相関が現れている図4が最もγが寝てお
り、また特に強い相関の現れていない図5が、最もγが
立っているという点に起因する。これは概略次の理由に
よると思われる。 【0031】図11(A)〜(D)を用いて説明する
と、先ず、濃度が薄い領域においては各画素間の相関が
少ない図11(B)の方が図11(A)より濃度が薄く
なる。これは電子写真の現像特性におけるエッジ効果や
視覚特性により、画素間の相関の強い図11(A)の方
が濃くみえるためである。逆に、濃度がある程度より濃
い領域では、同じ理由から図11(D)の方が図11
(C)よりも濃くなるためであると推察される。もちろ
ん、更には感光体のMTF等の特性がこれに加味される
ことも十分に考えられる。そこで、これを補正するため
に、図1のプリセット回路25の信号によりD/D変換
器24のγテーブルを切り換えて、図4,図5や図8〜
図10の様な様々な場合において、出力画像が常に最適
な階調となる様にすれば良い。 【0032】なお本実施例では、いずれもパターン信号
23の主走査方向のずらし量をマスタクロック12の整
数倍にとって説明したが、これは前述の様に、(整数+
α)倍(0<α<1)でもよいのはもちろんである。ま
た、副走査方向のずらし方も、前記説明では主走査2〜
4ライン周期毎に元に戻る様な場合を例に上げて説明し
ているが、周期自体はこれより大きな任意の周期を取っ
てもよいことはもちろんである。 【0033】[他の実施例の説明(図1)(図12)]
前述の実施例では、中間調の再現性を重視するためにパ
ターン信号23の周期をビデオクロック11の3倍とし
て説明した。これに対し、解像度を重視する場合は、パ
ターン信号23の周期をビデオクロック11と等倍にす
るのがよいことが確かめられている。このようにして網
点画像を再現しても、モアレは殆ど発生しないことが多
いが、例えば、周知のエツジ強調処理等を施すことによ
り周期性が強調され、モアレが目立ち易くなる場合も生
じる。この様な場合にも、前記実施例と同様にモアレを
目立たなくすることが可能である。 【0034】具体例を述べると、図1の遅延信号発生回
路16に、例えば前述の実施例と同様に遅延ゼロの信号
aと、遅延量がマスタクロック12の1周期分である信
号cが発生するように設定を行う。また、セレクト信号
出力器19には、水平同期信号13が入力する毎に、前
記記号aと信号cが交互に選択されるようにする。これ
により、アナログスイッチ17より、各走査ライン毎に
信号aと信号cが交互に出力される。分周器5はマスタ
クロック12を分周しない、ヌルの状態に周期切換信号
により設定される。 【0035】以上の如く設定された図1の回路により出
力された出力画像の画素を図12に示す。本図におい
て、各出力画像の画素は、斜線で示した部分を中心に成
長する。 【0036】もちろん、この場合においても、パターン
信号のずらし量(主走査方向)をマスタクロック12の
1倍とせずに、(整数+α)倍(0<α<1)でもよい
のはもちろんである。ただし、ずらし量をあまり大きく
とると、線画等にゆがみが目立つので、特に解像度を重
視する画像の場合は、ずらし量は0〜±1画素の範囲内
にとどめておくのが望ましい。 【0037】図12をみてわかる通り、1ライン目と2
ライン目のパターン信号は、マスタクロック12の1周
期分(即ちビデオクロック11の1/2)遅れているた
め、1ライン目と2ライン目の各画素は1/2画素ずれ
ている。このようにして副走査方向の縞の発生やモアレ
が抑えられている。 【0038】本実施例においては、設定が解像度を重視
するためのものであるから、階調性の劣化そのものに対
しては、前述の実施例の場合はど重視されない傾向があ
る。しかし、前述の実施例の場合と同様に、D/D変換
器24のγ変換テーブルを選択することは有効である。
尚、前述した様に分周器5の周期切換信号とプリセット
回路25の出力の組合せで、1通りのγ変換テーブルが
決定される様になっている。 【0039】更に、図示していないが、プリセット回路
25の出力とエッジ強調量の間に、一方により他方が決
定される様な関係を作り、例えばパターン信号の位相ず
らしの度合いに応じてエッジ強調量を変えてやれば、よ
り精密な画像の調節が可能となる。 【0040】なお、図1において、セレクト信号出力器
19の代りに乱数発生器を用い、水平同期信号13に同
期して乱数をセレクト信号20として発生し、アナログ
スイッチ17に入力して遅延信号発生回路16の出力信
号をランダムに選択する様にしてもよい。 【0041】更にまた、セレクト信号出力器19を用い
る代りに、遅延信号発生回路16の遅延量を、水平同期
信号13によって任意に切り換えるような回路構成とし
て、周期的或いはランダムにパターン信号23の位相を
ずらす様にしてもよいのはもちろんである。 【0042】以上説明したように本実施例によれば、パ
ターン信号23の位相を水平ラインの各ライン毎に調整
するとともに、画像信号のγを調整することにより、網
点画像等の周期性を有する画像を再現する場合に問題と
なるモアレ現象を、実用上問題のないレベルまで目立た
なくすることができる。またこのとき、出力画像の画素
配列から垂直方向(副走査方向)の強い相関がなくな
り、結果として網点以外の画像においても画素が分散し
て、見た目に自然な画質になるという効果もある。 【0043】 【発明の効果】以上述べた如く本発明によれば、モアレ
や縞等がなくなり、高品質な再生画像が得られるという
効果がある。 【0044】
【図面の簡単な説明】 【図1】本発明の一実施例の画像処理装置のパルス幅変
調処理回路のブロック図である。 【図2】以前に提案された回路のブロック図である。 【図3】本実施例の回路の各部信号波形の一例を示すタ
イミングチャートである。 【図4】図1の回路を用いた時の画素の成長を示す図で
ある。 【図5】図1の回路を用いた時の画素の成長を示す図で
ある。 【図6】シミュレーション結果を示す図である。 【図7】シミュレーション結果を示す図である。 【図8】本実施例回路においてパターン信号の発生タイ
ミングを変えた場合の画素成長を示す図である。 【図9】本実施例回路においてパターン信号の発生タイ
ミングを変えた場合の画素成長を示す図である。 【図10】本実施例回路においてパターン信号の発生タ
イミングを変えた場合の画素成長を示す図である。 【図11】図11(A)(B)は理想的なドット配列の
一例を示す図、図11(C)(D)は、図11(A)
(B)を印刷したときの画素の状態を示す図である。 【図12】他の実施例における画素成長の一例を示す図
である。 【符号の説明】 1 ラッチ回路 2 D/A変換器 3 コンパレータ 4,8 J−Kフリップフロップ 5 分周器 10 パルスパターン発生器 11 ビデオクロック 12 マスタクロック 13 水平同期信号 15 アナログ画像信号 16 遅延信号発生回路 17 アナログスイッチ 19 セレクト信号出力器 20 セレクト信号 23 パターン信号 24 D/D変換器 25 プリセット回路 26 2値信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大関 行弘 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 加藤 基 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 井上 高広 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 笹目 裕志 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭58−14669(JP,A)

Claims (1)

  1. (57)【特許請求の範囲】 1.記録媒体上をライン走査することによって画像形成
    する装置のための画像処理装置であって、 画像信号を入力する入力手段と、 前記入力手段により入力された画像信号を、所定周期の
    第1のパターン信号或いは前記第1のパターン信号より
    周期の長い第2のパターン信号に応じて変調したパルス
    幅変調信号を選択的に出力するパルス幅変調信号発生手
    とを有し、 前記第1及び第2のパターン信号の位相はライン単位で
    移相し、その移相量は前記第1のパターン信号の方が前
    記第2のパターン信号より小さい ことを特徴とする画像
    処理装置。
JP6285068A 1994-11-18 1994-11-18 画像処理装置 Expired - Lifetime JP2663963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6285068A JP2663963B2 (ja) 1994-11-18 1994-11-18 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6285068A JP2663963B2 (ja) 1994-11-18 1994-11-18 画像処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP61024137A Division JPH0795805B2 (ja) 1986-02-07 1986-02-07 画像処理装置

Publications (2)

Publication Number Publication Date
JPH07184052A JPH07184052A (ja) 1995-07-21
JP2663963B2 true JP2663963B2 (ja) 1997-10-15

Family

ID=17686743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6285068A Expired - Lifetime JP2663963B2 (ja) 1994-11-18 1994-11-18 画像処理装置

Country Status (1)

Country Link
JP (1) JP2663963B2 (ja)

Also Published As

Publication number Publication date
JPH07184052A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
JP2532653B2 (ja) 画像処理装置
US4897734A (en) Image processing apparatus
JP2663963B2 (ja) 画像処理装置
JPH0744634B2 (ja) 画像処理装置
JP3223803B2 (ja) 画像処理装置
JPH0828815B2 (ja) 画像処理装置
JPH0795805B2 (ja) 画像処理装置
JPH0795806B2 (ja) 画像処理装置
JPH04342364A (ja) 画像処理装置及びその方法
JPS5821979B2 (ja) 画像信号の網点処理方式
JP2866091B2 (ja) 画像処理装置
JP3684777B2 (ja) 画像処理装置
JP2675984B2 (ja) 画像処理装置
JP2834692B2 (ja) 画像処理装置
JP3046034B2 (ja) 画像形成装置
JPH07104927B2 (ja) 画像処理装置
JPS62140550A (ja) 画像処理装置
JPS62101177A (ja) 画像処理装置
JPH07104928B2 (ja) 画像処理装置
JPS61283272A (ja) 画像記録装置
JP2532398C (ja)
JP2509915C (ja)
JPH0810895B2 (ja) 画像処理装置
JPH0646262A (ja) 画像情報処理装置
JPS63142969A (ja) 画像信号処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970506

EXPY Cancellation because of completion of term