JP2529361Y2 - レベルメータ回路 - Google Patents
レベルメータ回路Info
- Publication number
- JP2529361Y2 JP2529361Y2 JP1987058833U JP5883387U JP2529361Y2 JP 2529361 Y2 JP2529361 Y2 JP 2529361Y2 JP 1987058833 U JP1987058833 U JP 1987058833U JP 5883387 U JP5883387 U JP 5883387U JP 2529361 Y2 JP2529361 Y2 JP 2529361Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- latch
- conversion
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、ドット党の点灯によりアナログ信号のレベ
ル表示を行うレベルメータ回路に関する。
ル表示を行うレベルメータ回路に関する。
（ロ）従来の技術 従来、オーディオ信号等のアナログ信号のレベル表示
を行うレベルメータ回路は、信号の大きさに応じた個数
のドットを点灯させている。この場合、ドットの個数が
少ないものでは、アナログ信号の大きさをコンパレータ
によって検出するが、ドットの個数が多いものでは、ア
ナログ信号を逐次比較型のAD変換回路によって変換し、
その変換されたデータによってドットの点灯を制御して
いる。
を行うレベルメータ回路は、信号の大きさに応じた個数
のドットを点灯させている。この場合、ドットの個数が
少ないものでは、アナログ信号の大きさをコンパレータ
によって検出するが、ドットの個数が多いものでは、ア
ナログ信号を逐次比較型のAD変換回路によって変換し、
その変換されたデータによってドットの点灯を制御して
いる。
逐次比較型のAD変換回路を使用する場合には、変換中
のアナログ信号入力は一定であることが必要であるが、
変換速度が遅い場合には、アナログ信号を保持するサン
プル＆ホールド回路が必要となる。従って、サンプル＆
ホールド回路をなくすために変換速度は十分遅く設定さ
れる。
のアナログ信号入力は一定であることが必要であるが、
変換速度が遅い場合には、アナログ信号を保持するサン
プル＆ホールド回路が必要となる。従って、サンプル＆
ホールド回路をなくすために変換速度は十分遅く設定さ
れる。
従来のレベルメータ回路は、AD変換回路でアナログ信
号をディジタル変換し、その変換終了のタイミングによ
り、変換されたデータをデコーダによってドット表示の
ための表示データに変換し、更に、その表示データを表
示ラッチ回路に記憶し、その記憶された表示データに基
いて表示ドライバ回路が表示装置を駆動するものであっ
た。
号をディジタル変換し、その変換終了のタイミングによ
り、変換されたデータをデコーダによってドット表示の
ための表示データに変換し、更に、その表示データを表
示ラッチ回路に記憶し、その記憶された表示データに基
いて表示ドライバ回路が表示装置を駆動するものであっ
た。
上述のレベルメータ回路は、昭和61年12月25日に発行
された「'87三洋半導体データブック マイクロコンピ
ュータ、メモリ、ゲートアレイ編」の第714頁に記載さ
れている。
された「'87三洋半導体データブック マイクロコンピ
ュータ、メモリ、ゲートアレイ編」の第714頁に記載さ
れている。
（ハ）考案が解決しようとする問題点 従来のレベルメータ回路の如く、AD変換終了時に表示
ラッチに記憶させる場合、AD変換の速度を速くすると、
液晶表示素子（LCD）では、信号変化にLCDの応答が追従
できず表示がぼやけてしまい品質の低下となる。一方、
AD変換速度を遅くするとサンプル＆ホールド回路が必要
となると共に、アナログ信号のピークを検出することが
困難となり、ピークホールド機能を持ったピークメータ
として使用できなくなる。
ラッチに記憶させる場合、AD変換の速度を速くすると、
液晶表示素子（LCD）では、信号変化にLCDの応答が追従
できず表示がぼやけてしまい品質の低下となる。一方、
AD変換速度を遅くするとサンプル＆ホールド回路が必要
となると共に、アナログ信号のピークを検出することが
困難となり、ピークホールド機能を持ったピークメータ
として使用できなくなる。
（ニ）問題点を解決するための手段 本考案は、上述した点に鑑みて創作されたものであ
り、AD変換回路の変換動作のタイミング信号、及び、表
示ラッチ回路のラッチ動作を制御する複数種類のラッチ
タイミング信号を発生するタイミング信号発生回路と、
複数のラッチタイミング信号を表示素子の種類あるいは
表示機能に基いて切換える切換回路とを備えることによ
り、LCDの表示を明瞭にし、且つ、ピークホールド機能
を持ったピークメータとしても使用できるレベルメータ
を提供するものである。
り、AD変換回路の変換動作のタイミング信号、及び、表
示ラッチ回路のラッチ動作を制御する複数種類のラッチ
タイミング信号を発生するタイミング信号発生回路と、
複数のラッチタイミング信号を表示素子の種類あるいは
表示機能に基いて切換える切換回路とを備えることによ
り、LCDの表示を明瞭にし、且つ、ピークホールド機能
を持ったピークメータとしても使用できるレベルメータ
を提供するものである。
（ホ）作用 上述の手段によれば、AD変換回路は比較的速度の速
い、即ち、周波数の高いタイミング信号でAD変換を行う
ことによりサンプル＆ホールド回路を不要にし、また、
切換回路で比較的周波数の低いラッチタイミング信号を
選択し、このラッチタイミング信号でラッチ回路にAD変
換された表示データを記憶させ、また、切換回路で周波
数の高いラッチタイミング信号を選択することにより、
アナログ信号のピーク値をAD変換した表示データがラッ
チ回路に記憶される。これにより、LCDの表示が明瞭と
なり、また、ピークホールド機能も実現されると共にFL
（螢光表示管）やLED表示装置を高い周波数でダイナミ
ック駆動できるようになる。
い、即ち、周波数の高いタイミング信号でAD変換を行う
ことによりサンプル＆ホールド回路を不要にし、また、
切換回路で比較的周波数の低いラッチタイミング信号を
選択し、このラッチタイミング信号でラッチ回路にAD変
換された表示データを記憶させ、また、切換回路で周波
数の高いラッチタイミング信号を選択することにより、
アナログ信号のピーク値をAD変換した表示データがラッ
チ回路に記憶される。これにより、LCDの表示が明瞭と
なり、また、ピークホールド機能も実現されると共にFL
（螢光表示管）やLED表示装置を高い周波数でダイナミ
ック駆動できるようになる。
（ヘ）実施例 第１図は本考案の実施例を示すブロック図であり、
（１）はAD変換回路、（２）はデコーダ、（３）はラッ
チ回路、（４）は表示ドライバ、（５）はタイミング発
生回路、（６）は切換回路、（７）は制御回路である。
（１）はAD変換回路、（２）はデコーダ、（３）はラッ
チ回路、（４）は表示ドライバ、（５）はタイミング発
生回路、（６）は切換回路、（７）は制御回路である。
AD変換回路（１）は、タイミング発生回路（５）から
出力されるタイミング信号φ1により、入力端子（８）
に印加されたアナログ信号を数ビットのディジタル値に
変換する逐次比較型のAD変換回路であり、タイミング信
号φ1の周期毎に出力されるディジタル出力は、デコー
ダ（２）に印加される。デコーダ（２）は、ディジタル
値により表示素子のドットの点灯を表示する表示データ
に変換する。ラッチ回路（３）は、表示データを、切換
回路（６）から選択出力されるラッチタイミング信号φ
1′あるいはφ2によって記憶するものであり、その記憶
された表示データに基いて、表示ドライバ（４）が表示
素子のドットを駆動する。表示ドライバ（４）は、LCD
を駆動する回路であり、スタティック駆動、あるいは、
ダイナミック駆動方式が採用される。
出力されるタイミング信号φ1により、入力端子（８）
に印加されたアナログ信号を数ビットのディジタル値に
変換する逐次比較型のAD変換回路であり、タイミング信
号φ1の周期毎に出力されるディジタル出力は、デコー
ダ（２）に印加される。デコーダ（２）は、ディジタル
値により表示素子のドットの点灯を表示する表示データ
に変換する。ラッチ回路（３）は、表示データを、切換
回路（６）から選択出力されるラッチタイミング信号φ
1′あるいはφ2によって記憶するものであり、その記憶
された表示データに基いて、表示ドライバ（４）が表示
素子のドットを駆動する。表示ドライバ（４）は、LCD
を駆動する回路であり、スタティック駆動、あるいは、
ダイナミック駆動方式が採用される。
タイミング発生回路（５）は、AD変換を行うタイミン
グ信号φ1を作成すると共に、タイミング信号φ1と同期
したラッチタイミング信号φ1′と、ラッチタイミング
信号φ1′より低い周波数のラッチタイミング信号φ2を
出力するものであり、このラッチタイミング信号φ1′
とφ2は、切換回路（６）によって切換えられてラッチ
回路（３）に出力される。制御回路（７）は、レベルメ
ータモードあるいはピークホールドモードの各々に従っ
て切換回路（６）を制御し、ラッチ回路（３）に印加す
るラッチタイミング信号φ1′とφ2を指定するものであ
る。
グ信号φ1を作成すると共に、タイミング信号φ1と同期
したラッチタイミング信号φ1′と、ラッチタイミング
信号φ1′より低い周波数のラッチタイミング信号φ2を
出力するものであり、このラッチタイミング信号φ1′
とφ2は、切換回路（６）によって切換えられてラッチ
回路（３）に出力される。制御回路（７）は、レベルメ
ータモードあるいはピークホールドモードの各々に従っ
て切換回路（６）を制御し、ラッチ回路（３）に印加す
るラッチタイミング信号φ1′とφ2を指定するものであ
る。
第２図は、第１図に於いて、ラッチタイミング信号φ
1′とφ2、アナログ信号、表示データの関係を示すタイ
ミング図である。
1′とφ2、アナログ信号、表示データの関係を示すタイ
ミング図である。
レベルメータのモードである場合には、制御回路
（７）によって、ラッチタイミング信号φ2が切換回路
（６）から出力される。従って、ラッチ回路（３）に記
憶される表示データは、アナログ信号波形の白まる部分
のレベルであり、表示されるレベルは、破線で示される
変化となる。即ち、アナログ信号の変化が速くても、表
示データの変化が遅くなるためLCDの応答が十分追従す
るため、表示が明瞭となる。
（７）によって、ラッチタイミング信号φ2が切換回路
（６）から出力される。従って、ラッチ回路（３）に記
憶される表示データは、アナログ信号波形の白まる部分
のレベルであり、表示されるレベルは、破線で示される
変化となる。即ち、アナログ信号の変化が速くても、表
示データの変化が遅くなるためLCDの応答が十分追従す
るため、表示が明瞭となる。
一方、ピークホールドモードの場合には、制御回路
（７）によって、ラッチタイミング信号φ1′が切換回
路（６）から出力される。従って、ラッチ回路（３）に
記憶される表示データは、アナログ信号の黒まる部分の
レベルであり、表示されるレベルは、実線で示される変
化となる。即ち、アナログ信号の変化と略一致して表示
データが変化することになり、アナログ信号のピーク値
に対応する表示データを記憶することができ、所定時間
毎のピーク値を他の手段（図示していない）で検出し、
ラッチ回路（３）にラッチされたピーク値を保持させる
ことでピークホールドを行うことができることになる。
（７）によって、ラッチタイミング信号φ1′が切換回
路（６）から出力される。従って、ラッチ回路（３）に
記憶される表示データは、アナログ信号の黒まる部分の
レベルであり、表示されるレベルは、実線で示される変
化となる。即ち、アナログ信号の変化と略一致して表示
データが変化することになり、アナログ信号のピーク値
に対応する表示データを記憶することができ、所定時間
毎のピーク値を他の手段（図示していない）で検出し、
ラッチ回路（３）にラッチされたピーク値を保持させる
ことでピークホールドを行うことができることになる。
尚、本実施例では、LCDを駆動する場合について述べ
たが、LCDとFLあるいはLEDの表示装置の異なる場合にラ
ッチタイミング信号φ1′とφ2を切換えるようにしても
良い。即ち、LCDの場合にはラッチタイミング信号φ2を
選択し、FLあるいはLEDのようにダイナミック駆動周波
数を高くしなければならない場合にはラッチタイミング
信号φ1′を選択するようにする。
たが、LCDとFLあるいはLEDの表示装置の異なる場合にラ
ッチタイミング信号φ1′とφ2を切換えるようにしても
良い。即ち、LCDの場合にはラッチタイミング信号φ2を
選択し、FLあるいはLEDのようにダイナミック駆動周波
数を高くしなければならない場合にはラッチタイミング
信号φ1′を選択するようにする。
（ト）考案の効果 上述の如く本考案によれば、レベルメータ表示やピー
クホールド機能等の表示内容、あるいは、表示素子の種
類に応じて表示データのラッチタイミングを変えること
ができるので、汎用性のあるレベルメータ回路が得られ
る利点を有している。
クホールド機能等の表示内容、あるいは、表示素子の種
類に応じて表示データのラッチタイミングを変えること
ができるので、汎用性のあるレベルメータ回路が得られ
る利点を有している。
第１図は本考案の実施例を示すブロック図、第２図は動
作を示すタイミング図である。 （１）…AD変換回路、（２）…デコーダ、（３）…ラッ
チ回路、（４）…表示ドライバ、（５）…タイミング発
生回路、（６）…切換回路、（７）…制御回路。
作を示すタイミング図である。 （１）…AD変換回路、（２）…デコーダ、（３）…ラッ
チ回路、（４）…表示ドライバ、（５）…タイミング発
生回路、（６）…切換回路、（７）…制御回路。
Claims (1)
- 【請求項１】レベル表示の対象となるアナログ信号をデ
ィジタル値に変換するAD変換回路と、該AD変換回路の変
換データに従って、表示するための表示データを記憶す
る表示ラッチ回路と、前記AD変換回路の変換動作のタイ
ミング信号及び前記表示ラッチ回路のラッチ動作を制御
する複数種類のラッチタイミング信号を発生するタイミ
ング発生回路と、前記複数のラッチタイミング信号を、
表示素子の種類あるいは表示機能に基いて切換える切換
回路とを備えたことを特徴とするレベルメータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987058833U JP2529361Y2 (ja) | 1987-04-17 | 1987-04-17 | レベルメータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987058833U JP2529361Y2 (ja) | 1987-04-17 | 1987-04-17 | レベルメータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63165576U JPS63165576U (ja) | 1988-10-27 |
| JP2529361Y2 true JP2529361Y2 (ja) | 1997-03-19 |
Family
ID=30889762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987058833U Expired - Lifetime JP2529361Y2 (ja) | 1987-04-17 | 1987-04-17 | レベルメータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529361Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3782759B2 (ja) * | 2002-06-27 | 2006-06-07 | キヤノン株式会社 | レベル表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6044622B2 (ja) * | 1977-05-30 | 1985-10-04 | ソニー株式会社 | レベル表示回路 |
-
1987
- 1987-04-17 JP JP1987058833U patent/JP2529361Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63165576U (ja) | 1988-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3516268B2 (ja) | アクティブマトリックスディスプレイを制御するための装置及び方法 | |
| US5440323A (en) | Drive circuit for a display apparatus having signal voltage circuits selectively controlled by selection signal | |
| JPH06295162A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0192797A (ja) | 中間調表示装置 | |
| US5621426A (en) | Display apparatus and driving circuit for driving the same | |
| KR870011527A (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| GB2187874A (en) | Liquid crystal display device | |
| JPS59157693A (ja) | 表示装置の駆動方法 | |
| US6429858B1 (en) | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device | |
| JP3045266B2 (ja) | 液晶表示装置の駆動回路 | |
| JP2529361Y2 (ja) | レベルメータ回路 | |
| KR900016935A (ko) | Lcd장치를 구동하기 위한 구동회로 | |
| JPH04237091A (ja) | フラットディスプレイの階調駆動回路 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| JPH0695618A (ja) | 液晶駆動装置 | |
| KR940013190A (ko) | 표시장치의 구동회로 | |
| JP3166198B2 (ja) | 液晶パネル駆動装置 | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
| JPH04100089A (ja) | アクティブマトリクス液晶ディスプレイの階調表示駆動回路 | |
| KR0182047B1 (ko) | 프로그래머블 계조전압 발생장치 | |
| JP2520169B2 (ja) | 表示装置のための駆動回路 | |
| JPH11183870A (ja) | 液晶パネルの駆動回路及び表示装置 | |
| JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
| JP2520168B2 (ja) | 表示装置 |