JP2526758B2 - 波形読出型楽音発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子楽器等の音源と
して利用される波形読出型楽音発生装置に関する。

【０００２】

【従来の技術】電子楽器の音源として、いわゆる波形読
出型楽音発生装置が知られている。まず、この波形読出
型楽音発生装置についての概略を説明する。波形読出型
楽音発生装置においては、各種読出楽音波形の波形デー
タがＲＯＭ等による波形メモリに記憶されている。楽音
を発生する場合には、指示された楽音波形データを前記
波形メモリから読み出し、その結果に基づいて楽音を発
生する。

【０００３】前記波形メモリから波形を読み出す場合、
一般に論理アドレスと物理アドレスを使用する。ここ
で、論理アドレスとは、読み出す波形の波形メモリのス
タートアドレス（物理アドレスで表されている）からの
相対値を指すアドレスである。従って、実際に波形が記
憶されている波形メモリのアドレスとは異なっている。
また、物理アドレスは、この論理アドレスに読み出すべ
き波形の前記スタートアドレスを修飾することにより求
められるアドレス、すなわち実際に波形が記憶されてい
るアドレスである。波形読出処理の際に論理アドレスを
使用するのは、物理アドレスを使用する場合に比べて、
処理効率が良いからである。

【０００４】さて、波形メモリに記憶されている波形デ
ータは、アタック部とループ部とから構成されている。
アタック部とは、押鍵処理があった後、音の立ち上がり
時に読み出される記憶領域であり、ループ部とは音の立
ち上がりが終了した後に読み出される記憶領域である。
このループ部においてはループ部エンドまで読出処理を
行った後、ループ部スタートに戻って波形読出を行うル
ープ再生処理が行われる。また、これらの記憶領域の位
置関係は、一般にアタック部がループ部の前に記憶され
ている。

【０００５】また、従来の波形読出型楽音発生装置によ
れば、アタック部スタート時点に対応した波形データの
波形読出論理アドレスが、「０」番地となるように割り
当てられていた。ここで、読み出すべき波形の物理アド
レスは、アタック部スタート時点に対応する物理アドレ
スを、読み出すべき波形の波形読出論理アドレスによっ
て修飾することによって求められるため、この割当方法
によると、アタック部もループ部もその論理アドレス
は、正数をとることになる。

【０００６】ところで、音源の処理ではアタック部とル
ープ部とで異なった処理をすることが多い。例えば、ル
ープ部だけに変調をかける、逆にアタック部だけに変調
をかける、或いはアタック部の間だけエンベロープ値を
変化させない等である。このように、アタック部とルー
プ部とで楽音発生のための制御方法を変化させるために
は、現在発生している波形値がアタック部なのか、ルー
プ部なのかの判断を常に行う必要がある。

【０００７】従来の装置においては、この判断をアドレ
ス比較器を用いて行っていた。このアドレス比較器は、
読み出すデータ値が記憶されている波形読出論理アドレ
スとループ部スタート点の論理アドレスとを比較する。
この比較処理により、読み出すデータ値が記憶されてい
る波形読出論理アドレスがループ部スタート点の論理ア
ドレスより大きければ波形メモリのループ部であり、小
さければアタック部であることが判断可能である。な
お、ループ部スタートアドレスに代えてアタック部の最
終アドレスであるアタック部エンドアドレスを比較値と
して使用してもよい。

【０００８】

【発明が解決しようとする課題】さて、上述した波形発
生装置においては、アドレス生成部において波形読出論
理アドレスとループ部スタート（または、アタック部エ
ンド）論理アドレスとをアドレス比較器によって比較
し、その結果に基づいて楽音形成のための制御を行って
いた。そのため回路が複雑になり特にリアルタイム性の
要求される楽音発生装置において、波形読出処理に時間
がかかるという問題があった。この発明は、上述した事
情に鑑みてなされたもので、波形発生信号に対してリア
ルタイム性のよく、回路規模が小さい波形読出型楽音発
生装置を提供することを目的としている。

【０００９】

【課題を解決するための手段】この発明は、上記課題を
解決するために、アタック部とループ部とから構成され
る波形を記憶する記憶手段を有し、指定されたアドレス
間隔に応じて読出アドレスを歩進させ、かつ、読出処理
が前記ループ部のエンドアドレスに達した後は、ループ
部のスタートアドレスに戻って読出処理を繰り返す波形
読出型楽音発生装置において、前記ループ部の開始アド
レスが論理アドレス「０」に設定されるとともに、前記
アタック部のスタート論理アドレスおよび前記ループ部
のエンド論理アドレスの各々を論理アドレス「０」に対
する相対アドレスとして記憶する相対アドレス記憶手段
と、前記アタック部のスタート論理アドレスに前記アド
レス間隔を順次累算して読出論理アドレスを求める読出
論理アドレス生成手段と、前記読出論理アドレス生成手
段が出力する論理アドレスの符号から現時点の波形読出
がアタック部であるかループ部であるかを判定する判定
手段と、前記読出論理アドレスに前記ループ部の物理ア
ドレスを加えて読出物理アドレスを生成する物理アドレ
ス生成手段とを具備することを特徴とする。

【作用】この発明によれば、ループ部の開始アドレスが
論理アドレス「０」番地となるように割り当てられてお
り、アタック部の読出論理アドレスおよびループ部の読
出論理アドレスは、ループ部の開始アドレスを修飾する
ことによって求められる。 このようにして求められた
論理アドレスは、アタック部に対応していれば論理アド
レスは負数となり、ループ部に対応していれば論理アド
レスは正数となる。これにより、この楽音発生装置は、
論理アドレスの符号ビットを用いてアタック部かループ
部かで異なった制御を行うことができる。

【００１０】

【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。 Ａ：実施例の構成 図１はこの発明の一実施例である。波形読出型楽音発生
装置の構成を示すブロック図である。この図において、
１は鍵盤である。この鍵盤１は、各キー毎に押離鍵およ
び押離鍵の速度を検出する機構を有している。２は押離
鍵検出装置であり、鍵盤１の各キーをスキャンして楽音
情報を発生し、ＣＰＵ５に出力する。各種楽音情報と
は、音名（すなわち音高）を表すキーコードＫＣ、押鍵
操作を表すキーオンパルスＫＯＮＰ、離鍵操作を表すキ
ーオフパルスＫＯＦＰ等のデータである。

【００１１】ＣＰＵ５は、装置各部に対して動作制御命
令の送出を行う。６はＲＯＭであり、ＣＰＵ５にロード
される各種制御プログラムや、これらプログラムで用い
られる各種データ等が記憶されている。７はＲＡＭであ
り、ＣＰＵ５の演算に用いられる各種データや、演算結
果を一時記憶するメモリである。

【００１２】３は音色設定スイッチやピッチベンド操作
子等の各種スイッチおよび操作子により構成されるスイ
ッチ群であり、スイッチイベント情報を発生する。この
スイッチイベント情報とは、各スイッチの状態変化をい
う。このスイッチ群３が出力する情報は、音色を表すト
ーンコードＴＣおよびピッチベンド操作子の操作に応じ
て出力され、発生すべき楽音の周波数を変化させる差分
ピッチΔＰＩＴＣＨ等の各種楽音発生データである。４
はスイッチイベント検出装置であり、スイッチ群３のス
イッチイベント情報をＣＰＵ５に出力する。

【００１３】８はトーンジェネレータである。このトー
ンジェネレータ８は、前述したキーオンパルスＫＯＮ
Ｐ、差分ピッチΔＰＩＴＣＨ、キーオフパルスＫＯＦ
Ｐ、キーコードＫＣおよびトーンコードＴＣ等に基づい
て楽音波形を形成し、サウンドシステム９に出力する。
サウンドシステム９は、デジタル波形をアナログ波形に
変換し、実際の楽音の発音処理を行う。

【００１４】次に、図２を参照してトーンジェネレータ
８の構成について説明する。１０はレジスタ群である。
このレジスタ群１０は、多数のレジスタから成る回路で
あり、押離鍵検出装置２およびスイッチイベント検出装
置４によって検出された情報がＣＰＵ５によって書き込
まれる。１６は係数メモリである。この係数メモリ１６
は、レジスタ群１０が出力するキーコードＫＣ、トーン
コードＴＣに応じて、ＡＴＬＥＮ、ＬＰＬＥＮおよびル
ープ部スタート物理アドレスＳＴの各信号値をアドレス
生成部１１に出力する。なお、ＡＴＬＥＮは、ループ部
スタート物理アドレスＳＴを基準にしたアタック部スタ
ート論理アドレス絶対値であり、ＬＰＬＥＮは、ループ
部スタート物理アドレスＳＴを基準にしたループ部エン
ド論理アドレスである。

【００１５】ここで、係数メモリ１６に記憶されている
各係数と、後述する波形メモリ１２に記憶されている波
形との関係を図３を参照して説明する。図３に示すよう
に波形メモリ１２に記憶されている波形はアタック部と
ループ部とから構成されている。この図において、−Ａ
ＴＬＥＮはアタック部スタート論理アドレスであり、ア
タック部スタート論理アドレス絶対値ＡＴＬＥＮに負号
を付したものである。また、ＳＴはループ部スタート物
理アドレスであり、ＳＴＡＤは波形読出物理アドレスで
ある。そして、Ｓｄ１、Ｓｄ２、Ｓｄ３、Ｓｄ４、Ｓｄ
５およびＳｄ６は読出波形サンプルデータである。な
お、図３によると、波形メモリ１２に記憶されている波
形データは連続値をとるように解せられるが、実際には
デジタル値であるため非連続な離散値をとる。

【００１６】波形メモリ１２には各音色および各音高に
対応した波形が記憶されている。これは音色によって波
形が異なるとともに、音高によっても波形が異なるから
である。つまり、この波形はトーンコードＴＣ毎に、か
つ、各キーコードＫＣ毎に記憶されていることとなる。
したがって、係数メモリ１６の内部は、トーンコードＴ
ＣおよびキーコードＫＣが決まれば、これらの値に応じ
たアタック部スタート論理アドレス絶対値ＡＴＬＥＮ、
ループ部エンド論理アドレスＬＰＬＥＮおよびループ部
スタート物理アドレスＳＴが決定されるテーブルを有す
る構成となっている。

【００１７】１１はアドレス生成部であり、レジスタ群
１０から読み込んだキーオンパルスＫＯＮＰ、ピッチＰ
ＩＴＣＨ、差分ピッチΔＰＩＴＣＨおよびトーンコード
ＴＣの各信号値と、係数メモリ１６から出力されたアタ
ック部スタート論理アドレス絶対値ＡＴＬＥＮ、ループ
部エンド論理アドレスＬＰＬＥＮおよびループ部スター
ト物理アドレスＳＴに応じて、波形メモリ１２に記憶さ
れている波形を読み出すための波形読出物理アドレスＳ
ＴＡＤを生成し、波形メモリ１２に供給する。ここでピ
ッチＰＩＴＣＨは、楽音の周波数に対応した信号であ
り、ＣＰＵ５によって作成されレジスタ群１０に書き込
まれる。この場合、ＣＰＵ５はキーコードＫＣに応じて
ピッチＰＩＴＣＨを作成する。なお、アドレス生成部１
１の詳細な構成については後述する。

【００１８】次に、波形メモリ１２はアドレス生成部１
１の出力信号に応じて、指定された波形読出物理アドレ
スＳＴＡＤに記憶されている波形データ値を乗算器１４
に出力する。１３はエンベロープジェネレータである。
このエンベロープジェネレータ１３は、レジスタ群１０
から読み込んだキーオンパルスＫＯＮＰ、ピッチＰＩＴ
ＣＨ、差分ピッチΔＰＩＴＣＨ、トーンコードＴＣおよ
びキーオフパルスＫＯＦＰの各信号値に応じて、楽音の
振幅エンベロープ等を制御するエンベロープ波形データ
値を生成し乗算器１４に出力する。乗算器１４は、波形
メモリ１２の出力信号値と、エンベロープジェネレータ
１３の出力信号値とを乗算しその結果を累算器１５へ出
力する。累算器１５は、このトーンジェネレータ８が時
分割で複数の楽音波形を形成する場合に、乗算器１４か
らの出力信号をまとめる演算処理を行い、その演算結果
を前述したサウンドシステム９に出力する。

【００１９】次に、アドレス生成部１１の詳細な構成に
ついて図４を参照して説明する。この回路においては、
ピッチＰＩＴＣＨが加算器１９のＡ入力端に供給され、
差分ピッチΔＰＩＴＣＨがゲート１８を介して加算器１
９のＢ入力端に供給される。ゲート１８はインバータ１
７の出力信号が「１」になったときに開状態となり、
「０」になったときに閉状態となる。また、インバータ
１７の入力端にはアタック信号ＡＴＴＡＣＫが供給され
ている。したがって、加算器１９は、アタック信号ＡＴ
ＴＡＣＫが「０」のときはピッチＰＩＴＣＨと差分ピッ
チΔＰＩＴＣＨの和を出力し、アタック信号ＡＴＴＡＣ
Ｋが「１」のときはピッチＰＩＴＣＨをそのまま出力す
る。

【００２０】２０はアドレス変化値発生器であり、加算
器１９の出力信号およびトーンコードＴＣに対応したア
ドレス変化値ＰＩを出力する。このアドレス変化値ＰＩ
は、１より小さい正数である。アドレス変化値は、波形
メモリ１２内の波形を読み出す際の読出間隔であり、図
３にその一例を示す。また、前述のように、波形メモリ
１２内には各音色毎に異なる波形が記憶されており、そ
の読出間隔も音色によって調整する必要がある。このた
め、アドレス変化値発生部２０はトーンコードＴＣを参
照してアドレス変化値ＰＩを作成するようにしている。

【００２１】２３は加算器であり、そのＡ入力端には、
加算器２１の出力値が供給され、Ｂ入力端には、後述す
る補数変換器２２の出力値すなわち、ループ部エンド論
理アドレスＬＰＬＥＮの「２の補数値」が供給される。
加算器２３は、これらの値を加算して、その加算結果の
うち符号ビットおよび小数部をそれぞれセレクタ２４の
ＳＡ選択端子およびＢ入力端に出力する。２４はセレク
タであり、このＳＡ選択端子には、加算器２３の出力値
の符号ビットが供給され、その値が、「１」であれば、
Ａ入力端に供給される加算器２１の出力値を選択し、
「０」であれば、Ｂ入力端に供給される加算器２３の出
力値の小数部の値を選択して出力する。

【００２２】２６はセレクタであり、このＳＢ選択端子
には、キーオンパルスＫＯＮＰが供給され、この値が
「１」であれば、Ｂ入力端に供給される、補数変換器２
５の出力値であるアタック部スタート論理アドレス絶対
値ＡＴＬＥＮの「２の補数値」、すなわち、アタック部
スタート論理アドレス（−ＡＴＬＥＮ）を選択し、
「０」であれば、Ａ入力端に供給されるセレクタ２４の
出力値を選択して出力する。２８は加算器であり、この
Ａ入力端には、セレクタ２４の出力値の整数部が供給さ
れ、Ｂ入力端には、ループ部スタート物理アドレスＳＴ
が供給される。加算器２８は、これらの値を加算して、
その加算結果を波形メモリ１２に出力する。２７は、セ
レクタ２６の出力信号を遅延させる遅延回路であり、そ
の出力信号は加算器２１のＡ入力端へ供給される。ま
た、遅延回路２７の出力信号の符号ビットはアタック信
号ＡＴＴＡＣＫとしてインバータ１７に供給される。

【００２３】Ｂ：実施例の動作 鍵盤１中の鍵が押下されると、この鍵に対応するキーコ
ードＫＣおよびキーオンパルスＫＯＮＰが押離鍵検出装
置２からＣＰＵ５へ出力される。ＣＰＵ５は、キーコー
ドＫＣに応じたピッチＰＩＴＣＨ信号を作成するととも
に、これらの信号をトーンジェネレータ８内のレジスタ
群１０（図２参照）に書き込む。また、レジスタ群１０
には、スイッチ群３内のスイッチ操作に応じたトーンコ
ードＴＣおよび差分ピッチΔＰＩＴＣＨがＣＰＵ５によ
って書き込まれる。そして、係数メモリ１６は、キーコ
ードＫＣ、トーンコードＴＣに基づいてアタック部スタ
ート論理アドレス絶対値ＡＴＬＥＮ、ループ部エンド論
理アドレスＬＰＬＥＮおよびループ部スタート物理アド
レスＳＴを出力し、アドレス生成部１１に供給する。

【００２４】次に、アドレス生成部１１内のセレクタ２
６（図４参照）は、押鍵処理に応じて出力されるキーオ
ンパルスＫＯＮＰ（信号値「１」）がそのＳＢ選択端子
に入力されると、Ｂ入力端に供給されるアタック部スタ
ート論理アドレス（−ＡＴＬＥＮ）を遅延回路２７に供
給する。遅延回路２７は、このアタック部スタート論理
アドレス（−ＡＴＬＥＮ）を所定時間遅延させた後に加
算器２１に出力する。このとき、遅延回路２７の出力信
号はアタック部スタート論理アドレス絶対値ＡＴＬＥＮ
の「２の補数値」であるため、その出力信号の符号ビッ
トであるアタック信号ＡＴＴＡＣＫは、「１」になる。
このようにして、アドレス生成部１１は波形読出物理ア
ドレスＳＴＡＤ生成処理を開始する。なお、キーオンパ
ルスＫＯＮＰは、押鍵があった際に所定の短い時間だけ
「１」になるパルスであり、したがって、セレクタ２６
は押鍵時に一旦Ｂ入力端を選択すると、以後はＡ入力端
を選択し続ける。

【００２５】次に、遅延回路２７から出力された、アタ
ック部スタート論理アドレス（−ＡＴＬＥＮ）は、加算
器２１においてアドレス変化値ＰＩと加算される。ただ
し、この時点においては、アドレス変化値発生部２０が
出力するアドレス変化値ＰＩの値は「０」になってい
る。これは、回路各部の遅延要素によってアドレス変化
値発生部２０がデータ出力状態になっていないためであ
る。したがって、この時点においては、加算器２１から
はアタック部スタート論理アドレス（−ＡＴＬＥＮ）が
そのまま出力される。

【００２６】そして、加算器２３は、アタック部スター
ト論理アドレス（−ＡＴＬＥＮ）から、ループ部エンド
論理アドレスＬＰＬＥＮの値を減算する（補数変換器２
２の出力値ＬＰＬＥＮの「２の補数値」とアタック部ス
タート論理アドレス（−ＡＴＬＥＮ）を加算しているこ
とによる）。この演算結果は、負数となるため（図３参
照）、加算器２３の出力値の符号ビットは当然「１」の
値をとる。この符号ビット「１」は、セレクタ２４のＳ
Ａ選択端子に出力される。

【００２７】セレクタ２４は、ＳＡ選択端子の値が
「１」であるため、Ａ入力端に供給される加算器２１の
出力値、すなわちアタック部スタート論理アドレス（−
ＡＴＬＥＮ）をセレクタ２６および加算器２８に供給す
る。そして、セレクタ２６は、Ａ入力端に入力されるア
タック部スタート論理アドレス（−ＡＴＬＥＮ）を遅延
回路２７に出力する。また、加算器２８は、アタック部
スタート論理アドレス（−ＡＴＬＥＮ）の整数部と、ル
ープ部スタート物理アドレスＳＴを加算して、アタック
部スタート物理アドレスの値をとる波形読出物理アドレ
スＳＴＡＤを生成し波形メモリ１２に出力する。これに
より、波形メモリ１２からはアタック部スタートの波形
サンプル値（図３のＳｄ１）が出力される。

【００２８】一方、次のタイミングにおいては、アドレ
ス変化値発生部２０からピッチＰＩＴＣＨとトーンコー
ドＴＣに対応したアドレス変化値ＰＩが出力される。こ
のとき、アタック信号ＡＴＴＡＣＫは「１」信号である
から、差分ピッチΔＰＩＴＣＨはゲート１８を通過せ
ず、したがって、アドレス変化値ＰＩは、上記２信号に
よって決定される。アドレス変化値ＰＩが出力される
と、加算器２１の出力信号は、アタック部スタート論理
アドレス（−ＡＴＬＥＮ）にアドレス変化値ＰＩが加算
された値になり、この加算結果が加算器２３およびセレ
クタ２４に供給される。

【００２９】加算器２３は、加算器２１の新たな出力信
号値に対してループ部エンド論理アドレスＬＰＬＥＮの
値を減算する処理を行う。ここで、現時点の波形読出論
理アドレスが、図３に示すアタック部にあるとすれば、
加算器２３の出力値の符号ビットは、ループ部エンド論
理アドレスＬＰＬＥＮを越えていないので「１」にな
る。したがって、セレクタ２４はＡ入力端を選択する。
これにより、加算器２１の前述した新たな出力信号値は
セレクタ２６および遅延回路２７を介して再び加算器２
１のＡ入力端に戻る。また、加算器２８においては、加
算器２１の出力信号の整数部にループ部スタート物理ア
ドレスＳＴが加算され、波形メモリ１２の次の波形読出
物理アドレスが作成される。この場合（図３の場合）の
波形読出物理アドレスに対応するデータは依然、Ｓｄ１
であり、アドレス変化値ＰＩとの関係は、同図に示す通
りとなる。

【００３０】次に、加算器２１においては、遅延回路２
７を通って循環された値に再びアドレス変化値ＰＩが加
算される。以降、アタック部が継続する限り、すなわ
ち、加算器２３の出力信号の値が「負」である限り、加
算器２１においては、アドレス変化値ＰＩを順次累算す
る演算が行われ、これにより、波形読出論理アドレスの
値が順次増加していく。これに従い、加算器２８から出
力される波形読出物理アドレスＳＴＡＤの値が順次増加
し、波形メモリ１２からは波形サンプルデータが順次読
み出されていく。

【００３１】加算器２１の累算処理が継続されると、そ
の出力信号の値がやがて「０」を越える。すなわち、波
形読出処理がアタック部からループ部へ移る。そして、
加算器２１の出力信号値が「０」を越えると、遅延回路
２７の出力信号の符号ビットであるアタック信号ＡＴＴ
ＡＣＫが「０」になり、差分ピッチΔＰＩＴＣＨがゲー
ト１８を介して加算器１９のＢ入力端に供給される。し
たがって、以降はアドレス変化値ＰＩは、差分ピッチΔ
ＰＩＴＣＨの値の影響も受ける。ただし、差分ピッチΔ
ＰＩＴＣＨが非常に小さな値であることおよび説明の簡
略化のためから、以下では差分ピッチΔＰＩＴＣＨの値
が「０」をとる場合を例にとって説明する。

【００３２】さて、加算器２１の出力信号が「０」、す
なわち、ループ部スタート論理アドレスを越えると、加
算器２１の出力信号は、ループ部スタート論理アドレス
が「０」で表されることから、結果的にループ部スター
ト論理アドレスにアドレス変化値ＰＩが加算された値に
なる。この加算結果が加算器２３およびセレクタ２４に
供給される。

【００３３】加算器２３は、加算器２１の新たな出力信
号値に対してループ部エンド論理アドレスＬＰＬＥＮの
値を減算する処理を行う。ここで、現時点の波形読出処
理が、図３に示すループ部内にあるとすれば、加算器２
３の出力値は「負」の値となり、その符号ビットは、ル
ープ部エンド論理アドレスＬＰＬＥＮを越えていないの
で「１」になる。したがって、セレクタ２４はＡ入力端
を選択する。これにより、加算器２１の前述した新たな
出力信号はセレクタ２６および遅延回路２７を介して再
び加算器２１のＡ入力端に戻る。加算器２８において
は、加算器２１の出力信号の整数部にループ部スタート
物理アドレスＳＴが加算され、波形メモリ１２の次の波
形読出物理アドレスが作成される。この場合の物理アド
レスに対応するデータは、例えば、図３に示すＳｄ４と
なり、アドレス変化値ＰＩとの関係は、同図に示す通り
となる。

【００３４】次に、加算器２１においては、遅延回路２
７を通って循環された値に再びアドレス変化値ＰＩが加
算される。以降、ループ部が継続する限り、すなわち、
加算器２３の出力信号の値が「負」である限り、加算器
２１においては、アドレス変化値ＰＩを順次累算する演
算が行われ、これにより、波形読出論理アドレスの値が
順次増加していく。これに従い、加算器２８から出力さ
れる波形読出物理アドレスＳＴＡＤの値が順次増加し、
波形メモリ１２からは波形サンプルデータが順次読み出
されていく。

【００３５】加算器２１の累算処理が継続されると、そ
の出力信号の値がやがてループ部エンド論理アドレスＬ
ＰＬＥＮを越える。そして、加算器２３は、ループ部エ
ンド論理アドレスＬＰＬＥＮを越えたループ部論理アド
レス、すなわち、加算器２１の出力信号からループ部エ
ンド論理アドレスＬＰＬＥＮの値を減算するため、加算
器２３の出力信号が「負」の値から「正」の値へと変化
する。すなわち、加算器２３の出力信号の符号ビットが
「０」となる。したがって、セレクタ２４は、ＳＡ選択
端子の値「０」に応じて、Ｂ入力端に供給される加算器
２３の出力値、すなわち、ループ再生先頭論理アドレス
を選択して出力する。この加算器２３の出力値に対応す
るデータは、例えば、図３に示す、ループ部エンドから
のアドレス超過分ＡＯＦである。この加算器２３の出力
値、すなわち、アドレス超過分ＡＯＦはループ再生先頭
論理アドレスとして、セレクタ２６および遅延回路２７
を介して再び加算器２１のＡ入力端に戻る。

【００３６】加算器２８においては、加算器２１の出力
信号の整数部にループ部スタート物理アドレスＳＴが加
算され、波形メモリ１２の次の波形読出物理アドレスが
作成される。この場合の物理アドレスに対応するデータ
は、例えば、図３に示すＳｄ４となりアドレス超過分Ａ
ＯＦとの関係は、同図に示す通りとなる。この場合アド
レス超過分をループ再生先頭論理アドレスとするのは、
波形読出処理における位相誤差を無くし楽音合成を行う
ための正確な音高情報を発生するためである。

【００３７】次に、加算器２１においては、遅延回路２
７を通って循環された値に再びアドレス変化値ＰＩが加
算される。以降、ループ部波形を読み出すループ再生処
理においては、加算器２３の出力信号の値が「負」であ
る限り、加算器２１においては、アドレス変化値ＰＩを
順次累算する演算が行われ、これにより、波形読出論理
アドレスの値が順次増加していく。これに従い、加算器
２８から出力される波形読出物理アドレスＳＴＡＤの値
が順次増加し、波形メモリ１２からは波形サンプルデー
タが順次読み出されていく。そして、加算器２３の出力
信号の値が「正」になるとループ再生先頭アドレス生成
処理を行い、再びループ再生処理を行う。その後、ＣＰ
Ｕ５はループ再生処理を継続しつつ、これと並行してエ
ンベロープ処理による減衰処理等を行い、当該発音を終
了させる。

【００３８】次に、上述した動作において、スイッチ群
３内のピッチベンド操作子が操作された場合を説明す
る。ピッチベンド操作子が操作されると、その操作量に
応じた差分ピッチΔＰＩＴＣＨが発生される。この場
合、差分ピッチΔＰＩＴＣＨはピッチベンド操作子の操
作方向に応じて正または負の値をとる。ところで、波形
読出処理がアタック部について行われているときは、前
述したようにアタック信号ＡＴＴＡＣＫが「１」になっ
てゲート１８が閉状態となるため、差分ピッチΔＰＩＴ
ＣＨはアドレス変化値ＰＩに影響を与えない。一方、波
形読出処理がループ部について行われているときは、ア
タック信号ＡＴＴＡＣＫが「０」になってゲート１８が
開状態になるため、アドレス変化値ＰＩは差分ピッチΔ
ＰＩＴＣＨの値に応じて増減する。この結果、波形読出
間隔が変調され、波形メモリ１２から読み出される波形
のピッチが変化する。このため、サウンドシステム９か
ら発音される楽音の音高は、ピッチベンド操作子の操作
に対応して微妙に上下する。このように、ピッチベンド
操作子が操作されると、発生楽音が周波数変調される
が、このような変調はループ部においてのみ有効として
いる。これは、アタック部の波形は一般に複雑な変化を
するため、この部分に周波数変調を施すのは妥当でない
ためである。

【００３９】上記実施例においては、ループ部エンドに
達したかどうかを、加算器２３の出力値の符号ビットに
よって判定することができる。そして、セレクタ２４は
ＳＡ選択端子にその符号ビットが入力されることによっ
て波形読出論理アドレス生成制御を行う。この実施例に
おいては、波形読出論理アドレス生成制御によって読出
波形サンプルがループ部内にあれば、現に生成している
波形読出論理アドレスを得ることができ、ループ部エン
ドに達すると、ループ部エンドアドレス超過分ＡＯＦを
ループ再生先頭論理アドレスとして得ることができる。
以上により、アタック部から読み出すかループ部から読
み出すかというアドレス選択処理と、波形読出論理アド
レス指定処理を同時に行うことができる。

【００４０】セレクタ２６においては、波形読出論理ア
ドレスがアタック部であれば、「負」（符号ビット
「１」）の値をとるように割り当てられているアタック
部論理アドレスが選択され、読出波形論理アドレスがル
ープ部であれば、「正」（符号ビット「０」）の値をと
るように割り当てられているループ部論理アドレスが選
択される。したがって、次の波形読み出しアドレスを決
定するためにセレクタ２６を介して遅延回路２７に供給
される値は、波形読出論理アドレス情報およびアタック
／ループ部識別情報という、２つの情報を含む。したが
って、波形読出論理アドレス決定処理において、符号ビ
ットをアタック／ループ部識別フラグとして使用するこ
とにより、このフラグの値に応じて、異なる制御をする
ことが可能である。

【００４１】なお、上述した実施例においては、アタッ
ク部信号ＡＴＴＡＣＫを用いて、発生楽音に対する周波
数変調の可否をアタック部とループ部とで切り換えるよ
うにしているが、アタック信号ＡＴＴＡＣＫを用いる制
御はこれに限らず、他の制御に用いても良い。例えば、
アタック部の間はエンベロープ値を変化させない等の制
御を行うことも可能である。

【００４２】

【効果】以上説明したように、本発明によれば、アドレ
ス比較器を用いた場合のような複雑な回路を用いないた
め、波形読出処理を迅速に行うことができ、回路規模が
縮小できる。したがって、リアルタイム性が向上する。
また、波形読出論理アドレス生成手段が出力する論理ア
ドレスの符号から現時点の波形読出処理がアタック部で
あるかループ部であるかを判定することができる。これ
により、アタック部、ループ部に応じた制御を行うこと
ができる。したがって、波形読出型楽音合成装置特有の
さまざまな音響効果を簡単に得ることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例による波形読出型楽音発
生装置の構成を示すブロック図である。

【図２】 同実施例におけるトーンジェネレータ８の構
成を示すブロック図である。

【図３】 同実施例おける波形メモリ１２のアドレス相
関図である。

【図４】 同実施例におけるアドレス生成部１１の構成
を示すブロック図である。

【符号の説明】 ５……ＣＰＵ（波形を記憶する手段、相対アドレス記憶
手段、読出論理アドレス生成手段、判定手段、物理アド
レス生成手段）、８……ＴＧ（波形を記憶する手段、相
対アドレス記憶手段、読出論理アドレス生成手段、物理
アドレス生成手段）、１１……アドレス生成部（相対ア
ドレス記憶手段、読出論理アドレス生成手段、物理アド
レス生成手段、判定手段）、１２……波形メモリ（波形
を記憶する手段）、１３……ＥＧ（波形を記憶する手
段）、１６……係数メモリ（相対アドレス記憶手段）、
１９……加算器（読出論理アドレス生成手段）、２０…
…アドレス変化値発生部（読出論理アドレス生成手
段）、２１……加算器（読出論理アドレス生成手段）、
２３……加算器（読出論理アドレス生成手段）、２４…
…セレクタ（読出論理アドレス生成手段、物理アドレス
生成手段）、２６……セレクタ（判定手段）、２７……
遅延回路（読出論理アドレス生成手段、判定手段）、２
８……加算器（物理アドレス生成手段）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 アタック部とループ部とから構成される
   波形を記憶する記憶手段を有し、指定されたアドレス間
   隔に応じて読出アドレスを歩進させ、かつ、読出処理が
   前記ループ部のエンドアドレスに達した後は、ループ部
   のスタートアドレスに戻って読出処理を繰り返す波形読
   出型楽音発生装置において、 前記ループ部の開始アドレスが論理アドレス「０」に設
   定されるとともに、前記アタック部のスタート論理アド
   レスおよび前記ループ部のエンド論理アドレスの各々を
   論理アドレス「０」に対する相対アドレスとして記憶す
   る相対アドレス記憶手段と、 前記アタック部のスタート論理アドレスに前記アドレス
   間隔を順次累算して読出論理アドレスを求める読出論理
   アドレス生成手段と、 前記読出論理アドレス生成手段が出力する論理アドレス
   の符号から現時点の波形読出がアタック部であるかルー
   プ部であるかを判定する判定手段と、 前記読出論理アドレスに前記ループ部の物理アドレスを
   加えて読出物理アドレスを生成する物理アドレス生成手
   段とを具備することを特徴とする波形読出型楽音発生装
   置。