JP2525256Z - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、例えば競馬、競輪、競艇、オートレース等の各種レースの結果を無 線によって受信できる受信機に関する。 〔従来技術及びその問題点〕 従来、上記のようなレースの結果を知るための手段としては、レース結果を知
らせるために競技場内で流されている短波放送を、それ専用の受信機で受信して
聞くようにしたものがある。 ところが、この場合には、以下のような問題点がある。 （１）上記の受信機は、一般のラジオと同様に音や声が一方的に流れてくるだけ
なので、必要なレース結果を聞きのがしてしまうおそれがある。 （２）レース結果は、短波放送のアナウンサがしゃべってくれるまで、知ること
ができない。 （３）上記の受信機にはレース結果を記憶しておくことができないので、今回以
前のレース結果を知りたい時は、それが掲示されている所までわざわざ足を運ば
なければならないという面倒がある。 （４）競技場の外では、上記の短波放送を受信できないので、所望のレースが一
般のラジオやテレビで放送されていない限り、そのレース結果を即座に知ること
ができず、よって、どうしてもレース結果を知りたい時は、サーズビス電話や新
聞等で知るしかなかった。 〔考案の目的〕 本考案は、上記従来の問題点に鑑みてなされたものであり、その目的は、レー
ス結果を即座に知ることができ、しかも自分の予想が的中したかどうかをも容易
に知ることができる受信機を提供することにある。 〔考案の要点〕 本考案は、上記目的を達成するため、無線で送られてきたレース結果データを
受信して直ちに（キー操作しなくても自動的に）、予め記憶しておいた予想デー
タと比較し、一致した場合には、そのことを音や表示で報知するようにしたこと
を特徴とする。 〔実施例〕 以下、本考案の実施例について、図面を参照しながら説明する。 第１図は、本考案の一実施例に係る受信機を示す外観平面図である。 本実施例の受信機は、競馬場内で貸し出されるようにしたものであり、競馬場の
所定の送信局から送信されたレース結果データを受信できる構成となっている。 同図において、受信機本体１の正面部上方には、レースの予想データや結果デ
ータ等を表示するための液晶表示装置等からなる表示部２が配置されている。そ
して、表示部２の下方には、各種キーＳ1〜Ｓ5が配置されている。ここで、キー
Ｓ1は、記憶されているレースの予想データや購入金額データ等を各レース毎に
切り換えて表示させるための読み出しキーである。キーＳ2は、レースの予想デ
ータが的中した時、その払い戻し金額等を表示させるための確認キーである。キ
ーＳ3は、予想データや購入金額等の各種データを入力するためのデータ入力キ
ーであり、テンキー「０」〜「９」、エンキー「￥」、ハイフンキー「（−）」
、四則演算キー「×」、「÷」、「−」、「＋」、「＝」等を含んでいる。キー
Ｓ4は、予想データや購入金額を入力する際に、何番目のレースかを指定するた
めのレースキーである。キーＳ5は、上記のキーＳ3、Ｓ4で入力されたデータを
記憶させるためのエンターキーである。例えば、「第１レース」の予想を連勝（
１着と２着の組み合わせ）で「１−５」と入力し、かつその購入金額を「1000円
」と入力したい場合は、順次、「１」、「Ｓ4」、「１」、「（−）」、「５」
、「￥」、「１」、「０」、「０」、「０」、「Ｓ5」とキー操作すればよい。
また、受信機本体１の側面部には、受信動作にのみ関連する回路部への電源供給
のオン、オフを行うメインスイッチＳ6が設けられている。 第２図は、本実施例の受信機内部の回路構成を示すブロック図である。 同図において、アンテナ３は、競馬場内の所定の送信局から送信された、レー
ス結果を知らせる無線信号を受信するためのものである。受信回路４は、上記ア
ンテナ３からの受信信号を検波し、更に増幅して復調することにより、シリアル
のデジタルデータとして出力する回路である。送信局から送信される信号のコー
ドフォーマットは例えば第３図のように構成されており、上記受信回路４からは
対応するデジタルデータが出力される。 すなわち、送信信号のコードフォーマットは第３図（ａ）に示すように、まず
先頭に「１」と「０」の繰り返しからなるプリアンブル信号Ａが配置され、これ
に続いてバッチ信号Ｂが配置されている。プリアンブル信号Ａは、これからデー タが送られることを受信機に認識させ、入力同期をとるための信号である。バッ
チ信号Ｂは、その先頭の同期コードSCと、第３図（ｂ）に示すように第１レース
の結果データから第10レースの結果データまでのそれぞれに対応する10個のコー
ドＷ1〜Ｗ10とからなっている。これらのコードＷ1〜Ｗ10のいずれも、第３図（
ｃ）に示すように、レース結果（例えば、連勝で「１−６」等）を示すコードワ
ードＸ1と、配当金額を示すコードワードＸ2とからなっている。そして、これら
２つのコードワードＸ1、Ｘ2は、どちらも、識別フラグａ、データビットｂ、BC
Hパリティｃ及びイーブンパリティｄから構成されている。ここで、識別フラグ
ａは、その次に来るデータビットｂがレース結果データを示すものなのか配当金
額データを示すものなのかを識別するフラグであり、「０」の時にレース結果デ
ータ、「１」の時に配当金額データを表している。BCHバリティｃは、コード内
部に発生するエラーの検出、及び訂正を行うためのビットである。イーブンパリ
ティｄは、先頭から最終までのビットのうち「１」を表すものの総数が奇数個あ
ったか偶数個あったかを表すビットであり、例えば１ビットだけ「０」と「１」
を間違えた場合には、このイーブンパリティｄのチェックによって、ビットが欠
落したか或いは付加されてしまったかを判断することができる。 次に第２図に戻り、入力同期回路５は、受信回路４から出力された信号と、内
部のクロックとの同期をとるための回路である。この入力同期回路５によって同
期のとられた信号は、BCH誤り訂正回路６、プリアンブル検出回路７及び同期コ
ード検出回路８に入力される。BCH誤り訂正回路６は、第３図（ｃ）に示したBCH
パリティｃに基づいて、受信信号の誤り検出及び訂正を行う回路である。具体的
には識別フラッグａからBCHパリティｃまでのビットの中で誤りビットが所定数
未満であれば、誤りビットデータを正規のデータに訂正し、誤りビット数が所定
数以上或いはイーブンパリティｄに誤りがある場合にのみ誤り有りと判断する回
路である。プリアンブル検出回路７は、受信信号の中から、第３図（ａ）に示し
たプリアンブル信号Ａを検出する回路である。同期コード検出回路８は、受信信
号の中から、第３図（ａ）に示した同期コードSCを検出する回路である。また、
Ｓ−Ｐ変換回路９は、上記BCH誤り訂正回路６で誤りの訂正されたシリアルのデ
ジタル信号をパラレルデータに変換する回路である。受信タイミング制御回路10 は、上記のプリアンブル検出回路７や同期コード検出回路８からの各検出信号等
に基づきRAM制御部12に対しRAM11への受信データ書き込みの指令信号を送ったり
、RAM11への受信データ書き込みが完了したらCPU13に完了信号を送ったり、更に
はCPU13から受信禁止信号が出力されている期間だけ受信側の各回路５〜９の動
作を禁止したりする回路である。 RAM11は、上記Ｓ−Ｐ変換回路９から送られたパラレルの受信データを記憶す
るための、読み出し及び書き込み可能なメモリであり、第４図に示すような構成
を有している。同図において、受信データレジスタＮは、各レース毎に対応した
受信データを記憶する複数の記憶領域Ｎ0、Ｎ1、Ｎ2・・・等からなっている。
そして、そのそれぞれの記憶領域は、レース結果データを記憶する結果データ記
憶部Ｄ、配当金額データを記憶する配当データ記憶部Ｅ、及びこれらのデータに
誤りがないかどうかを記憶する誤りなしフラグＦから構成されている。この誤り
なしフラグＦは、第２図に示したBCH誤り訂正回路６が第３図（ｃ）のBCHバリテ
ィｃやイーブンパリティｄ等によりデータに誤りがないと判断した時に「１」を
記憶し、誤りがあると判断した時に「０」を記憶する。 次に第２図に戻り、RAM制御部12は、CPU13や受信タイミング制御回路10からの
指令に従って、RAM11にデータの書き込み及び読み出し指令信号を与えると共に
、その書き込み及び読み出しの際のRAM11のアドレスを指定する回路である。CPU
13は、第１図に示したキーＳ1〜Ｓ5等を含むキー入力部14からのキー入力信号や
、受信タイミング制御回路10から出力された完了信号等に基づき、各種の処理を
実行する中央処理部であり、例えば、キー入力部14から入力されたレース予想デ
ータをRAM15に記憶させたり、或いは前述したRAM11に記憶されているレース結果
データを取り込んで上記予想データとの一致を判別したり、更にはの判別結果に
基づき表示部２による表示形態を変化させる等の処理を行う。 RAM15は、上記CPU13からの指令に基づき、キー入力部14から入力された予想デ
ータ等を記憶するための読み出し及び書き込み可能なメモリであり、第５図に示
すような構成を有している。同図において、予想データレジスタＭは、各レース
の予想データ（１つとは限らない）や購入金額データ等を第１レースから順番に
記憶するための複数の記憶領域Ｍ0、Ｍ1、Ｍ2・・・等からなり、そのそれぞれ の記憶領域は、予想データを記憶する予想データ記憶部Ｇ、購入金額データを記
憶する購入金額記憶部Ｈ、予想が的中した場合（予想データが結果データと一致
した場合）の払い戻し金額データを記憶する払い戻し金額記憶部Ｉ、予想が的中
したことを知らせるための報音が終了したら「１」を記憶する報音済フラグＪ及
び予想が的中した時に「１」を記憶する的中フラグＫから構成されている。 また、予想本数レジスタＲ1〜Ｒ10は、それぞれ第１レースから第10レースに
対応し、各レース当たりの予想した本数（予想データの数）を記憶するレジスタ
であり、予想データの入力時にレースキーＳ4で指定されたレースに対してエン
ターキーＳ5の操作が何回行われたかで本数が設定される。レース指定レジスタ
Ｃは、後述するCPU13の処理において、第１レースから第10レースのうちの１つ
のレースを指定するためのレジスタである。表示ポインタＰは、上記予想データ
レジスタＭの記憶領域Ｍ0、Ｍ1、Ｍ2・・・に記憶されている複数のデータの中
から、表示部２に表示させるためのデータを指定するためのポインタである。タ
イマレジスタＳは、例えば10秒タイマとして使用されるレジスタであり、キー操
作があった時に前述の受信禁止信号（第２図参照）を10秒間だけ出力させるため
のものである。受信可否フラグＬは、キー操作があった時に「１」を記憶し、上
記タイマレジスタＳがタイムアップした時に「０」を記憶するレジスタであり、
「１」が記憶されている間は上記の受信禁止信号が出力されて受信動作が禁止さ
れる。ワーキングレジスタＷは、各種の処理に使用され、データを一時的に記憶
しておくためのレジスタである。 次に第２図に戻り、演算回路16は、CPU13からの指令により、予想が的中した
レースにおける払い戻し金額を購入金額と配当金額とに基づいて計算したり、全
レースの購入金額の合計と払い戻し金額の合計を計算したりするための回路であ
る。表示バッファ17は、CPU13から与えられた表示用のパターンデータを一時的
に格納しておくメモリであり、表示ドイラバ18は、表示バッファ17に格納された
データを表示部２（第１図に示したものと同じ）に表示させる回路である。また
、発振器19は、一定周期の基準クロック信号を出力する回路であり、タイミング
信号出力回路20は、上記基準クロック信号を所定の周波数まで分周して、上述し
た受信タイミング制御回路10及びCPU13を初めとする各回路を時系列的にコント
ロ ールするためのタイミング信号を出力する回路である。スピーカ駆動回路21は、
予想が的中した時に、CPU13からの起動信号によりスピーカ22を駆動して、一定
時間または所定回数だけブザー音やメロディ音を出力させる回路である。 次に、本実施例の主要な処理動作について、第６図〜第13図に基づき説明する
。なお、第６図は本実施例の全体的な処理動作を示すフローチャートと、第７図
は第６図中の受信データ取り込み処理（ステップａ13）を具体的に示すフローチ
ャート、第８図及び第９図は第６図中のキー処理（ステップａ5）のうち読み出
しキーＳ1の操作時と確認キーＳ2の操作時のそれぞれの処理を具体的に示すフロ
ーチャート、第10図は予想データ記憶用のRAM15に各レースの予想データが記憶
された場合の一例を示す図、第11図は受信データ記憶用のRAM11に受信データが
記憶された場合の一例を示す図、第12図は予想データ記憶用のRAM15に各レース
毎の払い戻し金額データが記憶された場合の一例を示す図、第13図は読み出キー
Ｓ1と確認キーＳ2の操作に基づく表示部２の表示状態の切り換わりを示す図であ
る。 まず第６図において、通常はホールト（HALT）状態にあり（ステップａ1）、
ここで何らかのキー操作があってキー入力信号が送られた場合は、キー割り込み
処理を行う（ステップａ2）。続いて、RAM15の受信可否フラグＬに「１」をセッ
トする（ステップａ3）。これにより、第２図に示したCPU13から受信タイミング
制御回路10へ受信禁止信号が送られ、受信側の各回路５〜９の動作を禁止される
。その後、タイマレジスタＳをクリアし（ステップａ4）、操作キーに応じたキ
ー処理を行う（ステップａ5）。このキー処理では、第１図に示したキーＳ1〜Ｓ
5のうちのどのキーが操作されたかに応じて、それぞれに対応した処理を行う。
例えば、前述したようにレースキーＳ4、データ入力キーＳ3、及びエンターキー
Ｓ5の一連の操作が行われた場合は、その操作毎に、各レース毎の予想データ（
例えば「１−３」）及び購入金額データ（例えば「1000円」）を、第10図に示す
ように第１レースから順番にRAM15の予想データレジスタＭに記憶させる。第10
図の例は、第１レース、第２レース、第３レース、第４レースに対して、それぞ
れ４本、１本、３本、１本の予想がたてられた場合を示している。なお、この場
合、予想本数レジスタＲ1〜Ｒ10には、各レース毎の予想データ本数が記憶され
る。また、読み出しキーＳ1や確認キーＳ2が操作された時の処理については、第
８図 や第９図に基づき後述する。 一方、上記ホールト状態（ステップａ1）において、例えば１秒毎の計時信号
が出力された場合には、計時割り込み処理を行う（ステップａ6）。続いて、受
信可否フラグＬに「１」が記憶されているかどうか、すなわちキー操作がなされ
たことにより受信禁止信号が出力されているかどうかを判別する（ステップａ7
）。もし、Ｌ＝１であれば、タイマレジスタＳを１つカウントアップし（ステッ
プａ8）、その内容が10秒になったかどうかを判別する（ステップａ9）。このタ
イマレジスタＳの内容は、キー割り込み時にステップａ4でクリアされているの
で、ここではゼロからカウントが開始され、Ｓ＝10秒になるまでカウントが続け
られる。Ｓ＝10秒になった時は、受信可否フラグＬに「０」をセットすることに
より、受信禁止信号を解除する（ステップａ10）。このことにより、いずれのキ
ーが操作された場合であっても、その操作後の10秒間は受信動作が禁止される。
例えば、上述した予想データの入力は複数のキーを順次操作することにより行わ
れるが、各キー操作間に受信割り込みがなされるのを防止するためには、10秒以
内に次のキーを操作すればよい。 また、キー操作から10秒が経過すれば、上述したように受信禁止信号が解除さ
れ、受信が可能になる。受信されたデータは、例えば第11図に示すように、受信
データ記憶用のRAM11の受信データレジスタＮに第１レースから順番に記憶され
ていく。同図においては、記憶領域Ｎ0、Ｎ1、Ｎ2、Ｎ3にそれぞれ第１、第２、
第３、第４レースに関する受信データが記憶され、その各記憶領域の結果データ
記憶部Ｄにはレースの結果データ（例えば「１−６」等）が、配当データ記憶部
Ｅには100円当たりの配当金額データ（例えば「750」等）が、誤りなしフラグＦ
には誤りの有無データ（データに誤りがない場合は「１」、誤りがある場合は「
０」）が記憶される。このようにして、RAM11への受信データの記憶動作が全て
完了すると、第２図に示したように受信タイミング制御回路10からCPU13へ完了
信号が送られる。そこで、上記ホールト状態（ステップａ1）において、この完
了信号が送られた場合には、受信完了割り込み処理を行う（ステップａ11）。続
いて、受信可否フラグＬに「０」が記憶されているかどうか、すなわちキー操作
から10秒以上経過したことにより受信禁止信号が解除されているかどうかを判 別し（ステップａ12）、もしＬ＝０であれば、次のステップである受信データ取
り込み処理に移る（ステップａ13）。この受信データ取り込み処理を、第７図に
基づき、以下に具体的に説明する。 第７図においては、まず、RAM15の表示ポインタＰに「０」をセットすること
により、予想データレジスタＭの最初の記憶領域Ｍ0に入っているデータを指定
し（ステップｂ1）、続いてレース指定レジスタＣに「１」をセットすることに
より、第１レースを指定する（ステップｂ2）。そして、予想本数レジスタＲ1〜
Ｒ10のうち、上記のＣで指定されたレースに対応するレジスタ（例えばＣ＝１な
らば、第１レースに対応するレジスタＲ1）にデータが入っているかどうかを判
別する（ステップｂ3）。データが入っていなければ、レース指定レジスタＣを
１つカウントアップし（ステップｂ4）、その内容が10以下かどうか、すなわち
第１レースから第10レースまでのいずれかのレースを指定しているかどうかを判
別する（ステップｂ5）。もしＣ＞10であれば、その後の処理を終了し、一方、
Ｃ≦10であれば上記ステップｂ3に戻る。すなわち、上記ステップｂ3〜ｂ5によ
り、第１レースから第10レースまでの各レースのうち、予め予想データの設定し
てあるレースがあるかどうかを調べる。 上記ステップｂ3において、Ｃで指定されたレースに対応する予想本数レジス
タにデータがある場合は、受信データ記憶用のRAM11（第11図参照）の中から、
上記Ｃで指定されたレースに対応する受信データ（結果データ、配当データ、及
び誤りの有無データ）を取り込む（ステップｂ6）。そして、その取り込まれた
受信データのうち、誤りなしフラグＦに記憶されていたデータが「１」かどうか
、すなわち結果データ及び配当データに誤りがないかどうかを判別する（ステッ
プｂ7）。 もし、Ｆ＝１であれば、上記のＣで指定されたレースに対応する各予想データ
のうち、表示ポインタＰで指定されている予想データが、上記の取り込まれた受
信データのうちの結果データと一致するかどうかを判別する（ステップｂ3）。
一致していれば、次に、RAM15の報音済フラグＪに「１」がセットされているか
どうか、すなわち予想的中を知らせるための報音が済んだのかどうかを判別する
（ステップｂ9）。もし、Ｊ＝０であれば、スピーカ駆動回路21に起動信号を送 出することにより、スピーカ22から一定時間または所定回数だけブザー音やメロ
ディ音を出力させ（ステップｂ10）、その後に報音済フラグＪに「１」をセット
する（ステップｂ11）。一方、上記ステップｂ9においてＪ＝１であれば、報音
は既に済んだものとして、上記ステップｂ10、ｂ11の処理は行わない。このこと
により、予想が的中した時には報音が行われるが、この報音は最初の１回だけで
あり、その後に同じデータが再度受信された場合であっても、そのことを知らせ
るための報音は行われない。 その後、結果データと一致した予想データに係る購入金額データと配当金額デ
ータとに基づいて払い戻し金額を算出し（ステップｂ12）、続いて、その算出し
て得られた払い戻し金額データを上記のＰで指定された記憶領域の払い戻し金額
記憶部Ｉにセットすると共に、それに対応した的中フラグＫに「１」をセットす
る（ステップｂ13）。上記ステップｂ8において一致していなければ、上記ステ
ップｂ9〜ｂ13の処理は行わない。 一方、上記ステップｂ7においてＦ＝０であれば、すなわちデータに誤りがあ
る場合は、Ｐで指定された記憶領域の払い戻し金額記憶部Ｉに特定コードをセッ
トする（ステップｂ14）。その後、表示ポインタＰを１つカウントアップするこ
とにより、予想データレジスタＭの中の次の予想データを指定し（ステップｂ15
）、そのデータが次のレースのデータかどうかを判別する（ステップｂ16）。こ
の判別は、表示ポインタＰの値が予想本数レジスタＲ1からレース指定レジスタ
Ｃで指定されている予想本数レジスタまでに記憶されている総予想本数を超えた
か否かにより行う。また次のレースのデータでなければ、そのデータに対して上
記ステップｂ7〜ｂ14の処理を繰り返し、次のレースのデータであれば、上記ス
テップｂ4に戻って次のレースを指定してから上記の処理を繰り返す。すなわち
、全レースのデータに対し、各レース毎に、上記のステップｂ7〜ｂ11の処理を
繰り返し行う。 以上の受信データ取り込み処理によれば、例えば第１レースの結果データが初
めて受信された時において、例えばＣが第１レースを指定し、Ｐが予想データレ
ジスタＭの記憶領域Ｍ2を指定している場合は、第10図に示した記憶領域Ｍ2の予
想データ「１−６」が、第11図に示した第１レースの記憶領域Ｎ0の結果データ 「１−６」と一致しており、しかも報音済フラグＪにはまだ「１」がセットされ
ていないので、この場合にはステップｂ10の処理によりスピーカ22で予想的中に
知らせるための報音が行われ、更にステップｂ11〜ｂ13の処理により、第12図に
示すように、上記記憶領域Ｍ2の報音済フラグＪに「１」が記憶され、払い戻し
金額記憶部Ｉに「7500」（＝1000×750÷100）が記憶され、的中フラグＫには「
１」が記憶される。このことは、第３レースの結果データが初めて受信された時
において、Ｃが第３レースを指定し、Ｐが予想データレジスタＭの記憶領域Ｍ6
を指定している場合にも、同様に言える。また、Ｃが第４レースを指定し、Ｐが
予想データレジスタＭの記憶領域Ｍ8を指定している場合は、第11図に示した第
４レースの記憶領域Ｎ3の誤りなしフラグＦに「０」が記憶されているので、こ
の場合にはステップｂ14により、第12図に示すように、上記記憶領域Ｍ8の払い
戻し金額記憶部Ｉに特定コード「FFFFFF」が記憶される。この特定コードは、第
12図の例に限らず、通常の数値データとして使用されないようなデータや、或い
は誤りがあることをはっきり識別できるデータであれば、どのようなものであっ
てもよい。 次に、第６図に示したキー処理（ステップａ5）のうち、読み出しキーＳ1を操
作した場合の処理を、第８図に基づき、以下に具体的に説明する。 第８図においては、まず、レース指定レジスタＣを１つカウントアップするこ
とにより、次のレースを指定する（ステップｃ1）。そして、Ｃの内容が10以下
かどうか、すわち第１レースから第10レースまでのいずれかのレースを指定して
いるかどうかを判別する（ステップｃ2）。ここで、Ｃ≦10であれば、予想本数
レジスタＲ1〜Ｒ10のうち、上記のＣで指定されたレースに対応するレジスタに
データが入っているかどうかを判別する（ステップｃ3）。データが入っていな
ければ、上記ステップｃ1に戻る。すなわち、上記ステップｃ1〜ｃ3により、第
１レースから第10レースまでの各レースのうち、予め予想データの設定してある
レースがあるかどうかを調べる。 上記ステップｃ3において、Ｃで指定されたレースに対応する予想本数レジス
タにデータがある場合は、予想データレジスタＭの各記憶領域のうち、上記Ｃで
指定されたレースに対応する最初の予想データの入っている記憶領域のアドレス を表示ポインタＰにセットする（ステップｃ4）。続いて、上記のＰで指定され
た記憶領域の払い戻し金額記憶部Ｉに特定コード（第12図中の「FFFFFF」）が記
憶されているかどうかを判別し（ステップｃ5）、特定コードが記憶されていれ
ば、誤りデータを知らせるための特定コード表示処理を行う（ステップｃ6）。
一方、上記ステップｃ5において、払い戻し金額記憶部Ｉに特定コードが記憶さ
れていなければ、今度は、Ｐで指定された記憶領域の的中フラグＫに「１」がセ
ットされているかどうかを判別し（ステップｃ7）、セットされていれば、フラ
ッシング表示処理を行って予想が的中したことを表示する（ステップｃ）。また
、上記ステップｃ7において、的中フラグＫに「１」がセットされていなければ
、上記のフラッシング表示の代わりに静止点灯表示を行う（ステップｃ9）。 上記表示ポインタＰで指定されているデータに対して、上記ステップｃ6、ｃ8
、ｃ9のいづれかの表示処理を施した後は、Ｐを１つだけカウントアップするこ
とにより、予想データレジスタＭ内の次の記憶領域のデータを指定する（ステッ
プｃ10）。続いて、その指定されたデータが次のレースのデータかどうかを判別
し（ステップｃ11）、まだ次のレースのデータでなければ上記ステップｃ5に戻
り、次のレースのデータであれば、処理を終了する。すなわち、ステップｃ4〜
ｃ11の処理により、１レース分の全データを、それぞれいずれかの表示態様で一
括して表示させる。 一方、上記ステップｃ2においてＣ＞10であれば、全てのレースにおける購入
金額と払い戻し金額をそれぞれ合計し（ステップｃ12）、その演算結果を表示部
２に表示する（ステップｃ13）。その後、レース指定レジスタＣに「０」をセッ
トし、処理を終了する。 以上の読み出しキーＳ1の操作によるキー処理によれば、読み出しキーＳ1が操
作される毎に、第13図の表示例ａ〜ｅのように、各レース毎の予想データ及び購
入金額データが順次一括して表示されていく。その際、払い戻し金額記憶部Ｉに
特定コードが記憶されておらず、かつ的中フラグＫに「１」がセットされていな
い場合は、通常の静止点灯表示が行われる（ステップｃ9参照）が、その他の場
合は、以下のように表示態様が変化する。すなわち、払い戻し金額記憶部Ｉに特
定コードが記憶されている場合は、例えば表示例ｄに示すように、その表示デー タの周囲を枠で囲むような特定表示が行われる（ステップｃ5、ｃ6参照）。これ
により、その表示されているデータに対応するレース結果データに誤りがあって
、予想が実際に的中しているかどうかの判断が不可能なために、その表示データ
に関しては再度確認したほうがよいということを使用者に知らせることができる
。また、的中フラグＫに「１」がセットされている場合は、例えば表示例ａやｃ
に示すように、的中しているデータだけがフラッシング表示（破線で示す）され
る（ステップｃ7、ｃ8参照）。 更に、例えば予想データが第４レースまでしか記憶されていないにもかかわら
ず、読み出しキーＳ1が５回操作された時は、第４レースの表示例ｄから合計金
額の表示例ｅに切り換わる（ステップｃ12、ｃ13参照）。この表示例ｅは、購入
金額の合計が12000円（「OUT-12000」）であり、払い戻し金額の合計が16000円
（「IN-16000」）であって、差引4000円の儲けがあること（「＋4000」）を示し
ている。この表示状態において更に読み出しキーＳ1が操作された時は、再度、
第１レースの表示例ａに戻る（ステップｃ14、ｃ1等参照）。 次に、上述した読み出しキーＳ1の操作による表示状態において、確認キーＳ2
を操作した場合の処理を、第９図に基づき、以下に具体的に説明する。 第９図においては、まず、予想データレジスタＭの各記憶領域のうち、レース
指定フラグＣで指定されているレースに対応する最初の予想データの入っている
記憶領域のアドレスを表示ポインタＰにセットする（ステップｄ1）。続いて、
上記のＰで指定された記憶領域の払い戻し金額記憶部Ｉに特定コード（第12図中
の「FFFFFF」）が記憶されているかどうかを判別し（ステップｄ2）、特定コー
ドがあれば、そのレースの予想が的中したかどうか、及び払い戻し金額がいくら
か、についてはわからないことを知らせるための特定コード表示を行う（ステッ
プｄ3）。 一方、上記ステップｄ2において、払い戻し金額記憶部Ｉに特定コードが記憶
されていなければ、Ｐで指定されたれ記憶領域の的中フラグＫに「１」がセット
されているかどうかを判別し（ステップｄ4）、セットされていれば、そのレー
ス結果及び配当金額、並びに購入金額及び払い戻し金額をフラッシング表示させ
る（ステップｄ5）。 また、上記ステップｄ4において、的中フラグＫに「１」がセットされていな
ければ、表示ポインタＰを１つカウントアップすることにより、次の記憶領域の
データを指定し（ステップｄ6）、そのデータが次のレースのデータかどうかを
判別する（ステップｄ7）。もし、次のレースのデータでなければ、ステップｄ2
に戻り、上記と同様な処理を繰り返す。一方、次のレースのデータであれば、現
在Ｃで指定されているレースについては誤りも的中もなかったことを知らせるた
めに、単にレースの結果及び配当金額、並びに購入金額及び払い戻し金額（どち
らも、ゼロ円）を静止点灯表示させる（ステップｄ8）。 以上の確認キーＳ2の操作によるキー処理によれば、上述した読み出しキーＳ1
による各レース毎の一括表示状態（第13図中の表示例ａ〜ｄ参照）において確認
キーＳ2を操作した場合、もし上記の一括表示が表示例ｄのような特定コード表
示の時は、例えば表示例ｉのように「??????」が表示される（ステップｄ2、ｄ3
参照）。これにより、そのレースの予想が的中したかどうか、及び払い戻し金額
がいくらか、については確実な情報が得られていないことを明示できる。また、
上記の一括表示が表示例ａ、ｃのように予想的中を示すフラッシング表示を含ん
でいる時は、表示例ｆ、ｈのように、的中したレース結果に関するデータのみが
フラッシング表示される。例えば表示例ｆは、レース結果が「１−６」であり、
その100円当たりの配当金額が750円（「750」）であって、また、この予想につ
いての購入金額が1000円（「OUT-1000」）であり、これに対する払い戻し金額が
7500円（「IN-7500」）であることを示している。また、上記の一括表示が表示
例ｂのようにフラッシング表示も特定コード表示も含んでいない時は、表示例ｇ
に示すようにレースの結果（「２−８」）、配当金額（「1200」）、購入金額（
「OUT−０」）及び払い戻し金額（「IN−０」）が静止点灯表示される。 以上に述べたように、本実施例によれば、無線によりレース結果を即座に知る
ことができると共に、自分の予想が的中したこと報音により容易に知ることがで
き、しかも、その予想的中によって払い戻される金額とをフラッシング表示によ
って容易に知ることができる。更に、受信データに誤りのある確率が高い場合に
は特定コード表示を行うようにしたので、表示内容に対する信頼性も高い。 なお、上記実施例の受信機は、競馬場からの貸し出しにより使用されるもので あり、競馬場からの送信信号は全ての受信機で無条件に受信されるようになって
いたが、既存のページャ会社との契約により、レース結果に関するメッセージを
競馬場外へ個別に送ってもらうようにしてもよい。このようにするためには、第
２図に示した回路構成におけるBCH誤り訂正回路６とＳ−Ｐ変換回路９との間に
、第14図に示すようにID-ROM23及びアドレス一致検出回路24を設けると共に、送
信信号のフォーマットを第15図のように変えればよい。 すなわち第15図において、バッチ信号Ｂは、同期コードSCと、複数のコードワ
ードＹ1、Ｙ2、Ｙ2・・・とからなっており、各コードワードＹ1、Ｙ2、Ｙ3・・
・は先頭に識別フラグｚが配置され、これに続いてアドレスコードやメッセージ
データが配置されている。上記識別フラグｚは、これに続く次のデータがアドレ
スコードの場合に「０」がセットされ、メッセージデータの場合に「１」がセッ
トされる。上記アドレスコードは自己の呼び出し番号に相当するコードであり、
上記メッセージデータは第３図（ｃ）の構成と同じくレースの結果データや配当
データを含んで構成されている。この例では、２つのコードワードで、１レース
分のデータが構成されている。 また第14図において、ID-ROM23は、自己のアドレスを予め記憶しておく読み出
し専用メモリである。アドレス一致検出回路24は、受信データに含まれているア
ドレスコード（第15図参照）が上記ID-ROM23の記憶している自己のアドレスと一
致するかどうかを検出し、一致した時にＳ−Ｐ変換回路９に対し一致検出信号を
送出して、Ｓ−Ｐ変換回路９の動作を可能にする回路である。このような回路構
成とすることにより、自己に対して送信されたメッセージデータのみを取り込ん
で、前記実施例と同様に各種のデータを表示することができる。 なお、上述した各実施例は競馬の場合を例として説明したが、その他のレース
、例えば競輪、競艇、オートレース等にも本考案を適用できることは言うまでも
ない。 また、上記実施例では予想的中を知らせるためにスピーカで報音を行ったが、
これ以外にも、例えばLEDを点灯させることによって知らせてもよい。 〔考案の効果〕 以上説明したように、本考案によれば、レースが始まる前に予想データを入力 しておけば、レース終了後にそのレース結果が無線で送られてくると直ちに（キ
ー操作しなくても自動的に）、自分のレース予想が的中したことを容易に知るこ
とができる。 また、本考案によれば、一つのレースにおけるレースの結果を予想したレース
結果である複数の予想データを予め入力し、この入力された複数の予想データを
それぞれ記憶しておき、この記憶された複数の予想データのうちの一つの予想デ
ータを指定しておいた状態で、実際のレース結果を示す結果データを受信し、こ
の受信がなされた後、直ちに、該受信された結果データと記憶されている複数の
予想データのうちの指定された一つの予想データとの一致を判別した結果、仮に
、この一致の判別がなされなかった際には、既に、指定されている一つの予想デ
ータを複数の予想データのなかの、次に一致判別の対象とする他の予想データに
切り換えてゆき、他方、両者のデータの一致が判別された際には、予想が的中し
たことを報知することができる。

【図面の簡単な説明】 第１図は本考案の一実施例に係る受信機を示す外観平面図、 第２図は本実施例の受信機内部の回路構成を示すブロック図、 第３図は本実施例で採用した送信信号フォーマットを示す図、 第４図は第２図中のRAM11の主要内容を示す模式構成図、 第５図は第２図中のRAM15の主要内容を示す模式構成図、 第６図は本実施例の全体的な処理動作を示すフローチャート、 第７図は第６図中の受信データ取り込み処理（ステップａ13）を具体的に示す
フローチャート、 第８図及び第９図は第６図中のキー処理（ステップａ5）のうち、読み出しキ
ーＳ1の操作時と確認キーＳ2の操作時のそれぞれの処理を具体的に示すフローチ
ャート、 第10図はRAM15に各レースの予測データが記憶された場合の一例を示す図、 第11図はRAM11に受信データが記憶された場合の一例を示す図、 第12図はRAM15に各レース毎の払い戻し金額データが記憶された場合の一例を
示す図、 第13図は読み出しキーＳ1と確認キーＳ2の操作に基づく表示部２の表示状態の
切り換わりを示す図、 第14図は本考案の他の実施例に係る受信機内部の回路構成の一部を示すブロッ
ク図、 第15図は上記他の実施例で採用した送信信号フォーマットを示す図である。 ２……表示部、４……受信回路、５……入力同期回路、６……BCH誤り訂正回
路、７……プリアンブル検出回路、８……同期コード検出回路、９……Ｓ−Ｐ変
換回路、10……受信タイミング制御回路、11……受信データ記憶用のRAM、12…
…RAM制御部、13……CPU、15……予想データ記憶用のRAM、16……演算回路、21
……スピーカ駆動回路、22……スピーカ、23……ID-ROM、24……アドレス一致検
出回路、Ｎ……受信データレジスタ、Ｄ……結果データ記憶部、Ｅ……配当デー
タ記憶部、Ｆ……誤りなしフラグ、Ｍ……予想データレジスタ、Ｇ……予想デー
タ記憶部、Ｈ……購入金額記憶部、Ｉ……払い戻し金額記憶部、Ｊ……報音済フ
ラグ、Ｋ……的中フラグ、Ｒ1〜Ｒ10……予想本数レジスタ、Ｃ……レース指定
レジスタ、Ｐ……表示ポインタ、Ｓ……タイマレジスタ、Ｌ……受信可否フラグ
、Ｓ1……読み出しキー、Ｓ2……確認キー、Ｓ3……データ入力キー、Ｓ4……レ
ースキー、Ｓ5……エンターキー。

Claims (1)

1. 【実用新案登録請求の範囲】 １）一つのレースにおけるレースの結果を予想したレース結果である複数の予想
   データを予め入力する入力手段と、 この入力手段で入力された複数の予想データをそれぞれ記憶する記憶手段と、 この記憶手段にそれぞれ記憶された複数の予想データのうちの一つの予想デー
   タを指定する指定手段と、 実際のレース結果を示す結果データを受信する受信手段と、 この受信手段による受信がなされた後、直ちに、該受信された結果データと前
   記記憶手段に記憶されている複数の予想データのうちの前記指定手段により指定
   された一つの予想データとの一致を判別する一致判別手段と、 この一致判別手段による一致判別がなされなかった際には、前記指定手段によ
   り指定されている前記一つの予想データを、前記複数の予想データのなかの、次
   に一致判別の対象とする他の予想データに切り換え、前記一致判別手段により一
   致が判別された際には、予想が的中したことを報知する報知手段と、 を備えたことを特徴とする受信機。 ２）前記報知手段は音で報知することを特徴とする請求項１記載の受信機。 ３）前記報知手段は、前記一致判別手段により一致が最初に判別された際に、予
   想が的中したことを報音する報音手段と、この報音手段により報音された後に報
   音済みであることを示すデータを記憶する報音済みデータ記憶手段と、前記一致
   判別手段により一致が次に判別された際に、前記報音済みデータ記憶手段に記憶
   されている報音済みデータに従って、予想が的中したことは報音せず、一致判別
   による報音は最初の１回のみとする非報音手段とを備えていることを特徴とする
   請求項２記載の受信機。