JP2524386B2 - Pseudo trapezoidal wave generation circuit - Google Patents

Pseudo trapezoidal wave generation circuit

Info

Publication number
JP2524386B2
JP2524386B2 JP63211473A JP21147388A JP2524386B2 JP 2524386 B2 JP2524386 B2 JP 2524386B2 JP 63211473 A JP63211473 A JP 63211473A JP 21147388 A JP21147388 A JP 21147388A JP 2524386 B2 JP2524386 B2 JP 2524386B2
Authority
JP
Japan
Prior art keywords
circuit
signal
counter
capacitor
trapezoidal wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63211473A
Other languages
Japanese (ja)
Other versions
JPH0258919A (en
Inventor
康之 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP63211473A priority Critical patent/JP2524386B2/en
Publication of JPH0258919A publication Critical patent/JPH0258919A/en
Application granted granted Critical
Publication of JP2524386B2 publication Critical patent/JP2524386B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Pulse Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、疑似台形波発生回路、特にほぼ直線的に
変化する電圧信号を得る回路の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a pseudo trapezoidal wave generation circuit, and more particularly to a circuit for obtaining a voltage signal that changes substantially linearly.

[従来の技術] 半導体技術の発展に伴い、各種の機器の制御等にIC、
LSI等が利用されるようになっている。そして、例えば
ビデオテープレコーダ等においてもその動作の制御は内
蔵するマイコン等によって行われている。このようなマ
イコン等で電流の制御を行う場合、制御信号は、はオン
オフの信号となり、矩形波による制御が基本となる。と
ころが、コイルへの電流供給などの場合、矩形波によっ
て電流の立上がり、立下がりを行うと電流変化が大きす
ぎ、都合の悪い場合がある。
[Prior art] With the development of semiconductor technology, ICs for controlling various devices,
LSI etc. have come to be used. The operation of a video tape recorder or the like is controlled by a built-in microcomputer or the like. When the current is controlled by such a microcomputer or the like, the control signal is an ON / OFF signal, and the control is basically based on a rectangular wave. However, in the case of supplying a current to the coil, if the current rises and falls by a rectangular wave, the current change may be too large, which may be inconvenient.

例えば、ビデオテープのコントロールトラックに書込
まれているコントロール信号に頭出し信号を含ませる場
合であって、この頭出し信号を書換えるときには、立上
がり、立下がりを徐々に行う必要がある。これは、信号
の一部のみを書換えるため、この開始時、終了時に段差
を生じないようにするためである。
For example, when the cue signal is included in the control signal written in the control track of the video tape, when the cue signal is rewritten, it is necessary to gradually rise and fall. This is because only a part of the signal is rewritten, so that no step is generated at the start and end.

そこで、従来より矩形波の立上がり、立下がりを徐々
に行うことの要請があり、通常はコンデンサを利用して
これを達成している。すなわち、電流供給回路にコンデ
ンサを接続しておき、矩形波の立上がり、立下がり時に
このコンデンサの充放電を利用して、電圧変化を徐々に
行うことが行われている。
Therefore, conventionally, there has been a demand for gradually rising and falling a rectangular wave, and this is normally achieved by using a capacitor. That is, a capacitor is connected to the current supply circuit, and when the rectangular wave rises and falls, charge and discharge of this capacitor are used to gradually change the voltage.

[発明が解決しようとする課題] しかし、このようなコンデンサの充放電を利用した場
合、その電圧変化は、指数関数的なものとなる。従っ
て、変化開始時の電圧変化はかなり大きさものとなって
しまう。そこで、この変化をさらになだらかで直線的な
ものとしようとすれば、コンデンサとして時定数の大き
なもの、すなわち容量の大きなものを利用しなければな
らない。容量の大きなコンデンサを利用するとその大き
さが大きく、集積化しにくく、また、定常状態に至るま
での時間が長くなりすぎるという問題点があった。
[Problems to be Solved by the Invention] However, when such charging / discharging of a capacitor is used, the voltage change becomes exponential. Therefore, the voltage change at the start of the change becomes considerably large. Therefore, in order to make this change more gentle and linear, it is necessary to use a capacitor having a large time constant, that is, a capacitor having a large capacitance. When a capacitor with a large capacity is used, its size is large, it is difficult to integrate it, and it takes a long time to reach a steady state.

この発明は、このような問題点を解決することを課題
としてなされたものであり、コンデンサの容量を大きく
することなく所定の直線状に変化する電圧信号を得る疑
似台形波発生回路を提供することを目的とする。
The present invention has been made to solve the above problems, and provides a pseudo trapezoidal wave generation circuit that obtains a voltage signal that linearly changes without increasing the capacitance of a capacitor. With the goal.

[課題を解決するための手段] 上記目的を達成するために本発明は、映像装置のコン
トロール信号を書き換えるために、コンデンサの充電を
利用して、直線的に増加する波形を出力する疑似台形波
発生回路であって、繰返し周期の異なる複数のパルス信
号を発生するパルスジェネレータと、順次上昇するカウ
ント値を出力するカウンタと、前記複数のパルス信号を
受け入れ、これらを重畳して前記カウンタの各カウント
値に対応したデューティ比の信号を生成し、カウント値
の上昇に応じてデューティ比の順次上昇する信号を得る
とともに、これを電圧信号に変換して出力する合成回路
と、直列接続された抵抗及びコンデンサを有し、合成回
路から入力される電圧信号を積分する積分回路と、を有
し、上記合成回路における出力によって、上記積分回路
におけるCR時定数を補正し、積分回路から電圧がその傾
斜部において直線的に変化する疑似台形波を得ることを
特徴とする。
[Means for Solving the Problems] In order to achieve the above-mentioned object, the present invention utilizes a charge of a capacitor to rewrite a control signal of a video device, and outputs a pseudo-trapezoidal wave that linearly increases a waveform. A pulse generator for generating a plurality of pulse signals having different repetition periods, a counter for outputting a sequentially increasing count value, a plurality of pulse signals for receiving the pulse signals, and superimposing them on each other to count each of the counters. A signal having a duty ratio corresponding to the value is generated, and a signal whose duty ratio is sequentially increased according to the increase of the count value is obtained, and a synthesis circuit for converting this into a voltage signal and outputting the voltage signal, a resistor connected in series, and An integrating circuit that has a capacitor and integrates a voltage signal input from the synthesizing circuit; It is characterized in that the CR time constant in the integrator circuit is corrected to obtain a pseudo trapezoidal wave whose voltage changes linearly in the slope portion from the integrator circuit.

[作用] パルスジュネレータは繰返し周期の異なる複数のパル
ス信号を合成回路に供給する。そして、この合成回路
は、この複数種類のパルス信号を順次所定の頻度で重畳
しデューティ比の順次上昇する信号を合成する。そし
て、この順次デューティ比の順次上昇する信号を電圧信
号に変換して積分回路に供給する。
[Operation] The pulse generator supplies a plurality of pulse signals having different repetition periods to the combining circuit. Then, the synthesizing circuit synthesizes the signals in which the plurality of types of pulse signals are sequentially superimposed at a predetermined frequency to sequentially increase the duty ratio. Then, the signal in which the duty ratio is sequentially increased is converted into a voltage signal and supplied to the integration circuit.

積分回路はこの電圧信号を積分して、順次電圧の上昇
する電圧信号を出力するが、ここで、合成回路からの出
力は、積分回路におけるCR時定数を補正して、積分結果
が直線状となるように設定されている。このため、ここ
で電圧が直線的に変化する疑似台形波を得ることができ
る。
The integrator circuit integrates this voltage signal and outputs a voltage signal in which the voltage sequentially rises.Here, the output from the combiner circuit corrects the CR time constant in the integrator circuit, and the integration result becomes linear. Is set to. Therefore, a pseudo trapezoidal wave whose voltage changes linearly can be obtained here.

[実施例] 次に、この発明に係る疑似台形波発生回路に関し、図
面に基づいて説明する。
[Embodiment] Next, a pseudo trapezoidal wave generation circuit according to the present invention will be described with reference to the drawings.

第1図は、この発明に係る疑似台形波発生回路の全体
構成を示すブロック図であり、パルスジュレータ10は繰
返し周期の異なる複数種類のパルス信号を発生し、それ
を合成回路12に供給する。ここで、この例では、パルス
ジェネレータは、パルス幅変調によって第2図に示すよ
うなパルスを発生する。すなわち、第2図(A)に示す
周波数3.5MHz程度のデューティ比50%のパルスを基本と
して、次のような信号を発生する。
FIG. 1 is a block diagram showing an overall configuration of a pseudo trapezoidal wave generation circuit according to the present invention. A pulse dulator 10 generates a plurality of types of pulse signals having different repetition periods and supplies them to a synthesis circuit 12. Here, in this example, the pulse generator generates a pulse as shown in FIG. 2 by pulse width modulation. That is, the following signals are generated based on a pulse having a frequency of about 3.5 MHz and a duty ratio of 50% shown in FIG.

すなわち、(B)は、(A)に対しオンである場所が
重複せず、かつデューティ比が25%となる信号である。
(C)は、オンの場所が(A)、(B)のいずれとも重
複せず、かつデューティ比が12.5%となるパルス信号で
ある。(D)は、オンの場所が(A)、(B)、(C)
のいずれとも重複せず、かつデューティ比が6.25%とな
ったパルス信号である。そして、(E)は同様にしてさ
らにデューティ比が1/2となったものである。この例で
はこの5段階の信号を採用しており、16個のパルスで1
サイクルが形成されている。なお、段階の数をいくつと
するかは必要に応じて決定できるものであり、必要に応
じて段階の数を増減することができる。また、このよう
な信号の生成は、分周と同様の動作で達成することがで
きる。
That is, (B) is a signal that does not overlap with (A) where it is on and has a duty ratio of 25%.
(C) is a pulse signal whose ON position does not overlap with either (A) or (B) and has a duty ratio of 12.5%. In (D), the ON locations are (A), (B), and (C).
Is a pulse signal that does not overlap with any of the above and has a duty ratio of 6.25%. Then, in (E), the duty ratio is further reduced to 1/2 in the same manner. In this example, these 5 steps of signals are used, and 16 pulses make 1
A cycle is formed. Note that the number of steps can be determined as necessary, and the number of steps can be increased or decreased as necessary. Further, the generation of such a signal can be achieved by an operation similar to that of frequency division.

そして、合成回路12は、供給される複数種類の信号を
所定の頻度で重畳するが、この頻度はカウンタ14からの
信号によって行う。すなわち、第3図に示すようにカウ
ンタ14からの出力に対し、パルスジェネレータ10から供
給されるパルス信号を順次重畳しデューティ比が順次上
昇する信号を生成する。第3図の例では、カウント値
「00000」に対しデューティ比0の信号、「00001」に対
し第2図(E)のデューティ比3.125%の信号が対応さ
れ、カウント値「00010」に対し第2図(D)のデュー
ティ比6.25%の信号、「00011」に対し第2図(E),
(D)を重畳したデューティ比9.375%の信号が対応さ
れ、カウント値「00100」に対し第2図(C)のデュー
ティ比12.5%の信号が対応されている。そして、同様に
して「00101」、「00110」、「00111」、「01000」、
…、「10111」、「11001」、「11010」、「11011」、
「11100」、「11101」、「11110」と順次デューティ比
が3.125%ずつ上昇する信号が生成され、カウント値「1
1111」でデューティ比96.847%の信号となり1サイクル
が終了する。なお、カウンタ14におけるカウント値はこ
こに供給されるTRIG信号のカウントによって行ってい
る。
Then, the synthesizing circuit 12 superimposes a plurality of types of supplied signals at a predetermined frequency, and this frequency is determined by the signal from the counter 14. That is, as shown in FIG. 3, the pulse signal supplied from the pulse generator 10 is sequentially superposed on the output from the counter 14 to generate a signal whose duty ratio sequentially increases. In the example of FIG. 3, a signal with a duty ratio of 0 is associated with the count value “00000”, a signal with a duty ratio of 3.125% is associated with “00001” of FIG. The signal with the duty ratio of 6.25% in FIG. 2D, “00011”, is shown in FIG.
A signal having a duty ratio of 9.375% in which (D) is superimposed is associated, and a signal having a duty ratio of 12.5% in FIG. 2C is associated with the count value "00100". And in the same way, "00101", "00110", "00111", "01000",
..., "10111", "11001", "11010", "11011",
A signal is generated in which the duty ratio increases in sequence by 3.125%, such as "11100", "11101", and "11110", and the count value "1"
At “1111”, the signal becomes a duty ratio of 96.847%, and one cycle is completed. The count value of the counter 14 is calculated by counting the TRIG signal supplied here.

このようにして、カウンタ14のカウント値によって順
次デューティ比が上昇する信号が合成回路12aにおいて
生成される。そして、この合成回路12はこのようにして
生成された信号をアナログの電圧信号として出力する。
In this way, a signal whose duty ratio sequentially increases according to the count value of the counter 14 is generated in the synthesis circuit 12a. Then, the synthesizing circuit 12 outputs the signal thus generated as an analog voltage signal.

合成回路12の出力信号は、積分回路16に入力される。
この積分回路16は、直列接続された抵抗Rとコンデンサ
Cからなっており、抵抗Rの一端が合成回路12に接続さ
れ、コンデンサCの他端がアースされている。そして、
抵抗RとコンデンサCの接続部から積分した電圧を出力
する。なお、コンデンサCはIC内部に収容することが難
しいため、ICの外部に設けられ、端子T1を介し接続され
ている。
The output signal of the synthesizing circuit 12 is input to the integrating circuit 16.
The integrating circuit 16 is composed of a resistor R and a capacitor C connected in series, one end of the resistor R is connected to the synthesizing circuit 12, and the other end of the capacitor C is grounded. And
The integrated voltage is output from the connection between the resistor R and the capacitor C. Since it is difficult to store the capacitor C inside the IC, the capacitor C is provided outside the IC and is connected through the terminal T 1 .

このような積分回路16において、合成回路12より所定
のタイミングで順次デューティ比が上昇する電圧信号が
入力されると、これが積分され、徐々に上昇する電圧信
号として出力される。
In such an integrating circuit 16, when a voltage signal whose duty ratio is sequentially increased at a predetermined timing is input from the synthesizing circuit 12, this is integrated and output as a gradually increasing voltage signal.

そして、積分回路の出力端は、バッファ18に接続され
ており、積分回路の16の出力はここで平滑増幅されて出
力端T2からIC外部に出力される。なお、トランスミッシ
ョンゲートGは、電圧信号の出力を制御するためのもの
であり、再生時に出力を禁止する。
The output terminal of the integrating circuit is connected to the buffer 18, and the output of 16 of the integrating circuit is smoothed and amplified here and output from the output terminal T 2 to the outside of the IC. The transmission gate G is for controlling the output of the voltage signal, and prohibits the output during reproduction.

このように、この発明によれば、カウンタ14の出力値
に応じ合成回路12より徐々に上昇する電圧信号を出力す
ることによって台形波の直線的に上昇する部分を形成す
ることができる。
As described above, according to the present invention, the linearly rising portion of the trapezoidal wave can be formed by outputting the gradually increasing voltage signal from the combining circuit 12 according to the output value of the counter 14.

ここで、この例では、合成回路12、カウンタ14、積分
回路16、バッファ18等をそれぞれ2つ並列に設け、台形
波の電圧値が上昇する部分と下降する部分を別個に形成
するようになっている。
Here, in this example, two combining circuits 12, a counter 14, an integrating circuit 16, a buffer 18, etc. are provided in parallel, and a portion where the voltage value of the trapezoidal wave rises and a portion where the trapezoidal wave voltage value falls are formed separately. ing.

すなわち、カウンタ14aは上述のカウント値「00000」
から「11111」へのカウントを行い、カウンタ14bはカウ
ント値「11111」から「00000」へのカウントを行う。そ
して、カウンタ14a,14bに供給されるTRIG信号の各点に
おいて、次のようにカウンタ14a,14bの値を制御するこ
とによって台形波を得る。
That is, the counter 14a has the above-mentioned count value "00000".
To "11111", and the counter 14b counts from "11111" to "00000". Then, at each point of the TRIG signals supplied to the counters 14a and 14b, a trapezoidal wave is obtained by controlling the values of the counters 14a and 14b as follows.

カウンタ14a、14bは、ともに初期状態においてそのカ
ウント値は「00000」である。そして、カウンタ14aは、
TRIG信号点aにおいてトリガを受け、カウンタ値「1111
1」まで上述のようにカウントアップする。そして、カ
ウント値が「11111」となった後はこの値を保持する。
The counters 14a and 14b both have a count value of "00000" in the initial state. And the counter 14a
A trigger is received at the TRIG signal point a, and the counter value "1111
Count up to 1 "as above. Then, after the count value becomes "11111", this value is held.

そして、一定時間経過後のTRIG信号点bにおいてトリ
ガを受け、カウンタ14aのカウント値は「00000」にリセ
ットされ、カウンタ14bのカウント値は「11111」にセッ
トされ、の値を保持する。さらに、一定時間を経過し、
TRIG信号点cに至ると、ここでトリガを受け、カウンタ
14bはカウントダウンを開始する。そして、カウント値
が「00000」になるまで、カウントダウンを行い、その
後カウント値「00000」を保持する。
Then, a trigger is received at the TRIG signal point b after a certain period of time, the count value of the counter 14a is reset to "00000", the count value of the counter 14b is set to "11111", and the value of is held. Furthermore, after a certain period of time,
When the TRIG signal point c is reached, a trigger is received here and the counter
14b starts counting down. Then, the countdown is performed until the count value becomes "00000", and then the count value "00000" is held.

このようにして、カウンタ14a、14bはそれぞれ所定の
直線的に変化する上昇波形および下降波形を出力する。
そして、合成回路12a、12bはこのようにして供給される
カウント値に応じてパルスジェネレータ10からの信号を
合成するため、出力端T2aおよびT2bからは第4図に示す
ような台形波が出力される。
In this way, the counters 14a and 14b respectively output a predetermined linearly changing rising waveform and falling waveform.
Since the combining circuits 12a and 12b combine the signals from the pulse generator 10 according to the count value supplied in this way, trapezoidal waves as shown in FIG. 4 are output from the output terminals T 2a and T 2b . Is output.

このようにこの実施例の回路によれば、電圧が直線的
に変化する台形波を得ることができ、コイル等に所定の
変化の電流を供給できる。また、カウンタ14におけるゲ
インを変更することにより、合成回路12から出力される
電圧信号のオン出力の上昇度合を制御することができ
る。このため、コンデンサCの容量を変更する必要がな
く、立上がりの傾きを変更することができる。これによ
って、傾きの小さい電圧信号を得る場合にもコンデンサ
の容量も小さいものでよい。
As described above, according to the circuit of this embodiment, it is possible to obtain a trapezoidal wave whose voltage changes linearly, and to supply a current of a predetermined change to the coil and the like. Further, by changing the gain of the counter 14, it is possible to control the degree of increase in the ON output of the voltage signal output from the combining circuit 12. Therefore, it is not necessary to change the capacitance of the capacitor C, and the rising slope can be changed. As a result, the capacitance of the capacitor may be small even when a voltage signal with a small slope is obtained.

[発明の効果] 以上説明したように、この発明に係る疑似台形波発生
回路によれば、傾きがほぼ直線の台形波を得ることがで
き、電圧変化時のショックを効果的に和らげることがで
きる。また、合成回路における重畳の頻度の調整によっ
て電圧変化の傾きを調整することができ、コンデンサの
容量を変更する必要がない。
[Effects of the Invention] As described above, according to the pseudo trapezoidal wave generation circuit of the present invention, it is possible to obtain a trapezoidal wave whose slope is almost linear, and it is possible to effectively reduce the shock when the voltage changes. . Further, the slope of the voltage change can be adjusted by adjusting the frequency of superposition in the synthesis circuit, and it is not necessary to change the capacitance of the capacitor.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例に係る疑似台形波発生回路
のブロック図、 第2図は同実施例におけるパルスジェネレータ10が発生
する信号の波形図、 第3図は同実施例における合成回路12が発生する信号の
波形図、 第4図は出力端子T2a,T2bにおける出力信号の波形図で
ある。 10……パルスジェネレータ 12……合成回路 14……カウンタ 16……積分回路 18……バッファ R……抵抗 C……コンデンサ
1 is a block diagram of a pseudo trapezoidal wave generation circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram of a signal generated by a pulse generator 10 in the same embodiment, and FIG. 3 is a synthesis circuit in the same embodiment. FIG. 4 is a waveform diagram of a signal generated by 12 and FIG. 4 is a waveform diagram of an output signal at the output terminals T 2a and T 2b . 10 …… Pulse generator 12 …… Synthesis circuit 14 …… Counter 16 …… Integrator circuit 18 …… Buffer R …… Resistance C …… Capacitor

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】映像装置のコントロール信号を書き換える
ために、コンデンサの充電を利用して、直線的に増加す
る波形を出力する疑似台形波発生回路であって、 繰返し周期の異なる複数のパルス信号を発生するパルス
ジェネレータと、 順次上昇するカウント値を出力するカウンタと、 前記複数のパルス信号を受け入れ、これらを重畳して前
記カウンタの各カウント値に対応したデューティ比の信
号を生成し、カウント値の上昇に応じてデューティ比の
順次上昇する信号を得るとともに、これを電圧信号に変
換して出力する合成回路と、 直列接続された抵抗及びコンデンサを有し、合成回路か
ら入力される電圧信号を積分する積分回路と、 を有し、 上記合成回路における出力によって、上記積分回路にお
けるCR時定数を補正し、積分回路から電圧がその傾斜部
において直線的に変化する疑似台形波を得ることを特徴
とする疑似台形波発生回路。
1. A pseudo trapezoidal wave generation circuit which outputs a linearly increasing waveform by utilizing charging of a capacitor to rewrite a control signal of a video device, wherein a plurality of pulse signals having different repetition periods are generated. A pulse generator that generates a counter, a counter that outputs a sequentially increasing count value, receives the plurality of pulse signals, and superimposes these pulse signals to generate a signal of a duty ratio corresponding to each count value of the counter, It has a combination circuit that obtains a signal whose duty ratio gradually increases in accordance with the increase, and that converts this into a voltage signal and outputs it, and a resistor and capacitor that are connected in series, and integrates the voltage signal input from the combination circuit. Integrating circuit that performs the correction of the CR time constant in the integrating circuit by the output of the combining circuit. Quasi trapezoidal wave generating circuit, wherein a voltage to obtain a pseudo-trapezoidal waveform which varies linearly in the inclined portion.
JP63211473A 1988-08-24 1988-08-24 Pseudo trapezoidal wave generation circuit Expired - Fee Related JP2524386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63211473A JP2524386B2 (en) 1988-08-24 1988-08-24 Pseudo trapezoidal wave generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63211473A JP2524386B2 (en) 1988-08-24 1988-08-24 Pseudo trapezoidal wave generation circuit

Publications (2)

Publication Number Publication Date
JPH0258919A JPH0258919A (en) 1990-02-28
JP2524386B2 true JP2524386B2 (en) 1996-08-14

Family

ID=16606528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63211473A Expired - Fee Related JP2524386B2 (en) 1988-08-24 1988-08-24 Pseudo trapezoidal wave generation circuit

Country Status (1)

Country Link
JP (1) JP2524386B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50145035A (en) * 1974-05-10 1975-11-21

Also Published As

Publication number Publication date
JPH0258919A (en) 1990-02-28

Similar Documents

Publication Publication Date Title
JP2843320B2 (en) Frequency doubler circuit
US4284906A (en) Constant amplitude variable frequency synchronized linear ramp generator
JP2524386B2 (en) Pseudo trapezoidal wave generation circuit
JP2978856B2 (en) Horizontal scanning pulse signal control circuit
US5010561A (en) Circuit for multiplying the frequency in one series of input pulses
US6914471B2 (en) Method and apparatus for controlling a dual-slope integrator circuit to eliminate settling time effect
JPS584194A (en) Method of and apparatus for generating exact time track line
US4545279A (en) Electronic music note generator
KR20000023072A (en) A pulse generating apparatus
JPH0715623A (en) Device for so adjusting video signal that black level thereof coincides with predetermined reference level
JPH07154138A (en) Digital temperature compensation oscillator
JP2974129B2 (en) Signal spectrum measurement device
EP0418614A2 (en) Method and apparatus for calibrating linear delay lines
JPH07107391A (en) Cds circuit
JPH02146194A (en) Sample-and-hold circuit
JPS5853053A (en) Reference signal generator
SU1107293A1 (en) Composite function former
SU930627A1 (en) Frequency multiplier
RU1802403C (en) Digital device for pulse delay
JPS5849047B2 (en) Waveform shaping circuit
JP2000013193A (en) Constant current circuit and pulse width conversion circuit
JPH05275985A (en) Ramp wave generating circuit
JPS62277517A (en) Displacement converter
JPS58181315A (en) Staircase wave generating circuit
JPS5510255A (en) Variable divider-multiplier circuit using n-channel filter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees