JP2523888B2

JP2523888B2 - 座標入力装置

Info

Publication number: JP2523888B2
Application number: JP21600789A
Authority: JP
Inventors: 厚伊達
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-08-24
Filing date: 1989-08-24
Publication date: 1996-08-14
Anticipated expiration: 2011-08-14
Also published as: JPH0380320A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は座標入力装置に関し、例えば複数の抵抗膜方
式のタブレツトを有する座標入力装置に関するものであ
る。

［従来の技術］従来、この種の装置においては、１枚の座標入力用タ
ブレツトに対して１組の制御回路と座標検出用回路とが
必要なため、複数の座標入力面を有している場合には、
その座標入力面の数と同数の制御回路及び座標検出用回
路が必要であつた。そこで、現在は、使用時において、
座標入力が行なわれている座標入力面を検出して、その
座標入力面に対応する制御回路及び座標検出用回路に切
換えて使用する座標入力装置が提案されている。

［発明が解決しようとしている課題］しかしながら、上記従来例では、複数の座標入力面の
数と同数の制御回路及び座標検出用回路が必要となり、
構成の面で非常に高価であつた。また、常に上述したす
べての回路を動作させなければならず、消費電力も大き
くなつていた。さらに、複数の座標入力面を有している
場合、どの面に入力が行なわれているかを検出するた
め、入力面を判別するための検出回路及び信号切換回路
などが必要となり価格が高くなつてしまうと共に、上記
動作を実施するための制御プログラムにおいては切換動
作を行なつてから座標検出を行なう処理等が必要となり
複雑な制御であつた。

本発明は上述した従来例の欠点に鑑みてなされたもの
であり、その目的とするところは、座標入力を簡単且つ
低コストな構成で実現してくれる座標入力装置を提供す
る点にある。

［課題を解決するための手段］上述した課題を解決し、目的を達成するため、本発明
に係わる座標入力装置は、以下の構成を備える。即ち、複数種のタブレツトを用いて座標入力を行う座標入力
装置において、第ｎ番目のタブレツトに加えるバイアス
電圧の最小値を第ｎ＋１番目のタブレツトに加えるバイ
アス電圧の最大値として設定するバイアス設定手段と、
該バイアス設定手段で設定されたバイアス電圧に基づい
て全タブレツトから出力される電圧を加算する加算手段
と、該加算手段で加算された総電圧に基づいて座標値を
決定する決定手段とを備える。

［作用］かかる構成によれば、バイアス設定手段は第ｎ番目の
タブレツトに加えるバイアス電圧の最小値を第ｎ＋１番
目のタブレツトに加えるバイアス電圧の最大値として設
定し、加算手段はバイアス設定手段で設定されたバイア
ス電圧に基づいて全タブレツトから出力される電圧を加
算し、決定手段は加算手段で加算された総電圧に基づい
て座標値を決定するようにしている。

［実施例］以下添付図面を参照して、本発明に係わる好適な実施
例を詳細に説明する。

＜一実施例＞まず、本発明の一実施例について説明する。

第１図は本実施例の座標入力装置の構成を示すブロツ
ク図である。同図において、1,2は抵抗膜方式の座標入
力用タブレツト（以下、「タブレツト」と称す）を示
し、８はタブレツト１または２の座標入力面上の座標位
置を指示する座標入力用ペン（以下、「ペン」と称す）
を示している。９は１チツプマイクロプロセツサ等のCP
Uを示し、このCPU9ではROM10,RAM11を用いて本装置全体
の制御及び算出が行われる。10は制御プログラム，エラ
ー処理プログラム，後述の第８図に示されるフローチヤ
ートに従つた手順のプログラム等を格納しているROMを
示し、11は各種プログラムのワークエリアとして用いる
RAMを示している。5,6はそれぞれタブレツト1,2の内の
一方のバイアス電圧（Ｘ方向,Y方向）を制御するバイア
ス回路を示している。３はタブレツト1,2からそれぞれ
出力されるＸ方向出力信号を加算する加算回路を示し、
４はタブレツト1,2からそれぞれ出力されるＹ方向出力
信号を加算する加算回路を示している。７はA/Dコンバ
ータを示し、これは加算回路3,加算回路４からそれぞれ
出力されるX,Y方向信号をアナログ信号からデジタル信
号に変換する。また、20はホストコンピユータを示し、
これは本装置から受け取る座標値に基づいて各種の処理
を行う。

ここで、各信号について説明する。

第１図において、113,114はCPU9から出力され、アク
テイブLOWのときにバイアス回路5,6を駆動させてタブレ
ツト1,2のＸ軸方向とＹ軸方向の電圧を発生させるＸ軸
方向駆動信号,Y軸方向駆動信号を示している。117,119
はバイアス回路５からタブレツト１に出力されるＹ軸方
向バイアス信号,X軸方向バイアス信号を示している。11
8,120はバイアス回路５からタブレツト１に出力される
Ｙ軸方向グランド信号,X軸方向グランド信号を示してい
る。121,123はバイアス回路６からタブレツト２に出力
されるＹ軸方向バイアス信号,X軸方向バイアス信号を示
している。122,124はバイアス回路６からタブレツト２
に出力されるＹ軸方向グランド信号,X軸方向グランド信
号を示している。105,108はタブレツト1,タブレツト２
からそれぞれ加算回路３に出力されるＸ軸方向出力信号
を示し、106,107はタブレツト1,タブレツト２からそれ
ぞれ加算回路４に出力されるＹ軸方向出力信号を示して
いる。109,110は加算回路3,4からそれぞれ出力されるＸ
軸方向出力信号,Y軸方向出力信号を示している。125,12
6はA/Dコンバータ７から出力されるデジタル化されたＸ
軸方向出力信号,Y軸方向出力信号をそれぞれ示してい
る。

次に、タブレツト１及びバイアス回路５について詳述
する。

第２図は本実施例のタブレツト１の構成を示す図であ
る。同図において、201,202は抵抗膜を表面に塗布した
板材（以下、「入力面」と称す）を示し、これら板材20
1と202間は所定の間隔を有するように重合されている。
203,204はＹ軸方向の電極、205,206はＸ軸方向の電極を
それぞれ示している。

第３図（ａ），（ｂ）は本実施例のバイアス回路５の
構成を示す回路図である。同図において、301,302,304,
306はトランジスタ、303,305はインバータをそれぞれ示
している。

次に、上述の如く構成されるタブレツト１及びバイア
ス回路５の信号の流れを説明する。

まず、バイアス回路５において、CPU9よりアクテイブ
LOWとしてＸ軸方向駆動信号114が入力されると、トラン
ジスタ301がONされる。そして、Ｘ軸方向バイアス信号1
19が＋10Vとなつて出力される。同時に、アクテイブLOW
のＸ軸方向駆動信号114がインバータ303によつて反転さ
れると、トランジスタ302はONとなる。そして、Ｘ方向
グランド信号120が＋5Vとなつて出力される。このよう
にして、タブレツト１には、＋10VのＸ軸方向バイアス
信号119と＋5VのＸ方向グランド信号120が入力される
と、電極205が＋10V、電極206が＋5Vとなる。この状態
において、ペン８により入力面201上に入力が行なわれ
ると、入力されたＸ方向の座標位置によつて分圧された
電圧（＋10Vから＋5Vの間）がＸ軸方向出力信号105とし
て出力される。CPU9によつてＸ軸方向駆動信号114とＹ
軸方向駆動信号113とは同時には出力されないため、こ
の場合、トランジスタ306はOFFの状態となつている。

次に、タブレツト２及びバイアス回路６について詳述
する。

第４図は本実施例のタブレツト２の構成を示す図であ
る。同図において、201′,202′はタブレツト１の入力
面201,202とそれぞれ同様の構成及び機能を有する入力
面を示している。203′,204′は電極203,204と同様に設
けられたＹ軸方向の電極、205′,206′は電極205,206と
同様に設けられたＸ軸方向の電極をそれぞれ示してい
る。

第５図（ａ），（ｂ）は本実施例のバイアス回路６の
構成を示す回路図である。同図において、301′,302′,
304′,306′はトランジスタ、303,305はインバータをそ
れぞれ示している。第５図（ａ），（ｂ）に示されるバ
イアス回路６はバイアス回路５の構成と同一であるが、
トランジスタ301′及び304′には＋5Vが接続され、さら
に、トランジスタ302′及び306′にはグランドが接続さ
れている。

以上のタブレツト２及びバイアス回路６に流れる信号
も前述のタブレツト１及びバイアス回路５の場合と同様
であり、Ｘ軸方向駆動信号114がアクテイブLOWの信号と
してバイアス回路６に入力されると、トランジスタ30
1′がONになり、Ｘ軸方向バイアス信号123が＋5Vとして
タブレツト２に出力される。同時に、トランジスタ30
2′がONとなることでＸ軸方向グランド信号124はグラン
ドレベルとなる。そして、タブレツト２において、電極
205′が＋5V、電極206′がグランドレベルとなる。この
状態において、タブレツト１の場合と同様に入力面20
1′に入力が行なわれると、＋5Vからグランドレベルの
間の電圧が電極204′によりＸ軸方向出力信号108として
出力される。

以上説明したように、バイアス回路５と６からそれぞ
れ出力されるバイアス電圧の関係によれば、一方のバイ
アス回路５は出力するバイアス信号の最大値を＋10V,最
小値を＋5Vとする構成であつて、他方のバイアス回路６
は出力するバイアス信号の最大値をバイアス回路５から
出力されるバイアス信号の最小値（＋5V）とした構成で
ある。

次に、本実施例の加算回路3,4の構成について説明す
る。

第６図は本実施例のＸ軸方向出力信号を加算する加算
回路３の構成を示す回路図であり、第７図は本実施例の
Ｙ軸方向出力信号を加算する加算回路４の構成を示す回
路図である。第６図，第７図において、601〜605及び60
1′〜605′は抵抗を示し、606,606′はオペアンプを示
している。なお、加算回路3,4はオペアンプを使用した
一般的な加算回路である。

ここで、一方の加算回路３の動作を説明する。

まず、タブレツト１から入力されるＸ軸方向出力信号
105及びタブレツト２より入力されるＸ軸方向出力信号1
08は各タブレツトの膜抵抗に比べて非常に大きな抵抗R₃
及びR₄にて接地点されているため、ペン８による入力が
タブレツト１または２に行なわれていないときにはグラ
ンドレベルとなる。また、タブレツト１またはタブレツ
ト２に座標入力が行なわれているときには、それぞれの
タブレツトによつて分圧された電圧が入力される。ここ
で、抵抗603の抵抗値R₁,抵抗604の抵抗値R₂,抵抗605の
抵抗値R₃の関係はR₁＝R₂＝R₃と設定されている。ペン８
による手書きで座標入力が行われている場合、タブレツ
ト1,2への同時入力はないので、一方のタブレツトに入
力が行なわれると、その座標入力によつて分圧された電
圧が、Ｘ座標によつて一度に決定され、その電圧はＸ軸
方向出力信号109として出力される。そして、Ｘ軸方向
出力信号109はA/Dコンバータ７に入力される。A/Dコン
バータ111は２チヤネル以上のチヤネル数を有する回路
であつて、入力されたＸ軸出力信号109及びＹ軸出力信
号110をデジタル信号に変換し、その変換されたＸ軸出
力信号125及びＹ軸出力信号126をCPU9に出力する。

上記の一連の処理において、Ｙ軸方向駆動信号がＸ軸
方向駆動信号のときと同様にアクテイブLOWで出力され
た場合には、Ｘ軸方向の処理手順と同様に実施されるた
め、説明を省略する。

次に、本実施例の座標検出方法について説明する。

第８図は本実施例の座標検出の処理動作を説明するフ
ローチヤートである。

まず、CPU9からバイアス回路5,6にＸ軸方向駆動信号1
14が出力されると（ステツプS1）、直ちにA/Dコンバー
タ７からＸ軸方向の出力値（Ｘ軸方向出力信号125）がC
PU9に読み込まれる（ステツプS2）。このとき、読み込
まれた値がグランドレベルの0Vを示す値であれば現時点
で座標入力が行なわれていないと判断され（ステツプS
3）、一定時間経過した後に、再びＸ軸方向駆動信号114
が出力される（ステツプS4）。また、A/Dコンバータ７
の出力値がグランドレベルより大きく、且つ、＋5V以下
であれば（タブレツト２への座標入力）、上記A/Dコン
バータ７の出力値V_Xに基づいてＸ座標の値が決定される
（ステツプS5）。この決定されたＸ座標の値は一時記憶
される（ステツプS6）。そして、直ちにＹ軸方向駆動信
号113がCPU9によつて出力され（ステツプS7）、Ｘ軸方
向駆動信号114が出力されたときと同様にしてA/Dコンバ
ータ７の出力値V_YからＹ座標の値が決定される（ステツ
プS9,ステツプS10）。尚、上記X,Y座標を求める方法は
公知の技術であり、例えば、A/Dコンバータ７から出力
される出力値V_X,V_Yを座標値に換算するテーブルをROM11
に記憶しておく方法や演算プロセスっで求める方法等が
ある。このようにして座標位置が検出されると、その座
標位置を示すX,Y座標値がホストコンピユータ20に出力
される（ステツプS11）。

一方、ステツプS3でＸ方向駆動信号114を出力した後
のA/Dコンバータ７の出力値V_Xが5V以上を示す値の場合
（タブレツト１への座標入力）、そのA/Dコンバータ７
の出力値V_Xに基づいてＸ座標の値ｘが決定される（ステ
ツプS12）。そして、このＸ座標の値ｘから5Vに対応す
る座標値の分だけ減算され、Ｘ座標の値はオフセツトさ
れる（ステツプS13）。このようにしてＸ座標の値ｘは
一時記憶され（ステツプS14）、さらに、上述した出力
値V_Xが０＜V_X≦５のときの座標入力の処理と同様に、直
ちにＹ軸方向駆動信号113が出力値V_Yとして出力され
（ステツプS15）、Ｘ座標の値ｘを求める処理動作と同
様にしてＹ座標の値ｙが決定される（ステツプS16〜ス
テツプS19）。そして、X,Y座標値がホストコンピユータ
20に出力される（ステツプS20）。

このように、２種類のタブレツトを有していても、座
標入力があつた場合には、どちらか一方のタブレツトか
らのＸ軸方向,Y軸方向それぞれの出力電圧が検出される
ため、その出力バイアス電圧をタブレツトごとに設定さ
れているバイアス電圧の範囲と比較することで座標入力
が行われたタブレツトを容易に判別できる。

ここで、A/Dコンバータ７から出力される出力値V_X,V_Y
を座標値に換算するほうほうとして、以上説明したように、本実施例によれば、構成を簡単
且つ低コストに実現することができる。また、座標入力
によるサンプリング速度を高めることができる。

さて、上述した実施例では、２種類のタブレツトを有
する座標入力装置としたが、本発明はこれに限定される
ものではなく、本発明の趣旨を逸脱しない範囲であれ
ば、タブレツトの種類を３種類以上設けても良い。

＜他の実施例＞次に、本発明の他の実施例について説明する。

他の実施例では、上述した実施例とほぼ同様の構成が
用いられているが、以下の説明では特に異なる回路構成
のみとする。なお、上述した実施例と同様の構成には、
同一の参照番号が付されている。

第９図は他の実施例の座標入力装置の構成を示すブロ
ツク図、第10図（ａ），（ｂ）は他の実施例のバイアス
回路12の構成を示す回路図である。第９図において、12
は他の実施例のバイアス回路を示し、このバイアス回路
12はタブレツト1,2に出力するバイアス信号をＸ軸方向
はＸ軸方向、Ｙ軸方向はＹ軸方向でそれぞれまとめて駆
動させる構成である。このバイアス回路12において、11
7′,121′は前述のＹ軸方向バイアス信号117,121にそれ
ぞれ対応するＹ軸方向バイアス信号を示し、119′,12
3′は前述のＸ軸方向バイアス信号119,123にそれぞれ対
応するＸ軸方向バイアス信号を示し、120′,124′は前
述のＸ軸方向グランド信号120,124にそれぞれ対応する
Ｘ軸方向グランド信号を示し、118′,122′は前述のＹ
軸方向グランド信号118,122にそれぞれ対応するＹ軸方
向グランド信号を示している。また、第９図において、
905,906,911,912は同一の抵抗値が設定されている抵抗
を示し、913,915はPNP形のトランジスタ、914,916はNPN
形のトランジスタを示している。917,918はをそれぞれ
示している。

次に、バイアス回路12のＸ軸方向の構成において、ま
ずトランジスタ913では、前述のバイアス回路５と同様
にエミツタからは＋10Vの電圧が加わり、ベースにＸ軸
方向駆動信号114が入力されるとタブレツト１にＸ軸方
向バイアス信号119′が出力される構成である。さら
に、トランジスタ913のコレクタの出力先は抵抗905を介
してＸ軸方向グランド信号120′及びタブレツト２のバ
イアス電圧の最大値（＋5V）であるＸ軸方向バイアス信
号123′を出力する構成である。一方、タブレツト１へ
出力されるＸ軸グランド信号124′は、前述のバイアス
回路６と同様の構成が組み込まれているため、0Vで出力
される。そして、トランジスタ913と914とのコレクタ間
には等しい抵抗値（R₅＝R₆）を有する抵抗905,906が設
定されているため、その抵抗値R₅,R₆を変化させること
により、タブレツト1,2の座標分解能を容易に変化させ
ることができる。

さらに、バイアス回路12のＹ軸方向の信号処理を行う
構成についても、上記Ｘ軸方向の場合と同様である。

尚、R₅＝R₆＝R₁₁＝R₁₂と設定してあるため、Ｘ軸方向
バイアス信号119′及びＹ軸方向バイアス信号117′が＋
10V、Ｘ軸方向バイアス信号123′,Y軸方向バイアス信号
121′,X軸方向グランド信号120′,Y軸方向グランド信号
118′が＋5V、そしてＸ軸方向グランド信号124′及びＹ
軸方向グランド信号122′が0Vとなる。また、R₅,R₆,
R₁₁,R₁₂の抵抗値を変化させることにより、ユーザはタ
ブレツト1,2の座標分解能を容易に変化させることがで
きる。また、座標入力の処理動作は第８図で説明した手
順で行われるため、説明は省略する。

このように、他の実施例においても、前述の実施例と
同様の効果を得ることができることは勿論、回路の素子
の数を減らすことでさらに安価となる。

［発明の効果］以上説明したように、本発明によれば、構成を簡単且
つ低コストに実現することができる。

【図面の簡単な説明】

第１図は本実施例の座標入力装置の構成を示すブロツク
図、第２図は本実施例のタブレツト１の構成を示す図、第３図（ａ），（ｂ）は本実施例のバイアス回路５の構
成を示す回路図、第４図は本実施例のタブレツト２の構成を示す図、第５図（ａ），（ｂ）は本実施例のバイアス回路６の構
成を示す回路図、第６図は本実施例のＸ軸方向出力信号を加算する加算回
路３の構成を示す回路図、第７図は本実施例のＹ軸方向出力信号を加算する加算回
路４の構成を示す回路図、第８図は本実施例の座標検出の処理動作を説明するフロ
ーチヤート、第９図は他の実施例の座標入力装置の構成を示すブロツ
ク図、第10図（ａ），（ｂ）は他の実施例のバイアス回路12の
構成を示す回路図である。図中、1,2……タブレツト、3,4……加算回路、5,6,12…
…バイアス回路、７……A/Dコンバータ、８……ペン、
９……CPU、10……ROM、11……RAM、20……ホストコン
ピユータ、201,202,201′,202′……入力面、203,204,2
05,206,203′,204′,205′,206′……電極、301,302,30
4,306,301′,302′,304′,306′,913,914,915,916……
トランジスタ、303,305,303′,305′……インバータ、6
01〜605,601′〜605′,901〜912……抵抗、606,606′…
…オペアンプである。

Claims

(57)【特許請求の範囲】

【請求項１】複数種のタブレツトを用いて座標入力を行
う座標入力装置において、第ｎ番目のタブレツトに加えるバイアス電圧の最小値を
第ｎ＋１番目のタブレツトに加えるバイアス電圧の最大
値として設定するバイアス設定手段と、該バイアス設定手段で設定されたバイアス電圧に基づい
て全タブレツトから出力される電圧を加算する加算手段
と、前記加算手段で加算された総電圧に基づいて座標値を決
定する決定手段とを備えることを特徴とする座標入力装
置。