JP2523124B2 - 画像入力装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ファクシミリ、文字読取装置など画像情報
の入力手段となる画像入力装置に関するものである。

ここに、画像と言うのは、文字、画面などの白黒の線
画や、物体を撮影した中間色を含む白黒像、および物体
を撮影したカラー画像などを示している。画像は二次元
的な広がりを持ち、平面的である。三次元的な対象も、
レンズ等を用いて平面化できるため同じように扱う。

画像を入力するということは、画像を縦横の画素に分
割し、画素ごとに濃淡の値を検出することである。

なお、この発明においては、対象となる画像を単に原
稿と言うが、これには前述の多様な二次元画像が含まれ
る。

〔従来の技術〕

画像入力装置においては、原稿上に書かれたもしくは
印刷された画像（図形、文字、符号も含む）をイメージ
センサ（以下エリアセンサ、ラインセンサの総称として
扱う）を用いて検出し、画像の形状に対応した二値化信
号に変換し、検出する。

原稿は何らかの光源により照明されており、反射光が
イメージセンサにレンズ系を通して入射する。イメージ
センサは入射光量に応じた電気信号を発する。

入射光は原稿上の画像により変動する。黒い部分は光
の反射率が低く、反射に白部は反射率が高いので、入射
光のレベルが画像の存在により変動するわけである。以
下原稿が白い部分に対応した出力レベルを白レベル、反
対に黒い部分に対応したのを黒レベルと言うことにす
る。

イメージセンサはこの変化を電気信号に変換し、その
出力は二値化回路によって、二値化が行われる。イメー
ジセンサの出力は原稿上の白黒に対応した完全なディジ
タル信号ではなく、入射光量に応じたアナログ信号であ
るのが普通であるため、二値化回路は入力されたアナロ
グ信号をもとにして閾値レベルを設定しなければならな
い。これは入力対象となる画像、文字、符号等は必ずし
も一定の濃度または太さで書かれたり、印刷されている
とは限らないため、これらの変動に応じて閾値レベルを
変化させる方法が一般に用いられているからである。二
値化回路は、入力信号レベルと閾値レベルと比較して白
黒を判定する。

従来の画像入力装置の構成を第２図に示す。この構成
は、ｎ個の受光素子から成る受光素子群１の各素子に対
応した切換回路３を設けると共に、各切換回路３を順次
切換えるシフトレジスタ２を設け、各切換回路３を経て
出力されるアナログ信号を二値化対象信号Ｓして直接切
換回路３に入力すると共に、上記アナログ信号を閾値決
定回路４に入力し、同回路４において閾値信号Ｈを決定
し、これを比較回路５に入力するようにしたものであ
る。比較回路５においては、閾値信号Ｈに基づき二値化
対象信号Ｓを二値化し、二値化信号Ｂを出力する。

二値化回路の閾値設定回路は入力のアナログ信号をも
とにして閾値を決定するため、閾値を決定するにはある
一定の時間が必要である。これは一般に抵抗、コンデン
サによる時定数を用いて閾値を決定していることが多い
ためである。つまり閾値が決定したときはアナログ信号
は既に変化し、本来二値化すべき信号ではなくなってい
ることになる。

例えば、白レベルが続いた後、突然黒レベルが来たと
きに、入力信号は変化するが閾値レベルはある一定期間
変化しない。そしてその後最適な閾値レベルに変化する
（第３図参照）。このままこの二つのレベルを比較する
と厳密には正確な二値化を行っていないことになる。

一般には二値化範囲はある程度の余裕が許されること
が多く、簡易な装置では特にこの点に補正をかけていな
い場合が多い。しかし精密な二値化を必要とする装置で
は、入力アナログ信号を遅延回路（例えばアナログディ
レーライン）を通すことにより時間的に遅らせ、閾値レ
ベルが発生する。時間に合わせる手法が用いられてい
る。その構成を第４図、各信号の波形を第５図に示す。
第４図の符号６は遅延回路、Ｓ′は遅延信号である。

〔発明が解決しようとする問題点〕

しかしながら、かかる方法は、アナログ信号をある一
定時間、しかも忠実に遅らせる遅延回路を必要とする。
一般的にアナログディレーラインが用いられるが、一般
に高価であり、必ずしも忠実な伝達特性が得られるとは
限らない。また遅延線として巻き線を用いた場合、温
度、湿度、振動に対する高安定性も望めない。

また反対の考え方として入力アナログ信号は遅延させ
ず、閾値レベルを前もって用意しておく方法も考えられ
る。従来の閾値は、各受光画素の出力を単純なシフトレ
ジスタ出力で切り換えているため、出力はただ単に光電
変換した出力のみである。次にどのようなシフトレジス
タがくるかを予知する能力が二値化回路に必要となる。
しかしそれは困難であり、可能であるとしてもある一定
の繰り返しが保障されている文字や余程単純な図形を対
象とした場合に限られる。

本発明は、上記に示した問題点を解決し、簡単な構成
により二値化用閾値レベルを発生させることができ、か
つ高安定性能が期待できる二値化回路を実現させること
を目的とする。

〔問題点を解決するための手段〕

本発明の基本構成図を第１図に示す。これは第２図に
示す従来の構成のほかに、閾値信号Ｈを決定する閾値決
定用信号Ｈ′を発生させる回路を設けたことを特徴とし
ている。

即ち、本発明においては、イメージセンサチップＡ内
の受光素子群１の各受光素子に対応して２個の切換回路
3A、3Bを設け、これらの切換回路3A、3Bを２群に分け、
それぞれの群に属するシフトレジスタ2A、2Bに対応せし
め、群ごとに独立した切換制御信号により各切換回路3
A、3Bを順次切換える。

各受光素子から出力されるアナログ信号は、一方の切
換回路3Aを経て二値化対象信号Ｓとして比較回路５に入
力される。また他方の切換回路3Bを経た信号は、閾値決
定信号Ｈ′として閾値決定回路４に入力される。閾値決
定回路４からは閾値信号Ｈが出力され、前記の比較回路
５に入力される。比較回路５において、閾値信号Ｈに基
づき、二値化対象信号Ｓを二値化し、二値化信号Ｂを出
力する。

前記のシフトレジスタ2A、2Bから切換回路3A、3Bに入
力される切換制御信号は、閾値決定信号Ｈ′を出力する
切換回路3Bの属する群に対しては、二値化対象信号Ｓを
出力する切換回路3Aの属する群よりも所定時間ｔだけ先
行するようにずれている（第６図参照）。この時間ｔ
を、閾値決定回路４における遅延時間と等しく設定して
おけば、二値化回路５には二値化対象信号Ｓと閾値信号
Ｈが同時に入力されることになる。

なお、閾値決定信号Ｈ′は単数に限らず複数でもよ
い。閾値決定回路４の必要な信号の数に合わせればよ
い。

〔実施例〕

第７図に本発明の実施例を示す。ここでは閾値決定信
号Ｈ′が１つの場合を示す。イメージセンサは、画素数
ｎの受光素子群１、それぞれ二値化対象信号用制御信号
出力D_S1〜D_Snおよび閾値信号用制御信号出力D_T1〜D_Tnを
持つシフトレジスタ21、22、二値化対象信号用切換回路
3_S1〜3_Sn、さらに閾値用切換回路3_T1〜3_Tnで構成され
る。閾値決定信号Ｈ′の先行時間ｔがクロック信号CKの
一周期と同じとした場合の２個のシフトレジスタの制御
出力信号のタイムチャートを第８図に示す。これにより
閾値決定信号は二値化対象信号よりｔ時間だけ先行して
出力される。この２種の出力を図に示すような閾値決定
回路４と比較回路５からなる二値化回路に入力し二値化
を行う。その時の各信号の波形は第６図に示すものと同
様である。

さらにより具体化した実施例を第９図に示す。これは
受光素子としてフォトダイオードP₁〜P_nを用い、切換回
路3_S1〜3_Sn、3_T1〜3_TnとしてFETを用い、比較回路とし
コンパレータ51を用いている。更に簡略化のため二値化
対象信号用シフトレジスタと閾値シフトレジスタ用シフ
トレジスタを一つのレジスタ２にまとめた。これは両シ
フトレジスタはほぼ同じ構成であり、動作速度の基本と
なるクロック信号CKも同一としているためである。

イメージセンサの２つの出力はそれぞれ抵抗R1、R2に
よってプルアップされ、それぞれ増幅回路61、62を二値
化対象信号Ｓ、閾値決定信号Ｈ′として二値化回路に送
られる。

この場合レジスタ２から出力される切換制御信号D₁〜
D_n+1のうち、D₁〜D_nは、１つ若いサフィックスをもつ閾
値決定信号Ｈ′側に属する切換回路のFETと並列に接続
される。このため、閾値決定用信用Ｈ′は、所定時間だ
け二値化対象信号Ｓより先行する。

二値化回路は閾値決定回路４及びコンパレータ51で構
成され、コンパレータ51の出力は二値化信号Ｂとして画
像入力装置の出力となる。閾値決定回路４は従来から種
々の方式が開発されており、例えば抵抗、コンデンサに
よる充放電を用いた方法や、ダイオードの順方向降下電
圧を用いた方法などがある。

また高度な方法としては、シフトレジスタと切換回路
を必要なだけ用意し、例えば二値化対象信号の時間軸上
で前後した信号を複数個作り、閾値用出力として二値化
回路に送れば、二値化回路は二値化対象信号の時間的に
前後した信号が判断できるため、より忠実な二値化が可
能となる。

さらに、受光素子群１の並び形を一列状にするかマト
リックス状にするかによって、それぞれラインセンサ、
エリアセンサを構成することができる。

〔発明の効果〕

以上のように、本発明の画像入力装置は、切換回路を
２群に分け、シフトレジスタから各群の切換回路に入力
される切換回路制御信号を、閾値決定信号が二値化対象
信号より所用時間先行するようにしたので、二値化回路
にディレーラインのような比較的特性の劣る部品を使用
することなく、直接二値化対象信号を比較回路に入力す
ることができる。

その結果、二値化回路は二値化対象信号としての波形
を損なわずに処理することが可能となり、信号処理の忠
実度も向上する。また二値化対象信号をリアルタイムで
処理するため、従来のようなタイムラグや時間遅れが無
くなる。

さらに実際は受光素子群、多重出力シフトレジスタお
よび切換回路をまとめて閾値決定のチップ上に組込むこ
とが可能なので、画像入力装置の小型化が可能で、それ
にともない信頼性も向上する。

したがって、通常の画像入力装置としてだけでなく、
OCR、バーコードリーダ等に最適である。特に小型、低
価格、高信頼性を要求される手持ち式POS用OCRあるいは
バーコードリーダに有利である。

【図面の簡単な説明】

第１図は、本発明による画像入力装置の基本構成を示す
図、第２図は従来の画像入力装置の基本構成図、第３図
は従来の画像入力装置の二値化対象信号および閾値信号
の波形、第４図は従来の画像入力装置（改良型）の基本
構成図、第５図は従来の画像入力装置（改良型）の二値
化対象信号および閾値信号の波形、第６図は、本発明の
二値化対象信号および閾値信号の波形、第７図は、本発
明の実施例を示す図、第８図は、第７図のシフトレジス
タの出力タイムチャート、第９図は、本発明の実施例を
示す図（ラインセンサ）である。 １……受光素子群、２、2A、2B……シフトレジスタ、
３、3A、3B……切換回路、４……閾値決定回路、５……
比較回路、６……増幅回路、51……コンパレータ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】受光素子群の各素子に対応した切換回路及
   び各切換回路を順次切換えるシフトレジスタを設け、各
   切換回路を経て出力されるアナログ信号を比較回路と閾
   値決定回路から成る二値化回路に入力するようにした画
   像入力装置において、前記の切換回路を二値化対象信号
   用と閾値決定信号用の２群に分けて設け、前記シフトレ
   ジスタからの各群の切換回路に入力される切換制御信号
   を、閾値決定信号が二値化対象信号より所定時間先行し
   て二値化回路に入力するよう、時間的ずれをもたせた信
   号としたことを特徴とする画像入力装置。